專利名稱：高速鐵路實(shí)時(shí)生成應(yīng)答器報(bào)文的系統(tǒng)和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通信技術(shù)領(lǐng)域，尤其涉及一種高速鐵路實(shí)時(shí)生成應(yīng)答器報(bào)文的系統(tǒng)和方法。
背景技術(shù)：
鐵路是我國(guó)主要的運(yùn)輸手段，為了滿足國(guó)內(nèi)日益增長(zhǎng)的快速鐵路客運(yùn)服務(wù)需要， 列控中心(Train Control Center，簡(jiǎn)稱TCC)在中國(guó)鐵路控制系統(tǒng)中的作用愈顯重要。列控中心根據(jù)軌道電路區(qū)段占用信息、聯(lián)鎖進(jìn)路信息，再加上調(diào)度集中控制系統(tǒng)(Centralized Traffic Control System，簡(jiǎn)稱CTC)下發(fā)的臨時(shí)限速信息，產(chǎn)生列車行車許可命令報(bào)文，發(fā)送到車載系統(tǒng)上。行車許可報(bào)文是控制列車運(yùn)行命令，信息的正確性直接影響到行車的安全，利用歐標(biāo)SUBSET-036中所描述的報(bào)文擾碼算法來保證信息的正確性?，F(xiàn)有報(bào)文編制過程現(xiàn)有以下2種方案1、開發(fā)獨(dú)立報(bào)文編制軟件工具，通過該軟件將行車報(bào)文進(jìn)行編碼，并將其保存到列控中心設(shè)備，供主控系統(tǒng)讀??；2、直接將報(bào)文編碼軟件算法移植到列控中心主控軟件，根據(jù)條件生成報(bào)文并進(jìn)行編碼后發(fā)送給車載系統(tǒng)?，F(xiàn)有方案1中由獨(dú)立軟件編制報(bào)文，主控直接讀取編碼報(bào)文進(jìn)行控車，雖然主控處理過程比較簡(jiǎn)便，但是也存在很多弊端。首先，報(bào)文編制過程非常復(fù)雜，要分析并羅列出現(xiàn)場(chǎng)所有情況的報(bào)文信息，然后需要專門的團(tuán)隊(duì)來進(jìn)行編碼，并保證其編碼過程的正確性； 第二，編碼的工作量很大，每個(gè)車站情況都有所不同，報(bào)文編碼的工作量很大；第三，應(yīng)用信息局限性，報(bào)文需要人工羅列，部分信息比如速度、長(zhǎng)度等分辨率會(huì)很低?，F(xiàn)有方案2中可以實(shí)現(xiàn)自動(dòng)編碼功能，由于編碼算法運(yùn)算量比較大，必定占用很大處理器資源對(duì)實(shí)時(shí)控制的安全設(shè)備來說存在很大的風(fēng)險(xiǎn)。綜上，現(xiàn)有方案編碼處理效果較差。

發(fā)明內(nèi)容
本發(fā)明提供了一種高速鐵路實(shí)時(shí)生成應(yīng)答器報(bào)文的系統(tǒng)和方法，解決了現(xiàn)有方案編碼處理效果較差的問題。一種高速鐵路實(shí)時(shí)生成應(yīng)答器報(bào)文的系統(tǒng)，包括列控中心主控設(shè)備和接口編碼板，所述列控中心主控設(shè)備與所述接口編碼板之間通過分散外圍總線(DP總線)相連；所述接口編碼板一端通過所述DP總線與所述列控中心主控設(shè)備相連，另一端與軌旁電子單元相連；所述列控中心主控設(shè)備，用于生成列車行車許可命令報(bào)文，并通過所述報(bào)文傳輸接口將生成的列車行車許可命令報(bào)文發(fā)送給所述接口編碼板；所述接口編碼板，用于接收所述列控中心主控設(shè)備通過所述報(bào)文傳輸接口發(fā)送的列車行車許可命令報(bào)文，并根據(jù)預(yù)置的算法對(duì)所述列車行車許可命令報(bào)文進(jìn)行編碼，將編碼后的列車行車許可命令報(bào)文發(fā)送給所述軌旁電子單元(LEU)。優(yōu)選的，所述DP總線支持830位或1023位列車行車許可命令報(bào)文的傳輸。優(yōu)選的，所述接口編碼板包括結(jié)構(gòu)相同的第一套電路和第二套電路共兩套電路， 所述第一套電路與所述第二套電路均為二取二電路，所述第一套電路和所述第二套電路共同構(gòu)成二乘二取二電路，所述第一套電路的CPU與所述第二套電路的CPU通過串行總線連接。優(yōu)選的，所述第一套電路的CPU與所述第二套電路的CPU具體為FPGA。本發(fā)明還提供了一種高速鐵路實(shí)時(shí)生成應(yīng)答器報(bào)文的方法，包括列控中心主控設(shè)備生成列車行車許可命令報(bào)文，并將所述列車行車許可命令報(bào)文發(fā)送給接口編碼板；所述接口編碼板根據(jù)預(yù)置的編碼算法對(duì)所述列車行車許可命令報(bào)文進(jìn)行編碼，并將編碼后的列車行車許可命令報(bào)文發(fā)送至LEU。優(yōu)選的，所述列控中心主控設(shè)備生成列車行車許可命令報(bào)文包括所述列控中心主控設(shè)備根據(jù)軌道電路區(qū)段物理數(shù)據(jù)、占用信息、進(jìn)路信息、線路信息以及臨時(shí)限速信息生成列車行車許可命令報(bào)文。優(yōu)選的，所述列控中心主控設(shè)備生成的列車行車許可命令報(bào)文的大小為830位 (bit)或 1023bit。優(yōu)選的，所述接口編碼板根據(jù)預(yù)置的編碼算法對(duì)所述列車行車許可命令報(bào)文進(jìn)行編碼包括在所述列控中心主控設(shè)備發(fā)送的列車行車許可命令報(bào)文為830bit時(shí)，將所述列車行車許可命令報(bào)文編碼為1023bit，并將編碼后的列車行車許可命令報(bào)文發(fā)送至LEU。優(yōu)選的，上述高速鐵路實(shí)時(shí)生成應(yīng)答器報(bào)文的方法還包括所述接口編碼板在所述列控中心主控設(shè)備發(fā)送的列車行車許可命令報(bào)文為 1023bit時(shí)，透?jìng)魉隽熊囆熊囋S可命令報(bào)文給所述LEU。本發(fā)明提供了一種高速鐵路實(shí)時(shí)生成應(yīng)答器報(bào)文的系統(tǒng)和方法，列控中心主控設(shè)備生成列車行車許可命令報(bào)文，并將所述列車行車許可命令報(bào)文發(fā)送給接口編碼板，所述接口編碼板根據(jù)預(yù)置的編碼算法對(duì)所述列車行車許可命令報(bào)文進(jìn)行編碼，并將編碼后的列車行車許可命令報(bào)文發(fā)送至LEU，由專門用于編碼的接口編碼板完成對(duì)列車行車許可命令報(bào)文的編碼轉(zhuǎn)發(fā)，實(shí)現(xiàn)了高效編碼，保證了系統(tǒng)的實(shí)時(shí)性，解決了現(xiàn)有方案編碼處理效果較差的問題。


圖1為本發(fā)明的實(shí)施例一提供的一種高速鐵路實(shí)時(shí)生成應(yīng)答器報(bào)文的系統(tǒng)的結(jié)構(gòu)示意圖；圖2為圖1中接口編碼板內(nèi)部二取二電路中的一套電路的結(jié)構(gòu)示意圖；圖3為以FPGA為CPU的二取二電路中的一套電路的結(jié)構(gòu)示意圖；圖4為本發(fā)明的實(shí)施例提供的一種速鐵路實(shí)時(shí)生成應(yīng)答器報(bào)文的方法流程圖；圖5為圖3所示二取二電路按照Subset036步驟完成運(yùn)算的原理示意圖。
具體實(shí)施例方式報(bào)文編制過程有以下兩種現(xiàn)有方案1、開發(fā)獨(dú)立報(bào)文編制軟件工具，通過該軟件將行車報(bào)文進(jìn)行編碼，并將其保存到列控中心設(shè)備，供主控系統(tǒng)讀??；2、直接將報(bào)文編碼軟件算法移植到列控中心主控軟件，根據(jù)條件生成報(bào)文并進(jìn)行編碼后發(fā)送給車載系統(tǒng)。現(xiàn)有方案1中由獨(dú)立軟件編制報(bào)文，主控直接讀取編碼報(bào)文進(jìn)行控車，雖然主控處理過程比較簡(jiǎn)便，但是也存在很多弊端。首先，報(bào)文編制過程非常復(fù)雜，要分析并羅列出現(xiàn)場(chǎng)所有情況的報(bào)文信息，然后需要專門的團(tuán)隊(duì)來進(jìn)行編碼，并保證其編碼過程的正確性； 第二，編碼的工作量很大，每個(gè)車站情況都有所不同，報(bào)文編碼的工作量很大；第三，應(yīng)用信息局限性，報(bào)文需要人工羅列，部分信息比如速度、長(zhǎng)度等分辨率會(huì)很低?，F(xiàn)有方案2中可以實(shí)現(xiàn)自動(dòng)編碼功能，由于編碼算法運(yùn)算量比較大，必定占用很大處理器資源對(duì)實(shí)時(shí)控制的安全設(shè)備來說存在很大的風(fēng)險(xiǎn)。為了解決上述問題，本發(fā)明的實(shí)施例提供了一種高速鐵路實(shí)時(shí)生成應(yīng)答器報(bào)文的系統(tǒng)和方法。下文中將結(jié)合附圖對(duì)本發(fā)明的實(shí)施例進(jìn)行詳細(xì)說明。需要說明的是，在不沖突的情況下，本申請(qǐng)中的實(shí)施例及實(shí)施例中的特征可以相互任意組合。首先結(jié)合附圖，對(duì)本發(fā)明的實(shí)施例一進(jìn)行說明。本發(fā)明實(shí)施例提供了一種高速鐵路實(shí)時(shí)生成應(yīng)答器報(bào)文的系統(tǒng)，其結(jié)構(gòu)如圖1所示，包括列控中心主控設(shè)備101和接口編碼板102，所述列控中心主控設(shè)備101與所述接口編碼板102之間通過DP總線相連，采用Profisafe安全協(xié)議。所述列控中心主控設(shè)備101包括兩套完全一樣的二取二電路，共同構(gòu)成一二乘二取二電路結(jié)構(gòu)。其中一套二取二電路的結(jié)構(gòu)如圖2所示，實(shí)時(shí)組幀模塊有兩塊電路板組成 通信板和編碼板。通信板主要負(fù)責(zé)實(shí)現(xiàn)列控中心與LEU之間的通信協(xié)議，編碼板主要負(fù)責(zé)應(yīng)答器報(bào)文的編碼實(shí)現(xiàn)。所有電路相同，但電氣上必須進(jìn)行隔離，所以選擇兩套對(duì)稱的電路。兩路CPU、網(wǎng)卡、DP從站控制器、接口編碼板都是相同的元器件，兩個(gè)CPU之間采用串行通信進(jìn)行數(shù)據(jù)的二取二比較，雙CPU采用任務(wù)級(jí)同步。優(yōu)選的，圖1所示高速鐵路實(shí)時(shí)生成應(yīng)答器報(bào)文的系統(tǒng)還包括CTC自律機(jī)、CTC調(diào)度中心、計(jì)算機(jī)聯(lián)鎖上位機(jī)、計(jì)算機(jī)聯(lián)鎖下位機(jī)、軌旁電子單元(LEU)和有源應(yīng)答器。所述接口編碼板102 —端通過所述DP總線與所述列控中心主控設(shè)備101相連，另一端與LEU相連；所述列控中心主控設(shè)備101，用于生成列車行車許可命令報(bào)文，并通過所述報(bào)文傳輸接口將生成的列車行車許可命令報(bào)文發(fā)送給所述接口編碼板102 ；所述接口編碼板102，用于接收所述列控中心主控設(shè)備101通過所述報(bào)文傳輸接口發(fā)送的列車行車許可命令報(bào)文，并根據(jù)預(yù)置的算法對(duì)所述列車行車許可命令報(bào)文進(jìn)行編碼，將編碼后的列車行車許可命令報(bào)文發(fā)送給所述LEU。下面結(jié)合附圖，對(duì)本發(fā)明的實(shí)施例二進(jìn)行說明。本發(fā)明實(shí)施例提供了一種高速鐵路實(shí)時(shí)生成應(yīng)答器報(bào)文的系統(tǒng)，具體的，以現(xiàn)場(chǎng)可編程門陣列(FPGA)作為圖2所示二取二電路中的CPU，如圖3所示，為符合二取二的系統(tǒng)結(jié)構(gòu)，F(xiàn)PGA的電路也采用對(duì)稱硬件結(jié)構(gòu)，保證電路的相對(duì)獨(dú)立性。兩個(gè)FPGA有各自的電源、晶振、配置芯片、JTAG(標(biāo)準(zhǔn)的JTAG接口是4線TMS、TCK、TDI、TD0，分別為模式選擇、時(shí)鐘、數(shù)據(jù)輸入和數(shù)據(jù)輸出線)口，JTAG要設(shè)計(jì)成下載和調(diào)試并用的模式，便于開發(fā)后的驗(yàn)證。下面結(jié)合圖1、圖2及圖3所示的由二取二電路構(gòu)成的高速鐵路實(shí)時(shí)生成應(yīng)答器報(bào)文的系統(tǒng)，對(duì)使用本發(fā)明的實(shí)施例所提供的一種高速鐵路實(shí)時(shí)生成應(yīng)答器報(bào)文的方法來生成應(yīng)答器報(bào)文的流程進(jìn)行說明。以圖3所示的二取二電路為例，生成應(yīng)答器報(bào)文的流程如圖4所示，包括步驟401、列控中心主控設(shè)備生成列車行車許可命令報(bào)文，并將所述列車行車許可命令報(bào)文發(fā)送給接口編碼板；本步驟中，列控中心主控設(shè)備101根據(jù)軌道電路區(qū)段占用信息、進(jìn)路信息、線路信息，以及臨時(shí)限速信息，產(chǎn)生列車行車許可命令報(bào)文。報(bào)文的組成是由靜態(tài)數(shù)據(jù)和動(dòng)態(tài)數(shù)據(jù)兩部分，靜態(tài)數(shù)據(jù)是鐵路線路固有的物理數(shù)據(jù)比如坡度、曲率等等，動(dòng)態(tài)數(shù)據(jù)是線路當(dāng)前的運(yùn)營(yíng)情況比如臨時(shí)限速、占用情況，進(jìn)路信息等，這兩部分同時(shí)決定了行車許可命令報(bào)文。列控中心主控設(shè)備每周期向接口編碼板下發(fā)一幀數(shù)據(jù)，如，每50ms向接口編碼板發(fā)送一幀數(shù)據(jù)(每幀只能傳108個(gè)字節(jié)，每個(gè)有源應(yīng)答器對(duì)應(yīng)1 個(gè)字節(jié)，還有校驗(yàn)字節(jié)及幀頭幀尾等信息)，共5幀完成4個(gè)有源應(yīng)答器的數(shù)據(jù)，即對(duì)于列控中心主控設(shè)備來說是每 250ms向接口編碼板連續(xù)發(fā)送分別對(duì)應(yīng)4個(gè)有源應(yīng)答器的報(bào)文。步驟402、所述接口編碼板根據(jù)預(yù)置的編碼算法對(duì)所述列車行車許可命令報(bào)文進(jìn)行編碼，并將編碼后的列車行車許可命令報(bào)文發(fā)送至LEU ；本步驟中，接口編碼板組包4個(gè)應(yīng)答器數(shù)據(jù)后，將收到的830位原始報(bào)文信息轉(zhuǎn)化為1023位編碼后報(bào)文將其發(fā)送給LEU ；而如果接收到的原始報(bào)文信息為1023位，則直接轉(zhuǎn)發(fā)給LEU。之后，由LEU向4個(gè)有源應(yīng)答器發(fā)送相應(yīng)的報(bào)文。優(yōu)選的，在以FPGA完成編碼運(yùn)算時(shí)，接口編碼板的報(bào)文編碼算法采用基于 DSP (Digital Signal Processing，簡(jiǎn)稱DSP)和FPGA的方法，F(xiàn)PGA代碼實(shí)現(xiàn)采用標(biāo)準(zhǔn)硬件描述語目(Very-High-Speed Integrated CircuitHardwareDescription Language，簡(jiǎn)禾爾 VHDL)，實(shí)現(xiàn)過程采用流水線的方法，將編碼時(shí)間減少為2 3毫秒，DSP主要實(shí)現(xiàn)與列控中心主控之間的通信。編碼算法嚴(yán)格按照SubSet036步驟進(jìn)行，算法實(shí)現(xiàn)流程如圖5所示。編碼算法的實(shí)現(xiàn)用VHDL語言來實(shí)現(xiàn)，一共有接收數(shù)據(jù)、計(jì)算求和報(bào)文、計(jì)算擾碼寄存器初始值、循環(huán)擾碼、10轉(zhuǎn)11、計(jì)算85位余項(xiàng)、四個(gè)條件校驗(yàn)等算法模塊。其計(jì)算過程如圖5所示，12位擾碼種子，再加上10修正碼，一共有22位變化，即每條報(bào)文如果不進(jìn)行篩選的話一共有4096K的報(bào)文，我們要從這4百萬次擾碼過程中，選出符合解碼要求的報(bào)文。編碼算法速度決定影響著系統(tǒng)控制的實(shí)時(shí)性，對(duì)于FPGA來說它的資源有邏輯單元、鎖相環(huán)、內(nèi)存塊、IO 口、集成運(yùn)算內(nèi)核，以及內(nèi)部布線資源。充分、合理地利用好這些內(nèi)部資源是編碼算法實(shí)現(xiàn)的一個(gè)重要保障。具體解決方法如下1、用鎖相環(huán)進(jìn)行倍頻、分頻，實(shí)現(xiàn)所需要的計(jì)算頻率；2、用內(nèi)存塊來存儲(chǔ)查找表；3、利用卡諾圖化簡(jiǎn)邏輯運(yùn)算式；4、利用其內(nèi)部集成運(yùn)算內(nèi)核來實(shí)現(xiàn)快速簡(jiǎn)潔地算法；5、將大塊的算法分割成具體若干小部分，利用流水線方式實(shí)現(xiàn)，來節(jié)約內(nèi)部的布線資源；6、設(shè)計(jì)C語言程序生成大量重復(fù)、需要復(fù)雜化簡(jiǎn)的VHDL語言。本發(fā)明的實(shí)施所涉及的有源應(yīng)答器實(shí)際是列控中心(主要包括列控中心主控設(shè)備與接口編碼板，LEU是接口模塊與應(yīng)答器通信的驅(qū)動(dòng)器)與車載設(shè)備通信的一個(gè)天線，一個(gè)接口編碼板可以控制4個(gè)有源應(yīng)答器，每個(gè)有源應(yīng)答器功能不同，所以報(bào)文也是不同，具體報(bào)文的內(nèi)容由列控中心主控設(shè)備來控制。接口編碼板每周期向列控中心主控設(shè)備上傳一幀狀態(tài)數(shù)據(jù)，一共兩幀，一幀本CPU 的狀態(tài)數(shù)據(jù)，第二幀上傳鄰CPU的狀態(tài)數(shù)據(jù)。本發(fā)明的實(shí)施例提供了一種高速鐵路實(shí)時(shí)生成應(yīng)答器報(bào)文的系統(tǒng)和方法，列控中心主控設(shè)備生成列車行車許可命令報(bào)文，并將所述列車行車許可命令報(bào)文發(fā)送給接口編碼板，所述接口編碼板根據(jù)預(yù)置的編碼算法對(duì)所述列車行車許可命令報(bào)文進(jìn)行編碼，并將編碼后的列車行車許可命令報(bào)文發(fā)送至LEU，由專門用于編碼的接口編碼板完成對(duì)列車行車許可命令報(bào)文的編碼轉(zhuǎn)發(fā)，實(shí)現(xiàn)了高效編碼，保證了系統(tǒng)的實(shí)時(shí)性，解決了現(xiàn)有方案編碼處理效果較差的問題。將報(bào)文生成和報(bào)文編碼分成獨(dú)立的模塊，即列控中心主控根據(jù)軌道電路區(qū)段占用信息、進(jìn)路信息、線路信息，以及臨時(shí)限速信息，產(chǎn)生列車行車許可命令報(bào)文，然后發(fā)給報(bào)文接口編碼板進(jìn)行編碼后發(fā)送給車載設(shè)備。整個(gè)系統(tǒng)基于二取二乘2的列控系統(tǒng)，從上至下，每一步都采取了故障-安全設(shè)計(jì)理念。保證了整個(gè)系統(tǒng)安全，列控中心主控二取二后將報(bào)文下發(fā)接口編碼板，接口編碼板將報(bào)文編碼，并將編碼狀態(tài)上傳列控中心，二取二比較后將報(bào)文下發(fā)給LEU。列控中心發(fā)現(xiàn)編碼失敗，會(huì)將臨時(shí)限速區(qū)域長(zhǎng)度加1，再下發(fā)接口編碼板編碼。接口編碼板的一般情況會(huì)在 1-3毫秒左后完成編碼，換言之，如果讓編碼板遍歷編碼過程，會(huì)每隔1-3毫秒就出現(xiàn)一條正常的編碼報(bào)文，滿足整個(gè)列控系統(tǒng)的報(bào)文發(fā)送的實(shí)時(shí)性、安全性要求。本領(lǐng)域普通技術(shù)人員可以理解上述實(shí)施例的全部或部分步驟可以使用計(jì)算機(jī)程序流程來實(shí)現(xiàn)，所述計(jì)算機(jī)程序可以存儲(chǔ)于一計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)中，所述計(jì)算機(jī)程序在相應(yīng)的硬件平臺(tái)上(如系統(tǒng)、設(shè)備、裝置、器件等)執(zhí)行，在執(zhí)行時(shí)，包括方法實(shí)施例的步驟之一或其組合?？蛇x地，上述實(shí)施例的全部或部分步驟也可以使用集成電路來實(shí)現(xiàn)，這些步驟可以被分別制作成一個(gè)個(gè)集成電路模塊，或者將它們中的多個(gè)模塊或步驟制作成單個(gè)集成電路模塊來實(shí)現(xiàn)。這樣，本發(fā)明不限制于任何特定的硬件和軟件結(jié)合。上述實(shí)施例中的各裝置/功能模塊/功能單元可以采用通用的計(jì)算裝置來實(shí)現(xiàn)， 它們可以集中在單個(gè)的計(jì)算裝置上，也可以分布在多個(gè)計(jì)算裝置所組成的網(wǎng)絡(luò)上。上述實(shí)施例中的各裝置/功能模塊/功能單元以軟件功能模塊的形式實(shí)現(xiàn)并作為獨(dú)立的產(chǎn)品銷售或使用時(shí)，可以存儲(chǔ)在一個(gè)計(jì)算機(jī)可讀取存儲(chǔ)介質(zhì)中。上述提到的計(jì)算機(jī)可讀取存儲(chǔ)介質(zhì)可以是只讀存儲(chǔ)器，磁盤或光盤等。任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到變化或替換，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明的保護(hù)范圍應(yīng)以權(quán)利要求所述的保護(hù)范圍為準(zhǔn)。
權(quán)利要求
1.一種高速鐵路實(shí)時(shí)生成應(yīng)答器報(bào)文的系統(tǒng)，其特征在于，包括列控中心主控設(shè)備和接口編碼板，所述列控中心主控設(shè)備與所述接口編碼板之間通過DP總線相連；所述接口編碼板一端通過所述DP總線與所述列控中心主控設(shè)備相連，另一端與軌旁電子單元相連；所述列控中心主控設(shè)備，用于生成列車行車許可命令報(bào)文，并通過所述報(bào)文傳輸接口將生成的列車行車許可命令報(bào)文發(fā)送給所述接口編碼板；所述接口編碼板，用于接收所述列控中心主控設(shè)備通過所述報(bào)文傳輸接口發(fā)送的列車行車許可命令報(bào)文，并根據(jù)預(yù)置的算法對(duì)所述列車行車許可命令報(bào)文進(jìn)行編碼，將編碼后的列車行車許可命令報(bào)文發(fā)送給所述軌旁電子單元(LEU)。
2.根據(jù)權(quán)利要求1所述的高速鐵路實(shí)時(shí)生成應(yīng)答器報(bào)文的系統(tǒng)，其特征在于，所述DP 總線支持830位或1023位列車行車許可命令報(bào)文的傳輸。
3.根據(jù)權(quán)利要求1所述的高速鐵路實(shí)時(shí)生成應(yīng)答器報(bào)文的系統(tǒng)，其特征在于，所述接口編碼板包括結(jié)構(gòu)相同的第一套電路和第二套電路共兩套電路，所述第一套電路與所述第二套電路均為二取二電路，所述第一套電路和所述第二套電路共同構(gòu)成二乘二取二電路， 所述第一套電路的CPU與所述第二套電路的CPU通過串行總線連接。
4.根據(jù)權(quán)利要求3所述的高速鐵路實(shí)時(shí)生成應(yīng)答報(bào)文的系統(tǒng)，其特征在于，所述第一套電路的CPU與所述第二套電路的CPU具體為FPGA。
5.一種高速鐵路實(shí)時(shí)生成應(yīng)答器報(bào)文的方法，其特征在于，包括列控中心主控設(shè)備生成列車行車許可命令報(bào)文，并將所述列車行車許可命令報(bào)文發(fā)送給接口編碼板；所述接口編碼板根據(jù)預(yù)置的編碼算法對(duì)所述列車行車許可命令報(bào)文進(jìn)行編碼，并將編碼后的列車行車許可命令報(bào)文發(fā)送至LEU。
6.根據(jù)權(quán)利要求5所述的高速鐵路實(shí)時(shí)生成應(yīng)答器報(bào)文的方法，其特征在于，所述列控中心主控設(shè)備生成列車行車許可命令報(bào)文包括所述列控中心主控設(shè)備根據(jù)軌道電路區(qū)段物理數(shù)據(jù)、占用信息、進(jìn)路信息、線路信息以及臨時(shí)限速信息生成列車行車許可命令報(bào)文。
7.根據(jù)權(quán)利要求5所述的高速鐵路實(shí)時(shí)生成應(yīng)答器報(bào)文的方法，其特征在于，所述列控中心主控設(shè)備生成的列車行車許可命令報(bào)文的大小為830位(bit)或1023bit。
8.根據(jù)權(quán)利要求7所述的高速鐵路實(shí)時(shí)生成應(yīng)答器報(bào)文的方法，其特征在于，所述接口編碼板根據(jù)預(yù)置的編碼算法對(duì)所述列車行車許可命令報(bào)文進(jìn)行編碼包括在所述列控中心主控設(shè)備發(fā)送的列車行車許可命令報(bào)文為830bit時(shí)，將所述列車行車許可命令報(bào)文編碼為1023bit，并將編碼后的列車行車許可命令報(bào)文發(fā)送至LEU。
9.根據(jù)權(quán)利要求7所述的高速鐵路實(shí)時(shí)生成應(yīng)答器報(bào)文的方法，其特征在于，該方法還包括所述接口編碼板在所述列控中心主控設(shè)備發(fā)送的列車行車許可命令報(bào)文為102;3bit 時(shí)，透?jìng)魉隽熊囆熊囋S可命令報(bào)文給所述LEU。
全文摘要
本發(fā)明提供了一種高速鐵路實(shí)時(shí)生成應(yīng)答器報(bào)文的系統(tǒng)和方法。涉及通信技術(shù)領(lǐng)域；解決了現(xiàn)有方案編碼處理效果較差的問題。該系統(tǒng)包括列控中心主控設(shè)備和接口編碼板，所述列控中心主控設(shè)備與所述接口編碼板之間通過分散外圍總線相連；所述接口編碼板一端通過所述DP總線與所述列控中心主控設(shè)備相連，另一端與軌旁電子單元相連。本發(fā)明提供的技術(shù)方案適用于鐵路運(yùn)輸系統(tǒng)，實(shí)現(xiàn)了高可靠性高效的列車實(shí)時(shí)控制。
文檔編號(hào)H04L1/00GK102437898SQ20111042170
公開日2012年5月2日 申請(qǐng)日期2011年12月15日 優(yōu)先權(quán)日2011年12月15日
發(fā)明者何春明, 倪松華, 史增樹, 孫寧先, 王連福 申請(qǐng)人:北京和利時(shí)系統(tǒng)工程有限公司