專利名稱：基于fpga和優(yōu)先級(jí)的寬帶自適應(yīng)復(fù)接器和解復(fù)接器的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及數(shù)字復(fù)接技術(shù)領(lǐng)域，尤其涉及一種基于FPGA (Field-Programmable Gate Array 即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物)的寬帶自適應(yīng)復(fù)接器和解復(fù)接器。
背景技術(shù)：
數(shù)字復(fù)接技術(shù)的應(yīng)用首先是從市話中繼傳輸開始的，當(dāng)時(shí)為適應(yīng)非同步支路的靈活連接，采用塞入脈沖技術(shù)將準(zhǔn)同步的低速支路信號(hào)復(fù)接為高速數(shù)碼流。開始時(shí)傳輸媒介是電纜，由于頻帶資源緊張，因此主要著眼于控制塞入抖動(dòng)及節(jié)約輔助比特開銷，根據(jù)國(guó)家/地區(qū)的技術(shù)歷史形成了美、日、歐三種不同速率結(jié)構(gòu)的準(zhǔn)同步數(shù)字系列。在飛行器通信系統(tǒng)中，飛行器和地面控制中心時(shí)時(shí)刻刻都有數(shù)據(jù)交換。飛行器要將自己的狀態(tài)信號(hào)以及圖像采集系統(tǒng)所采集的圖像信號(hào)實(shí)時(shí)的傳送到地面。地面控制中心也要分析飛行器傳送回來的數(shù)據(jù)信號(hào)，并做出正確的反應(yīng)，將相應(yīng)的控制信號(hào)傳送到飛行器上。在飛行器傳送到地面的數(shù)據(jù)信號(hào)中，可分為實(shí)時(shí)和非實(shí)時(shí)不同類型的信號(hào)，即飛行器的狀態(tài)信號(hào)和圖像信號(hào)以及采集的一些非實(shí)時(shí)數(shù)據(jù)。在實(shí)際的數(shù)據(jù)傳送中，各路數(shù)據(jù)可能時(shí)有時(shí)無，如圖像數(shù)據(jù)并不是一直都有的。當(dāng)?shù)孛婵刂浦行陌l(fā)送采集圖像的指令后，飛行器上的圖像采集裝置才開始采集數(shù)據(jù)。所以在某些時(shí)候，某路信號(hào)并沒有數(shù)據(jù)傳回。而其它各路信號(hào)的數(shù)據(jù)量也是上下波動(dòng)的，如果給每個(gè)分路分配固定的帶寬，必定會(huì)造成帶寬的浪費(fèi)?，F(xiàn)有技術(shù)中的數(shù)字復(fù)接技術(shù)一般采用給每個(gè)分路分配固定的帶寬的方式，而在某些時(shí)候，某路信號(hào)并沒有數(shù)據(jù)傳回。而其它各路信號(hào)的數(shù)據(jù)量也是上下波動(dòng)的，導(dǎo)致帶寬的浪費(fèi)。

實(shí)用新型內(nèi)容針對(duì)現(xiàn)有技術(shù)中存在的平均分派帶寬導(dǎo)致的帶寬的浪費(fèi)的技術(shù)問題，因此有必要提供一種基于FPGA和優(yōu)先級(jí)的寬帶自適應(yīng)復(fù)接器和解復(fù)接器。本實(shí)用新型公開了一種基于FPGA和優(yōu)先級(jí)的寬帶自適應(yīng)復(fù)接器和解復(fù)接器。一種基于FPGA和優(yōu)先級(jí)的寬帶自適應(yīng)復(fù)接器，包括第一異步串行接口 ASI、第一語音數(shù)據(jù)接口、第一個(gè)兩組RS232接口、第一現(xiàn)場(chǎng)可編程門陣列FPGA和調(diào)制模塊；上述第一異步串行接口 ASI、第一語音數(shù)據(jù)接口、第一個(gè)兩組RS232接口分別與第一現(xiàn)場(chǎng)可編程門陣列FPGA連接，上述第一現(xiàn)場(chǎng)可編程門陣列FPGA和調(diào)制模塊連接。本實(shí)用新型還公開了與上述的復(fù)接器相應(yīng)的解復(fù)接器，包括第二異步串行接口 ASI、第二語音數(shù)據(jù)接口、第二個(gè)兩組RS232接口、第二現(xiàn)場(chǎng)可編程門陣列FPGA和解調(diào)模塊；上述第二異步串行接口 ASI、第二語音數(shù)據(jù)接口、第二個(gè)兩組RS232接口分別與第二現(xiàn)場(chǎng)可編程門陣列FPGA連接，上述第二現(xiàn)場(chǎng)可編程門陣列FPGA和解調(diào)模塊連接。本實(shí)用新型的有益效果為提供一種基于FPGA和優(yōu)先級(jí)的寬帶自適應(yīng)復(fù)接器和解復(fù)接器，上述復(fù)接器和解復(fù)接器利用按幀復(fù)接和異步復(fù)接的方式，采用緩沖來完成碼率
3調(diào)整，充分利用鏈路帶寬又能夠滿足各分路信號(hào)的傳輸特性。
圖1為本實(shí)用新型的復(fù)接器結(jié)構(gòu)圖。圖2為本實(shí)用新型的解復(fù)接器結(jié)構(gòu)圖。圖3為復(fù)接器的工作原理圖。圖4為幀格式示意圖。
具體實(shí)施方式
以下結(jié)合附圖對(duì)本實(shí)用新型作進(jìn)一步闡述。本實(shí)用新型公開了一種基于FPGA和優(yōu)先級(jí)的寬帶自適應(yīng)復(fù)接器和解復(fù)接器。如圖1所示的本實(shí)用新型的復(fù)接器結(jié)構(gòu)圖，其包括第一異步串行接口 ASI、第一語音數(shù)據(jù)接口、第一個(gè)兩組RS232接口、第一現(xiàn)場(chǎng)可編程門陣列FPGA和調(diào)制模塊；上述第一異步串行接口 ASI、第一語音數(shù)據(jù)接口、第一個(gè)兩組RS232接口分別與第一現(xiàn)場(chǎng)可編程門陣列 FPGA連接，上述第一現(xiàn)場(chǎng)可編程門陣列FPGA和調(diào)制模塊連接。一路視頻數(shù)據(jù)通過第一異步串行接口 ASI送到第一 FPGA，一路語音數(shù)據(jù)通過AMBE2000壓縮后送到第一 FPGA，第一個(gè)兩組RS232接口數(shù)據(jù)直接進(jìn)入第一 FPGA，四路數(shù)據(jù)經(jīng)過復(fù)接后，送到調(diào)制模塊進(jìn)行調(diào)制送射頻模塊發(fā)送出去。其中上述RS232接口為個(gè)人計(jì)算機(jī)上的通訊接口之一，由電子工業(yè)協(xié)會(huì) (Electronic Industries Association, EIA)所制定的異步傳輸標(biāo)準(zhǔn)接口。RS-232 接口以9個(gè)引腳(DB-9)或是25個(gè)引腳(DB-25)的型態(tài)出現(xiàn)，分別稱為COMl和COM2。如圖2所示的本實(shí)用新型的解復(fù)接器結(jié)構(gòu)圖，其包括第二異步串行接口 ASI、第二語音數(shù)據(jù)接口、第二個(gè)兩組RS232接口、第二現(xiàn)場(chǎng)可編程門陣列FPGA和解調(diào)模塊；上述第二異步串行接口 ASI、第二語音數(shù)據(jù)接口、第二個(gè)兩組RS232接口分別與第二現(xiàn)場(chǎng)可編程門陣列FPGA連接，上述第二現(xiàn)場(chǎng)可編程門陣列FPGA和解調(diào)模塊連接。相應(yīng)地，解復(fù)解器的工作過程和復(fù)接器的工作過程相反，射頻部分收到信號(hào)后送到解調(diào)模塊解調(diào)，解調(diào)后的數(shù)據(jù)送到解復(fù)接模塊進(jìn)行解復(fù)接，解復(fù)接后的各路數(shù)據(jù)送到各自對(duì)應(yīng)的輸出接口進(jìn)行顯示或是進(jìn)一步的數(shù)據(jù)處理。如圖3所示的復(fù)接器的工作原理圖，本實(shí)用新型采用按幀復(fù)接和異步復(fù)接的方式。由于參與復(fù)接的各分路信號(hào)是異步的，在復(fù)接前，必須將各分路的數(shù)據(jù)轉(zhuǎn)換為合路時(shí)鐘頻域的數(shù)據(jù)。即在進(jìn)行各路數(shù)據(jù)復(fù)接之前必須進(jìn)行碼率調(diào)整。在本實(shí)用新型技術(shù)中采用緩沖技術(shù)來完成碼率調(diào)整，數(shù)據(jù)進(jìn)入FPGA后，輸入一個(gè)異步FIFO，如果輸入數(shù)據(jù)有數(shù)據(jù)時(shí)鐘信號(hào)則直接用數(shù)據(jù)時(shí)鐘作為FIFO的數(shù)據(jù)輸入時(shí)鐘，如果沒有數(shù)據(jù)時(shí)鐘則采用時(shí)鐘恢復(fù)電路提取出輸入信號(hào)時(shí)鐘頻率作為FIFO的輸入時(shí)鐘信號(hào)，用本地時(shí)鐘信號(hào)(復(fù)接后的輸出時(shí)鐘)作為FIFO的數(shù)據(jù)輸出時(shí)鐘信號(hào)。各路的碼率調(diào)整完成后，復(fù)接單元接收各分路信號(hào)經(jīng)過碼速調(diào)整后的數(shù)據(jù)，按照時(shí)分復(fù)用的方式，分別將各路數(shù)據(jù)加上幀頭，再由同一個(gè)端口輸出。本實(shí)用新型采用按幀復(fù)接的方式，每幀的最大數(shù)據(jù)數(shù)固定(包括幀頭)，幀的長(zhǎng)度是可變的。在每幀前都加上幀頭以便解復(fù)接端能將各分路的數(shù)據(jù)還原。在本復(fù)接器設(shè)計(jì)根據(jù)數(shù)據(jù)的實(shí)時(shí)性和數(shù)據(jù)的重要程度對(duì)各路數(shù)據(jù)進(jìn)行優(yōu)先級(jí)設(shè)計(jì)，實(shí)時(shí)性高的優(yōu)先級(jí)最高，重要性高的數(shù)據(jù)次之。并且不限定每個(gè)分路的具體帶寬，各分路可自己根據(jù)數(shù)據(jù)傳送要求，實(shí)時(shí)的調(diào)整自己的帶寬，根據(jù)數(shù)據(jù)傳輸?shù)淖畲笱舆t要求，設(shè)定每幀數(shù)據(jù)的最大數(shù)據(jù)量。對(duì)各個(gè)分路采用優(yōu)先級(jí)方式，優(yōu)先級(jí)高的數(shù)據(jù)有傳送請(qǐng)求就先復(fù)接，優(yōu)先級(jí)低的數(shù)據(jù)有請(qǐng)求，必須在優(yōu)先級(jí)高的復(fù)接完了后才能復(fù)接后發(fā)送，對(duì)于某些實(shí)時(shí)性要求高，且速率小的信號(hào)，如語音，GPS信息等，則采用在每個(gè)幀中都插入這路數(shù)據(jù)進(jìn)行傳輸，這個(gè)插入的數(shù)據(jù)部分可以靈活多變，可根據(jù)實(shí)際的需要進(jìn)行插入數(shù)據(jù)的安排。如果各路數(shù)據(jù)都沒有傳輸?shù)臄?shù)據(jù)請(qǐng)求，采用固定碼字進(jìn)行填充幀數(shù)據(jù)，這樣保證實(shí)時(shí)數(shù)據(jù)的傳輸要求，又具有更大的靈活性，對(duì)帶寬的利用率也高。如圖4所示的具體的幀格式示意圖，這里的同步頭是為了保證數(shù)據(jù)傳輸?shù)娜和?，也就是幀同步。這是正確接收包數(shù)據(jù)的前提條件，所以在幀頭中，同步字段是最先發(fā)送到合路輸出信道上。同步字段后是插入的數(shù)據(jù)量小的實(shí)時(shí)數(shù)據(jù)，如語音等，大小最大能插入 10個(gè)BYTE，可以根據(jù)需要進(jìn)行調(diào)整，該數(shù)據(jù)每個(gè)幀都要傳送來保證數(shù)據(jù)的實(shí)時(shí)性。然后才是幀標(biāo)識(shí)字段。該字段的作用是表明該包的數(shù)據(jù)是來自于哪條分路，在解復(fù)接的時(shí)候根據(jù)這個(gè)字段恢復(fù)出這條分路的數(shù)據(jù)。以上所述的具體實(shí)施例，對(duì)本實(shí)用新型的目的、技術(shù)方案和有益效果進(jìn)行了進(jìn)一步詳細(xì)說明，所應(yīng)理解的是，以上所述僅為本實(shí)用新型的具體實(shí)施例而已，并不用于限制本實(shí)用新型，凡在本實(shí)用新型的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本實(shí)用新型的保護(hù)范圍之內(nèi)。
權(quán)利要求1.一種基于FPGA和優(yōu)先級(jí)的寬帶自適應(yīng)復(fù)接器，其特征在于包括第一異步串行接口 ASI、第一語音數(shù)據(jù)接口、第一個(gè)兩組RS232接口、第一現(xiàn)場(chǎng)可編程門陣列FPGA和調(diào)制模塊； 所述第一異步串行接口 ASI、第一語音數(shù)據(jù)接口、第一個(gè)兩組RS232接口分別與第一現(xiàn)場(chǎng)可編程門陣列FPGA連接，所述第一現(xiàn)場(chǎng)可編程門陣列FPGA和調(diào)制模塊連接。
2.如權(quán)利要求1所述的復(fù)接器相應(yīng)的解復(fù)接器，其特征在于包括第二異步串行接口 ASI、第二語音數(shù)據(jù)接口、第二個(gè)兩組RS232接口、第二現(xiàn)場(chǎng)可編程門陣列FPGA和解調(diào)模塊； 所述第二異步串行接口 ASI、第二語音數(shù)據(jù)接口、第二個(gè)兩組RS232接口分別與第二現(xiàn)場(chǎng)可編程門陣列FPGA連接，所述第二現(xiàn)場(chǎng)可編程門陣列FPGA和解調(diào)模塊連接。
專利摘要本實(shí)用新型屬于數(shù)字復(fù)接技術(shù)領(lǐng)域，本實(shí)用新型公開了一種基于FPGA和優(yōu)先級(jí)的寬帶自適應(yīng)復(fù)接器和解復(fù)接器。復(fù)接器包括第一異步串行接口ASI、第一語音數(shù)據(jù)接口、第一個(gè)兩組RS232接口、第一現(xiàn)場(chǎng)可編程門陣列FPGA和調(diào)制模塊；所述第一異步串行接口ASI、第一語音數(shù)據(jù)接口、第一個(gè)兩組RS232接口分別與第一現(xiàn)場(chǎng)可編程門陣列FPGA連接，所述第一現(xiàn)場(chǎng)可編程門陣列FPGA和調(diào)制模塊連接。本實(shí)用新型還公開了相應(yīng)的解復(fù)接器。本實(shí)用新型公開的復(fù)接器和解復(fù)接器充分利用鏈路帶寬又能夠滿足各分路信號(hào)的傳輸特性。
文檔編號(hào)H04J3/06GK201957032SQ20112002708
公開日2011年8月31日 申請(qǐng)日期2011年1月27日 優(yōu)先權(quán)日2011年1月27日
發(fā)明者劉光倫 申請(qǐng)人:四川九洲電器集團(tuán)有限責(zé)任公司