專利名稱：基于fpga的相移鍵控調(diào)制器的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種基于FPGA的相移鍵控調(diào)制器，屬于數(shù)字信號處理技術(shù)領(lǐng)域。
背景技術(shù)：
傳統(tǒng)的相移鍵控QPSK)調(diào)制器主要基于傳統(tǒng)門電路器件或通用數(shù)字信號處理 (Digital Signal Processing，簡稱DSP)實現(xiàn)。由傳統(tǒng)門電路器件組成的相移鍵控調(diào)制器， 往往體積比較大，存在調(diào)試?yán)щy，不易改進(jìn)，不易增加新功能等缺點。由而通用DSP組成的相移鍵控調(diào)制器，由于通用數(shù)字信號處理都是按程序順序執(zhí)行，支持的速率比較低，不能突破運算量和硬件參數(shù)的限制，無法完成高速率調(diào)制。目前所公開的ASK-PSK調(diào)制器是由兩路PSK信號分別受兩路ASK信號調(diào)制，再經(jīng)過模擬和電路輸出，以消除PSK相位突變產(chǎn)生的發(fā)射系統(tǒng)的過壓放電問題。但該技術(shù)需要采用與非門、反相器等傳統(tǒng)門電路器件和模擬運放以及二極管等器件，不僅使用器件比較多，電路體積比較大，而且不易調(diào)試，也不易在調(diào)制器上增加新功能。而FPGA(Field-Programmable Gate Array)，即現(xiàn)場可編程門陣列，它是在邏輯單元陣(PAL)、可配置邏輯模塊(GAL)、復(fù)雜可編程邏輯器件(CPLD)等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物，F(xiàn)PGA提供了最高的邏輯密度、最豐富的特性和最高的性能，但對于需要對器件進(jìn)行編程才能使用。
發(fā)明內(nèi)容本實用新型的目的是提供一種性能穩(wěn)定、易于調(diào)試、靈活性和可移植性好的基于 FPGA的相移鍵控調(diào)制器。本實用新型為達(dá)到上述目的的技術(shù)方案是一種基于FPGA的相移鍵控調(diào)制器，其特征在于包括同步寄存器、相位累加單元、正弦ROM查找表、時鐘處理單元以及碼型變換單元、乘法單元和D/A轉(zhuǎn)換器，同步寄存器的輸入端接載波頻率控制字信號、輸出端通過相位累加單元和正弦ROM查找表接乘法單元的輸入端，時鐘處理單元的輸入端接外部時鐘信號、輸出端分別接同步寄存器和相位累加單元，碼型變換單元的輸入端接基帶信號、輸出端接乘法單元，且乘法單元的相移鍵控信號輸出端接D/A轉(zhuǎn)換器。本實用新型的相移鍵控調(diào)制器的數(shù)字邏輯中僅在一片F(xiàn)PGA芯片進(jìn)行編輯而實現(xiàn)，通過同步寄存器、相位累加單元、正弦ROM查找表以及時鐘處理單元、碼型變換單元和乘法單元得到所需的相移鍵控信號提供給D/A轉(zhuǎn)換器，D/A轉(zhuǎn)換器將經(jīng)數(shù)模轉(zhuǎn)換所得到的模擬已調(diào)2PSK信號接入到功放及發(fā)射機部分并通過天線發(fā)射到無線空間。本實用新型調(diào)制器成本較低，集成度高，可靠性好，時鐘頻率可達(dá)幾百兆，運算速度快，調(diào)制器的輸入/輸出接口較多，能方便地調(diào)試、改進(jìn)和增加新功能，性能穩(wěn)定，靈活性和可移植性好，產(chǎn)生的 2PSK信號載波頻率范圍寬，信號精度高，可提供高速率的2PSK調(diào)制。
以下結(jié)合附圖對本實用新型的實施例作進(jìn)一步的詳細(xì)描述。[0007]

圖1本實用新型的基于FPGA的相移鍵控調(diào)制器的框圖。
具體實施方式
見圖1所示，本實用新型基于FPGA的相移鍵控調(diào)制器，包括同步寄存器、相位累加單元、正弦ROM查找表、時鐘處理單元以及碼型變換單元、乘法單元和D/A轉(zhuǎn)換器，同步寄存器的輸入端接載波頻率控制字信號、輸出端通過相位累加單元及正弦ROM查找表接乘法單元的正弦波輸入端，該載波頻率控制字信號可由用戶進(jìn)行預(yù)置，可根據(jù)用戶要求設(shè)置正弦載波頻率，將載波頻率控制字信號輸入至同步寄存器內(nèi)，時鐘處理單元的輸入端接外部時鐘信號、輸出端分別接同步寄存器和相位累加單元，外部時鐘信號經(jīng)時鐘處理單元處理后得到FPGA內(nèi)部的調(diào)制器系統(tǒng)時鐘脈沖信號并提供給同步寄存器和相位累加單元，當(dāng)系統(tǒng)時鐘每發(fā)送一個時鐘脈沖，相位累加單元就將載波頻率控制字?jǐn)?shù)據(jù)與累加相位數(shù)據(jù)進(jìn)行相力口，使相位累加單元在每一個系統(tǒng)時鐘脈沖的輸入時，把載波頻率控制字?jǐn)?shù)據(jù)累加，使相位累加單元輸出的數(shù)據(jù)為合成信號的相位數(shù)據(jù)而輸出正弦載波頻率，該正弦載波頻率經(jīng)正弦 ROM查找表將正弦載波輸出并送到乘法單元，而碼型變換單元的輸入端接基帶信號、輸出端接乘法單元，基帶信號經(jīng)過碼型變換單元實現(xiàn)碼型變換后，與正弦載波信號在乘法單元進(jìn)行相乘，得到調(diào)制后的相移鍵控信號，乘法單元具有相移鍵控信號輸出端接D/A轉(zhuǎn)換器，因此可通過調(diào)制器的相移鍵控信號輸出端口輸出相移鍵控信號，其D/A轉(zhuǎn)換器可采用普通或高速D/A轉(zhuǎn)換器，本實用新型的FPGA器件可采用Altera公司Cyclone系列的EP3C10E144， 該器件內(nèi)嵌存儲器，時鐘管理方便，具有低功耗、高性能和低成本等特點。見圖1所示，本實用新型的時鐘處理單元包括鎖相環(huán)倍頻單元和分頻處理單元， 鎖相環(huán)倍頻單元的輸入端接外部時鐘信號、輸出端接分頻處理單元，可根據(jù)外部輸入的晶振頻率和用戶預(yù)置的分頻比設(shè)置系統(tǒng)時鐘的頻率，時鐘分頻參數(shù)可通過撥碼開關(guān)連接到 FPGA的I/O進(jìn)行設(shè)置，通過鎖相環(huán)倍頻單元進(jìn)行倍頻處理和分頻處理單元進(jìn)行分頻處理， 得到調(diào)制器內(nèi)部的系統(tǒng)時鐘脈沖信號，分頻處理單元輸出端分別接同步寄存器和相位寄存器的時鐘端，給同步寄存器和相位寄存器提供調(diào)制器系統(tǒng)時鐘脈沖信號。見圖1所示，本實用新型的相位累加單元包括加法器和相位寄存器，加法器的輸入端接同步寄存器、輸出端接相位寄存器，且相位寄存器的數(shù)據(jù)反饋端接加法器，因此當(dāng)調(diào)制器系統(tǒng)時鐘每發(fā)送一個時鐘脈沖信號，累加器就將載波頻率控制字?jǐn)?shù)據(jù)與相位寄存器輸出的累加相位數(shù)據(jù)相加，把相加后數(shù)據(jù)的結(jié)果再送至相位寄存器的數(shù)據(jù)輸入端，相位寄存器將加法器在上一個時鐘脈沖作用后所產(chǎn)生的新相位數(shù)據(jù)反饋到累加器的輸入端，以使累加器在下一個時鐘脈沖的作用下繼續(xù)與載波頻率控制字?jǐn)?shù)據(jù)相加。這樣，相位累加單元在調(diào)制器系統(tǒng)時鐘作用下，不斷對載波頻率控制字?jǐn)?shù)據(jù)進(jìn)行線性相位累加，以輸出正弦載波頻率。本實用新型的調(diào)制器接收外部載波頻率控制字信號、外部時鐘信號以及基帶信號后，以調(diào)制器的相移鍵控信號輸出已調(diào)的相移鍵控OPSK)信號，并接入到功放及發(fā)射機部分，即可將已調(diào)相移鍵控信號通過天線發(fā)射到無線空間。
權(quán)利要求1.一種基于FPGA的相移鍵控調(diào)制器，其特征在于包括同步寄存器、相位累加單元、正弦ROM查找表、時鐘處理單元以及碼型變換單元、乘法單元和D/A轉(zhuǎn)換器，同步寄存器的輸入端接載波頻率控制字信號、輸出端通過相位累加單元和正弦ROM查找表接乘法單元的輸入端，時鐘處理單元的輸入端接外部時鐘信號、輸出端分別接同步寄存器和相位累加單元， 碼型變換單元的輸入端接基帶信號、輸出端接乘法單元，且乘法單元的相移鍵控信號輸出端接D/A轉(zhuǎn)換器。
2.根據(jù)權(quán)利要求1所述的基于FPGA的相移鍵控調(diào)制器，其特征在于所述的時鐘處理單元包括鎖相環(huán)倍頻單元和分頻處理單元，鎖相環(huán)倍頻單元的輸入端接外部時鐘信號、輸出端接分頻處理單元，且分頻處理單元輸出端分別接同步寄存器和相位寄存器的時鐘端。
3.根據(jù)權(quán)利要求1所述的基于FPGA的相移鍵控調(diào)制器，其特征在于所述的相位累加單元包括加法器和相位寄存器，加法器的輸入端接同步寄存器、輸出端接相位寄存器，且相位寄存器的數(shù)據(jù)反饋端接加法器。
專利摘要本實用新型涉及一種基于FPGA的相移鍵控調(diào)制器，包括同步寄存器、相位累加單元、正弦ROM查找表、時鐘處理單元以及碼型變換單元、乘法單元和D/A轉(zhuǎn)換器，同步寄存器的輸入端接載波頻率控制字信號、輸出端通過相位累加單元和正弦ROM查找表接乘法單元的輸入端，時鐘處理單元的輸入端接外部時鐘信號、輸出端分別接同步寄存器和相位累加單元，碼型變換單元的輸入端接基帶信號、輸出端接乘法單元，且乘法單元的相移鍵控信號輸出端接D/A轉(zhuǎn)換器。本實用新型具有性能穩(wěn)定、易于調(diào)試、靈活性和可移植性好的特點。
文檔編號H04L27/20GK202222006SQ20112037883
公開日2012年5月16日 申請日期2011年9月28日 優(yōu)先權(quán)日2011年9月28日
發(fā)明者喬宏哲, 湯雪彬, 金舒萍 申請人:常州機電職業(yè)技術(shù)學(xué)院