專(zhuān)利名稱(chēng)：基于fpga的無(wú)線(xiàn)圖像采集系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種圖像采集系統(tǒng)，特別是一種基于FPGA的無(wú)線(xiàn)圖像采集系統(tǒng)。
背景技術(shù)：
隨著計(jì)算機(jī)、網(wǎng)絡(luò)傳輸技術(shù)和通信技術(shù)的迅速發(fā)展，無(wú)線(xiàn)遠(yuǎn)距離視頻傳輸已經(jīng)成為一種趨勢(shì)，該技術(shù)已經(jīng)逐漸被應(yīng)用在遠(yuǎn)程監(jiān)控、空中航拍、電話(huà)會(huì)議等領(lǐng)域。目前采用的視頻監(jiān)控系統(tǒng)一般為使用高成像質(zhì)量的圖像傳感器攝像頭，通過(guò)S-VIDEO端子實(shí)時(shí)傳輸數(shù)據(jù)，該系統(tǒng)需要攝像頭和采集設(shè)備連線(xiàn)，同時(shí)監(jiān)控中心還要有較大的存儲(chǔ)空間來(lái)存儲(chǔ)圖像和視頻片段，這種系統(tǒng)的實(shí)時(shí)性高，但能耗大、成本高，因此僅適合于公共場(chǎng)所的安防和監(jiān)控。而基于FPGA的無(wú)線(xiàn)圖像采集系統(tǒng)以其低功耗、可重構(gòu)等特點(diǎn)已成為合適的選擇。在無(wú)線(xiàn)協(xié)議應(yīng)用已經(jīng)成熟的情況下，研究的重心在于圖像傳感器所采用的硬件平臺(tái)和數(shù)據(jù)流的處理，目前的主要方案有兩種①DSP+FPGA，由FPGA完成數(shù)據(jù)存儲(chǔ)和預(yù)處理工作，利用 DSP芯片的高速處理能力對(duì)圖像進(jìn)行壓縮和相關(guān)處理，該方案適合于需要數(shù)據(jù)并行處理和較多數(shù)值運(yùn)算的JPEG數(shù)據(jù)流；②FPGA+視頻編解碼芯片，利用FPGA的并行處理能力同時(shí)傳送和處理多組圖像和視頻數(shù)據(jù)，由于FPGA的硬件可重構(gòu)性，該方案適合于實(shí)驗(yàn)階段。因此， 上述兩種方案均不適合針對(duì)網(wǎng)絡(luò)、數(shù)據(jù)通信、嵌入式的復(fù)雜系統(tǒng)。
發(fā)明內(nèi)容本實(shí)用新型要解決的技術(shù)問(wèn)題是提供一種基于FPGA的無(wú)線(xiàn)圖像采集系統(tǒng)，以解決現(xiàn)有技術(shù)存在的上述能耗大、成本高、不適合于網(wǎng)絡(luò)、數(shù)據(jù)通信、嵌入式復(fù)雜系統(tǒng)的不足之處。解決上述技術(shù)問(wèn)題的技術(shù)方案是一種基于FPGA的無(wú)線(xiàn)圖像采集系統(tǒng)，該系統(tǒng)包括圖像采集模塊和FPGA控制處理模塊(FPGA為Field — Programmable Gate Array的縮寫(xiě)，即為現(xiàn)場(chǎng)可編程門(mén)陣列)，所述的FPGA控制處理模塊包括數(shù)據(jù)輸入輸出控制模塊和網(wǎng)絡(luò)數(shù)據(jù)傳輸模塊，網(wǎng)絡(luò)數(shù)據(jù)傳輸模塊又包括以太網(wǎng)接口控制器和JTAG接口(JTAG為Joint Test Action Group的縮寫(xiě))；所述的數(shù)據(jù)輸入輸出控制模塊的輸入接口通過(guò)圖像數(shù)據(jù)總線(xiàn)和同步及控制總線(xiàn)與圖像采集模塊連接，數(shù)據(jù)輸入輸出控制模塊的輸出接口通過(guò)數(shù)據(jù)總線(xiàn)與網(wǎng)絡(luò)數(shù)據(jù)傳輸模塊的以太網(wǎng)接口控制器輸入接口連接，還分別通過(guò)地址總線(xiàn)和控制總線(xiàn)與片外的存儲(chǔ)器SRAM I及存儲(chǔ)器SRAM II的輸入接口連接(SRAM為Matic RAM的縮寫(xiě))， 存儲(chǔ)器SRAM I和存儲(chǔ)器SRAM II的輸出接口通過(guò)數(shù)據(jù)總線(xiàn)與數(shù)據(jù)輸入輸出控制模塊的輸入接口連接；所述的以太網(wǎng)接口控制器的輸入輸出接口通過(guò)控制總線(xiàn)與數(shù)據(jù)輸入輸出控制模塊的輸入輸出接口連接，還與連接上位機(jī)的無(wú)線(xiàn)網(wǎng)卡的輸入輸出接口連接。本實(shí)用新型的進(jìn)一步技術(shù)方案是所述的FPGA控制處理模塊采用的FPGA器件為 Spartan-3 FPGA 器件。本實(shí)用新型的更進(jìn)一步技術(shù)方案是所述的圖像采集模塊為CMOS圖像傳感器 (CMOS 為 Complementary Metal Oxide Semiconductor 的縮寫(xiě))。[0007]由于采用上述結(jié)構(gòu)，本實(shí)用新型之基于FPGA的無(wú)線(xiàn)圖像采集系統(tǒng)與現(xiàn)有技術(shù)相比，具有以下有益效果1、功耗小、成本低本實(shí)用新型是一種基于FPGA的無(wú)線(xiàn)圖像采集系統(tǒng)，由于FPGA具有低功耗、可重構(gòu)性等特點(diǎn)，因此，本實(shí)用新型與使用圖像傳感器攝像頭、通過(guò)S-VIDEO端子實(shí)時(shí)傳輸數(shù)據(jù)的視頻監(jiān)控系統(tǒng)相比，不需要攝像頭和采集設(shè)備連線(xiàn)，而且監(jiān)控中心無(wú)需較大的存儲(chǔ)空間來(lái)存儲(chǔ)圖像和視頻片段，因此，本實(shí)用新型的體積和功耗較小，成本較低。2、可完整、準(zhǔn)確、穩(wěn)定、快速地實(shí)現(xiàn)圖像數(shù)據(jù)的無(wú)線(xiàn)收發(fā)功能由于本實(shí)用新型是在基于FPGA的輸入輸出控制模塊的控制下將采集到的數(shù)據(jù)交替存入片外的存儲(chǔ)器SRAM I和存儲(chǔ)器SRAM II中，因此，本系統(tǒng)可實(shí)現(xiàn)圖像數(shù)據(jù)的連續(xù)采集，保證了圖像數(shù)據(jù)的完整性；而且本實(shí)用新型還在FPGA內(nèi)部設(shè)計(jì)了以太網(wǎng)接口控制器， 實(shí)現(xiàn)了圖像數(shù)據(jù)通過(guò)無(wú)線(xiàn)網(wǎng)卡傳輸?shù)墓δ?。此夕卜，由于本系統(tǒng)中的FPGA器件是Spartan-3系列產(chǎn)品，使得芯片大小比現(xiàn)有的 FPGA器件縮小了 80%，片內(nèi)的數(shù)字化阻抗匹配技術(shù)和較小的可編程輸出電流(從2毫安到M 毫安)使得系統(tǒng)整體功率僅為幾十毫瓦Spartan-3系列FPGA內(nèi)嵌具有IBM內(nèi)部總線(xiàn)技術(shù)的MicroBlaze 32位嵌入式處理器軟核，該軟核具有32位寬的指令系統(tǒng)，支持三個(gè)操作數(shù)和兩種尋址方式能夠與IBM的OPB總線(xiàn)完全兼容，系統(tǒng)在軟核的控制下通過(guò)OPB總線(xiàn)與以太網(wǎng)物理層芯片互聯(lián)。因此，本實(shí)用新型在正常條件下，無(wú)線(xiàn)通信模塊可完整、準(zhǔn)確、穩(wěn)定、快速地實(shí)現(xiàn)圖像數(shù)據(jù)的無(wú)線(xiàn)收發(fā)功能，非常適合于網(wǎng)絡(luò)、數(shù)據(jù)通信、嵌入式的復(fù)雜系統(tǒng)。下面，結(jié)合附圖和實(shí)施例對(duì)本實(shí)用新型之基于FPGA的無(wú)線(xiàn)圖像采集系統(tǒng)的技術(shù)特征作進(jìn)一步的說(shuō)明。

圖1 本實(shí)用新型之基于FPGA的無(wú)線(xiàn)圖像采集系統(tǒng)的系統(tǒng)框圖；在上述附圖中，各附圖標(biāo)記說(shuō)明如下1-圖像采集模塊， 2-FPGA控制處理模塊，21-數(shù)據(jù)輸入輸出控制模塊，22-網(wǎng)絡(luò)數(shù)據(jù)傳輸模塊，221-以太網(wǎng)接口控制器，222-JTAG接口，3-無(wú)線(xiàn)網(wǎng)卡，4-存儲(chǔ)器SRAM I，5_存儲(chǔ)器SRAM II。
具體實(shí)施方式
實(shí)施例一圖1中公開(kāi)的是一種基于FPGA的無(wú)線(xiàn)圖像采集系統(tǒng)，該系統(tǒng)主要是采集現(xiàn)場(chǎng)圖像信號(hào)，并將所采集到的圖像數(shù)據(jù)通過(guò)以太網(wǎng)實(shí)時(shí)傳輸?shù)缴衔粰C(jī)，同時(shí)可以接收上位機(jī)的指令數(shù)據(jù)。該系統(tǒng)包括圖像采集模塊1和FPGA控制處理模塊2，所述的圖像采集模塊1為 CMOS圖像傳感器，所述的FPGA控制處理模塊2包括數(shù)據(jù)輸入輸出控制模塊21和網(wǎng)絡(luò)數(shù)據(jù)傳輸模塊22，網(wǎng)絡(luò)數(shù)據(jù)傳輸模塊22又包括以太網(wǎng)接口控制器221和JTAG接口 222 ；所述的FPGA控制處理模塊2采用的FPGA器件為Spartan-3 FPGA器件；所述的數(shù)據(jù)輸入輸出控制模塊21的輸入接口通過(guò)圖像數(shù)據(jù)總線(xiàn)和同步及控制總線(xiàn)與圖像采集模塊1連接，數(shù)據(jù)
4輸入輸出控制模塊21的輸出接口通過(guò)數(shù)據(jù)總線(xiàn)與網(wǎng)絡(luò)數(shù)據(jù)傳輸模塊22的以太網(wǎng)接口控制器221輸入接口連接，還分別通過(guò)地址總線(xiàn)和控制總線(xiàn)與片外的存儲(chǔ)器SRAM I 4及存儲(chǔ)器 SRAM II 5的輸入接口連接，存儲(chǔ)器SRAM I 4和存儲(chǔ)器SRAM II 5的輸出接口通過(guò)數(shù)據(jù)總線(xiàn)與數(shù)據(jù)輸入輸出控制模塊21的輸入接口連接；所述的以太網(wǎng)接口控制器221的輸入輸出接口通過(guò)控制總線(xiàn)與數(shù)據(jù)輸入輸出控制模塊21的輸入輸出接口連接，還與連接上位機(jī)的無(wú)線(xiàn)網(wǎng)卡3的輸入輸出接口連接。 本系統(tǒng)為滿(mǎn)足實(shí)時(shí)性要求，數(shù)據(jù)存儲(chǔ)采用高速SRAM切換模式，即“乒乓模式”，具體流程如下圖像數(shù)據(jù)流通過(guò)FPGA控制處理模塊2的數(shù)據(jù)輸入輸出控制模塊21等時(shí)間地將數(shù)據(jù)流分配到兩個(gè)存儲(chǔ)器SRAM中，在第一個(gè)周期，將輸入數(shù)據(jù)緩存到存儲(chǔ)器SRAM I 4 中，在第二個(gè)周期通過(guò)輸入數(shù)據(jù)流選擇單元將數(shù)據(jù)存入存儲(chǔ)器SRAM II 5中，同時(shí)將存儲(chǔ)器 SRAM I 4中緩存的第一個(gè)周期的數(shù)據(jù)通過(guò)輸出數(shù)據(jù)選擇單元送到后續(xù)模塊，第三個(gè)周期通過(guò)輸入數(shù)據(jù)流選擇單元將輸入數(shù)據(jù)緩存到存儲(chǔ)器SRAM I 4中，同時(shí)將上一周期中存儲(chǔ)器 SRAM II 5中的數(shù)據(jù)通過(guò)輸出數(shù)據(jù)選擇單元輸出到后續(xù)模塊。如此反復(fù)，即可實(shí)現(xiàn)了數(shù)據(jù)的無(wú)縫緩沖，保證圖像數(shù)據(jù)的完整性。
權(quán)利要求1.一種基于FPGA的無(wú)線(xiàn)圖像采集系統(tǒng)，其特征在于該系統(tǒng)包括圖像采集模塊(1)和FPGA控制處理模塊(2 )，所述的FPGA控制處理模塊(2 )包括數(shù)據(jù)輸入輸出控制模塊(21)和網(wǎng)絡(luò)數(shù)據(jù)傳輸模塊(22)，網(wǎng)絡(luò)數(shù)據(jù)傳輸模塊(22)又包括以太網(wǎng)接口控制器(221)和JTAG接口(222)；所述的數(shù)據(jù)輸入輸出控制模塊(21)的輸入接口通過(guò)圖像數(shù)據(jù)總線(xiàn)和同步及控制總線(xiàn)與圖像采集模塊(1)連接，數(shù)據(jù)輸入輸出控制模塊(21)的輸出接口通過(guò)數(shù)據(jù)總線(xiàn)與網(wǎng)絡(luò)數(shù)據(jù)傳輸模塊(22)的以太網(wǎng)接口控制器(221)輸入接口連接，還分別通過(guò)地址總線(xiàn)和控制總線(xiàn)與片外的存儲(chǔ)器SRAM I (4)及存儲(chǔ)器SRAM II (5)的輸入接口連接，存儲(chǔ)器SRAM I(4)和存儲(chǔ)器SRAM II (5)的輸出接口通過(guò)數(shù)據(jù)總線(xiàn)與數(shù)據(jù)輸入輸出控制模塊(21)的輸入接口連接；所述的以太網(wǎng)接口控制器(221)的輸入輸出接口通過(guò)控制總線(xiàn)與數(shù)據(jù)輸入輸出控制模塊(21)的輸入輸出接口連接，還與連接上位機(jī)的無(wú)線(xiàn)網(wǎng)卡(3)的輸入輸出接口連接。
2.根據(jù)權(quán)利要求1所述的基于FPGA的無(wú)線(xiàn)圖像采集系統(tǒng)，其特征在于所述的FPGA控制處理模塊(2)所采用的FPGA器件為Spartan-3 FPGA器件。
3.根據(jù)權(quán)利要求1或2所述的基于FPGA的無(wú)線(xiàn)圖像采集系統(tǒng)，其特征在于所述的圖像采集模塊(1)為CMOS圖像傳感器。
專(zhuān)利摘要一種基于FPGA的無(wú)線(xiàn)圖像采集系統(tǒng)，涉及一種圖像采集系統(tǒng)，包括圖像采集模塊和FPGA控制處理模塊，F(xiàn)PGA控制處理模塊包括數(shù)據(jù)輸入輸出控制模塊和網(wǎng)絡(luò)數(shù)據(jù)傳輸模塊，網(wǎng)絡(luò)數(shù)據(jù)傳輸模塊包括以太網(wǎng)接口控制器和JTAG接口；數(shù)據(jù)輸入輸出控制模塊的輸入接口與圖像采集模塊連接，輸出接口分別與以太網(wǎng)接口控制器、存儲(chǔ)器SRAMⅠ、存儲(chǔ)器SRAMⅡ的輸入接口連接，SRAMⅠ、SRAMⅡ的輸出接口與數(shù)據(jù)輸入輸出控制模塊的輸入接口連接；以太網(wǎng)接口控制器與數(shù)據(jù)輸入輸出控制模塊、無(wú)線(xiàn)網(wǎng)卡的輸入輸出接口連接。本實(shí)用新型可完整、準(zhǔn)確、穩(wěn)定、快速地實(shí)現(xiàn)圖像數(shù)據(jù)的無(wú)線(xiàn)收發(fā)，適合于嵌入式等復(fù)雜系統(tǒng)，還具有體積小、功耗低的優(yōu)點(diǎn)。
文檔編號(hào)H04N7/18GK202334758SQ20112047606
公開(kāi)日2012年7月11日 申請(qǐng)日期2011年11月25日 優(yōu)先權(quán)日2011年11月25日
發(fā)明者周堅(jiān)和, 袁浩浩, 郭紅霞 申請(qǐng)人:廣西工學(xué)院