專利名稱：一種modis中頻數(shù)字信號接收機的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種MODIS中頻數(shù)字接收機，屬于衛(wèi)星通信技術(shù)領(lǐng)域。
背景技術(shù)：
MODIS (中分辨率成像光譜儀)是搭載在terra和aqua衛(wèi)星上的一個重要的傳感器，是衛(wèi)星上唯一將實時觀測數(shù) 據(jù)通過X波段向全世界直接廣播，并可以免費接收數(shù)據(jù)并無償使用的星載儀器，全球許多國家和地區(qū)都在接收和使用MODIS數(shù)據(jù)。MODIS掃描周期為I. 477秒，每條掃描線沿掃描方向有1354個Pixels，沿衛(wèi)星軌道方向有10個IKMD的IF0V。白天掃描每個點在兩個MODIS包中傳輸，第一個包傳輸IFOV I 5，第二個包傳輸IFOV 6 10利用CCSDS進行了封裝，使用(255，223) RS解碼進行糾錯。整個CCSDS包(包括同步碼4個字節(jié))長度為1024字節(jié)。裸數(shù)據(jù)是最原始的地面接收數(shù)據(jù)，它含有滿足CCSDS標準(CCSDS 102.0-B-4)的數(shù)據(jù)包(CADU)。它經(jīng)過格式化同步、去擾、RS糾錯、格式轉(zhuǎn)變等相應(yīng)的步驟和程序，處理成為MODIS 0級數(shù)據(jù)產(chǎn)品。MODIS數(shù)據(jù)產(chǎn)品對氣象、農(nóng)業(yè)等有極大的指導(dǎo)作用。近幾年隨著我國高速數(shù)據(jù)通信業(yè)務(wù)的發(fā)展，尤其是衛(wèi)星通信領(lǐng)域應(yīng)用的需求，自主開發(fā)實現(xiàn)高速的MODIS數(shù)字接收機變得十分必要。一個完整的EOS / MODIS衛(wèi)星數(shù)據(jù)接收系統(tǒng)包括3m跟蹤天線及天線控制器、波導(dǎo)饋源及X波段L NA,EOS-AMl下變頻器、MODIS中頻數(shù)字接收機(QPSK解調(diào)器、Viterbi解調(diào)器、RS解碼器)、高速數(shù)據(jù)攝入卡、計算機和ShineTek2000 EOS SHOP V1.0處理軟件包)。而MODIS中頻數(shù)字接收機是中頻接收極為關(guān)鍵的一環(huán)。MODIS信號經(jīng)過天線、高頻頭、和下變頻器，從射頻端變頻得到70MHz中頻信號。MODIS中頻數(shù)字接收機的任務(wù)就是對輸入的中頻信號進行QPSK數(shù)字解調(diào)、Viterbi譯碼幀同步、解交織和RS譯碼，輸出經(jīng)過RS解碼后的數(shù)據(jù)到PC端，進行數(shù)據(jù)格式轉(zhuǎn)換，得到MODIS0級數(shù)據(jù)產(chǎn)品。隨著DVB技術(shù)在世界范圍內(nèi)廣泛應(yīng)用，各芯片制造廠商競相角逐DVB信道解碼、信源解碼芯片市場，投入巨資開發(fā)DVB新產(chǎn)品，并提出了各自的開發(fā)方案，這使得目前市場上的芯片種類繁多。DVB-S標準提供了一套完整的適用于衛(wèi)星傳輸?shù)臄?shù)字電視系統(tǒng)規(guī)范，選定IS0/IEC&nbspMPEG-2標準作為音頻及視頻的編碼壓縮方式，對信源編碼進行了統(tǒng)一；隨后對&nbspMPEG-2碼流進行打包形成傳輸流(TS)，進行多個傳輸流復(fù)用，然后進行信道編碼和數(shù)字調(diào)制，最后通過衛(wèi)星進行傳輸。但是MODIS接收有其特殊性。它的數(shù)據(jù)處理過程中在交織和RS編碼與DVB-S系統(tǒng)的處理是不一樣的，DVB-S系統(tǒng)采用的是RS (204，188)的編碼，并且交織深度為5，而MODIS數(shù)據(jù)采用(255，223) RS的編碼，交織深度為4。所以如果直接采用市場上通用的數(shù)字解調(diào)芯片來進行中頻接收的話，是不能正確得到MODIS數(shù)據(jù)的。這就需要應(yīng)用到單片機和可編程芯片對其進行控制和擴展，來實現(xiàn)MODIS的中頻接收。
發(fā)明內(nèi)容為了克服現(xiàn)有的解調(diào)解碼芯片只針對DVB-S系統(tǒng)，與MODIS信號接收有部分的不同，設(shè)計了一種符合MODIS信號接收標準的接收機。利用DVB-S解調(diào)芯片的部分功能實現(xiàn)QPSK解調(diào)和Viterbi譯碼，并通過現(xiàn)場可編程門陣列(FPGA)來實現(xiàn)巾貞同步、解交織和(255，223) RS解碼功能。這樣既節(jié)省了設(shè)計成本，并滿足數(shù)據(jù)處理要求和數(shù)據(jù)速度。為實現(xiàn)上述目的，本實用新型所采用的技術(shù)方案是 I、一種MODIS中頻數(shù)字機，射頻前端變頻輸出的中頻信號經(jīng)過QPSK數(shù)字解調(diào)、Viterbi譯碼、幀同步、解交織及RS解碼后的輸出數(shù)據(jù)到PC端或連接到后續(xù)電路，其中，QPSK數(shù)字解調(diào)及Viterbi譯碼通過DVB-S解調(diào)芯片執(zhí)行，其特征在于選用STV0299B作為數(shù)字解調(diào)芯片，它包含I、Q兩個輸入的A/D轉(zhuǎn)換器，一個多標準的BPSK和QPSK解調(diào)器和一個帶有Viterbi和RS譯碼的前向糾錯單元，射頻前端變頻輸出的I、Q兩路中頻信號分別連接解調(diào)芯片STV0299B的輸入引腳IP和QP，設(shè)置帶有復(fù)位電路的單片機MSP430F169，其P3. I管腳和P3. 3管腳通過I2C總線分別連接解調(diào)芯片STV0299B的SDA和SCL引腳，晶振的輸出連接解調(diào)芯片STV0299B的XTAL_IN和XTAL_0UT引腳，在解調(diào)芯片STV0299B之后，設(shè)置可編程門陣列FPGA，選用XC3S2000芯片，它包含有數(shù)據(jù)幀同步模塊、解交織模塊和(255，223) RS解碼模塊，解調(diào)芯片STV0299B輸出端口 D0-D7輸出QPSK解調(diào)和Viterbi譯碼后的8路并行數(shù)據(jù)連接FPGA的input [7:0]端口，解調(diào)芯片STV0299B的時鐘輸出CLK_0UT端口連接FPGA的時鐘elk引腳，F(xiàn)PGA的輸出端口 output [7:0]的輸出為解碼后的MODIS裸數(shù)據(jù)。本實用新型的優(yōu)點及有益效果MODIS被譽為“圖譜合一的新一代遙感傳感器”，它能夠出色的完成對地球大氣圈、水圈、生物圈以及巖石圈等的立體多尺度觀測。它能夠看清楚地球表面250m見方的物體。兩顆衛(wèi)星每天可對同一地區(qū)進行多次觀測，高質(zhì)量、豐富的觀測數(shù)據(jù)給地理學、地質(zhì)學、生物科學、水文學、氣象氣候?qū)W等學科研究提供了有力的基礎(chǔ)數(shù)據(jù)支持，為近十年來遙感學科的快速發(fā)展做出了重要的貢獻。作為多波段光學遙感傳感器，MODIS可謂“眼觀六路”，其數(shù)據(jù)不僅常常被直接應(yīng)用于火災(zāi)、沙塵暴、冰、雪、洪澇、干旱等多種災(zāi)害的研究和監(jiān)測工作中，它還為短期氣象監(jiān)測和中長期氣候預(yù)報立下汗馬功勞。國內(nèi)廠家及科研機構(gòu)對EOS接收系統(tǒng)現(xiàn)處于調(diào)研、技術(shù)準備，前期開發(fā)階段。而整個接收系統(tǒng)的搭建是個復(fù)雜的過程，并不像DVB-S那樣可以有多種方案選擇。針對于此，本實用新型提出了對MODIS接收中重要環(huán)節(jié)——中頻數(shù)字接收的開發(fā)，增強了它的通用性。本實用新型是基于通用數(shù)字衛(wèi)星解調(diào)芯片和可編程芯片的一個信號中頻接收模塊，通過對芯片外圍電路的設(shè)計和對其部分功能的控制，利用FPGA來實現(xiàn)外碼解碼和幀處理過程，實現(xiàn)對MODIS衛(wèi)星信號的接收。可以直接應(yīng)用于MODIS接收系統(tǒng)。提供了明確的接口，方便與射頻前端和后端軟件的連接。

圖I是本實用新型的結(jié)構(gòu)框圖；圖2是STV0299B解調(diào)芯片部分接口電路；圖3是MSP430F169單片機控制電路；圖4是電源供電電路；圖5 是 Xilinx SPARTAN3 系列 XC3S2000_FG676 部分 I/O 接口電路；圖6是FPGA配置電路中PROM FLASH XCF08P的部分接口電路。具體實 施方式根據(jù)MODIS數(shù)據(jù)調(diào)制方式，MODIS解調(diào)器的主要性能指標如下I、輸入中頻頻率70MHz ;輸入電平-25dBnT-55dBm。2、解調(diào)方式QPSK ;解調(diào)門限Eb/No彡5dB。3、信息速率13. 125 Mb/s 和 15Mb/s。4、載波捕獲范圍優(yōu)于±400KHz，載波捕獲時間S 300ms。5、解碼方式卷積譯碼C0NV(7, 1/2) ,CONV(7, 3/4)可選，RS譯碼RS(255, 223)，交織深度1=4。6、解碼輸出解碼數(shù)據(jù)。參看圖I，本實用新型的設(shè)計思想是，采用單片機和可編程芯片F(xiàn)PGA對DVB-S解調(diào)芯片進行控制和擴展。射頻前端接收的信號經(jīng)過下變頻混頻得到模擬的I、Q兩路中頻信號，作為輸入接入到中頻接收機的輸入端，即STV0299B的輸入引腳IP和QP。晶振采用4MHz的自由晶振，接到STV0299B的XTAL_IN和XTAL_0UT引腳。當單片機復(fù)位引腳瓦Sf為高電平時，單片機通過I2C總線將程序控制字寫入STV0299B，I2C總線的數(shù)據(jù)線SDA和時鐘線SCL連接的是MSP430F169的P3. I管腳和P3. 3管腳。P3. I和P3. 2分別與STV0299B的SDA和SCL引腳相連。從STV0299B的輸出端口 D0-D7和CLK_0UT輸出QPSK解調(diào)和Viterbi譯碼后的數(shù)據(jù)和時鐘。分別接到FPGA的input[7:0]和elk引腳，進入FPGA進行處理。FPGA輸出端口 output [7:0]輸出的就是MODIS裸數(shù)據(jù)。圖I中，采用意法半導(dǎo)體公司STV0299B數(shù)字解調(diào)芯片，根據(jù)MODIS解調(diào)解碼要求，通過單片機對STV0299B芯片進行控制。STV0299B芯片是意法半導(dǎo)體公司開發(fā)的用于數(shù)字衛(wèi)星廣播的帶有前向糾錯(FEC)的多標準解調(diào)器。它包含兩個I、Q輸入的A/D轉(zhuǎn)換器，一個多標準的BPSK和QPSK解調(diào)器和一個帶有Viterbi和RS譯碼的前向糾錯單元。其內(nèi)部采樣頻率最高可達到90MHz，單路最高解調(diào)速率可達到50Mbps。STV0299B可通過I2C總線對其進行控制，MSP430F169單片機通過I2C總線向芯片內(nèi)部的寄存器寫控制字，來達到屏蔽掉解交織和(204，188)RS譯碼的功能，完成MODIS信號需要的解調(diào)解碼任務(wù)。STV0299B只是輸出經(jīng)過Viterbi內(nèi)碼譯碼后的數(shù)據(jù)，在接收過程中，還需要對數(shù)據(jù)進行幀同步、解交織和RS解碼處理。因此在STV0299B芯片的輸出端加了一個包括(255，223)RS解碼的模塊，完成幀處理、解交織和RS解碼功能。利用高速現(xiàn)場可編程門陣列(FPGA)來實現(xiàn)上述功能。采用的是Xilinx公司的Spartan-3系列的XC3S2000芯片，XC3S2000芯片包括了 200萬門電路，46080個邏輯單元，720Kbits的BRAM存儲塊，320Kbits的distributed RAM,還包括4個數(shù)字時鐘管理模塊，565個I/O引腳。它的工作電壓需要+3. 3V，+2. 5V和+1. 25V，其中+3. 3V是FPGA的I/O端口的供電電源，+2. 5V是FPGA的輔助供電電源，+1. 25V是FPGA的內(nèi)核供電電源。通過Xilinx公司的開發(fā)軟件ISE，編寫VerilogHDL語言程序，經(jīng)過仿真、配置、下載到芯片內(nèi)部，達到所需要的功能。FPGA芯片內(nèi)部模塊包括幀同步模塊、解交織模塊、和(255，223) RS解碼模塊。定義I/O引腳為input [7:0] 8路并行輸入信號，接STV0299B的數(shù)據(jù)輸出；elk :驅(qū)動時鐘，接STV0299B的時鐘輸出；output [7:0] :8路并行輸出信號，輸出解碼后的MODIS數(shù)據(jù)。如圖2，是STV0299B的硬件外圍接口電路原理圖。輸出端輸出8路并行信號D7、D6、D5、D4、D3、D2、D1、D0 和一路時鐘信號 CLK_OUT。其中 D0-D7 引腳與 FPGA 的 input [7:0]連接，作為FPGA的輸入，CLK_OUT與FPGA設(shè)計定義的輸入引腳elk相連接，作為時鐘輸入。在進行輸入I、Q信號的處理之前，需要對整個電路進行復(fù)位操作，我們利用單片機的復(fù)位電路來實現(xiàn)。如圖3，是單片機的外圍電路原理圖。MSP430F169的復(fù)位引腳_正常工作時該引腳將處于高電平。在系統(tǒng)中，復(fù)位電路主要完成系統(tǒng)的上電復(fù)位和系統(tǒng)在運行時用戶的按鍵復(fù)位，復(fù)位電路可由簡單的RC電路構(gòu)成，在這里采用簡單的由電阻、電容、二極管構(gòu)成的RC復(fù)位電路。當系統(tǒng)上電時，EST 71腳的狀態(tài)由電容充電從低電平轉(zhuǎn)向高電平，系統(tǒng)由復(fù)位狀態(tài)轉(zhuǎn)向正常工作狀態(tài)。經(jīng)使用證明，其復(fù)位邏輯是可靠的。單片機MSP430F169與STV0299B通過I2C總線結(jié)構(gòu)連接，當復(fù)位成功后，單片機通過I2C總線將程序控制字寫入STV0299B, I2C總線的數(shù)據(jù)線SDA和時鐘線SCL連接的是MSP430F169的P3. I管腳和P3. 3 管腳。即P3. I和P3. 2分別與STV0299B的SDA和SCL引腳相連。單片機程序的下載是通過JTAG接口來實現(xiàn)的，圖3中相關(guān)JTAG引腳的定義為TCK為測試時鐘輸入；TDI為測試數(shù)據(jù)輸入，編寫完成的程序通過TDI引腳輸入JTAG接口 ；TD0為測試數(shù)據(jù)輸出，下載的程序數(shù)據(jù)通過TDO引腳從JTAG接口輸出；TMS為測試模式選擇，TMS用來設(shè)置JTAG接口處于某種特定的測試模式；TRST為測試復(fù)位，輸入引腳，低電平有效。將這幾個引腳與JTAG接口的數(shù)據(jù)線連接即可從PC機向單片機內(nèi)下載程序。圖4是電源電路的原理圖，采用的是電源芯片TPS70451提供供電電源?？梢蕴峁?br> 3.3V、1.8V和可變的電源。在各個電源的輸出端與數(shù)字地之間接入一個LED，如圖4中Dl和D2，指示電源的狀態(tài)，若LED燈亮，表示電源模塊正常通電，LED不亮，則顯示電源模塊未能正常供電。圖5是Xilinx SPARTAN3系列XC3S2000_FG676部分輸入輸出接口電路。模塊定義的I/O引腳在ISE引腳約束中定義為圖中如下管腳input [7:0]定義為圖5中的FPGAA_l、FPGA A_2、FPGA A_3、FPGA A_4、FPGA A_5、FPGA A_6、FPGA A_7 和 FPGA A_9, elk 定義為管腳 CLKIN，output[7:0]定義為 FPGA A_13、FPGA A_14、FPGA A_15、FPGA A_16、FPGAA_17、FPGA A_18、FPGA A_19、FPGA A_20。XC3S2000_FG676 的硬件設(shè)計通過 Verilog HDL語言編寫，實現(xiàn)幀同步、解交織和(255，223) RS解碼的電路模塊。輸出output [7:0]就是中頻信號進過解調(diào)解碼處理后的MODIS裸數(shù)據(jù)。圖6所示是FPGA的配置芯片XCF08P的部分接口電路。通常情況下，F(xiàn)PGA用來存儲配置信息程序的是其內(nèi)部的SRAM，是掉電要丟失的，下次需要測試使用FPGA時則要重新配置程序信息到SRAM中去，這樣做在實際產(chǎn)品應(yīng)用中是不可行的。因此我們在FPGA外圍添加了一個配置電路，用來存儲對FPGA的配置程序，掉電后程序仍保存在配置芯片中，下次上電時FPGA將主動讀取其中的信息，將其加載到FPGA中。這里我們采用的是Xilinx公司的Platform FLASH，具體的型號為XCF08P，最多可以儲存8M比特的數(shù)據(jù)量。如圖6中，程序的下載也是通過JTAG接口來完成的，XCF08P的TCK、TMS、TDI和TDO引腳如單片機的JTAG接口一樣設(shè)計。中頻接收機上電后，XCF08P的RESET引腳從低電平變?yōu)楦唠娖剑瑢崿F(xiàn)復(fù)位功能，XCF08P開始將內(nèi)部存儲的配置信息傳輸?shù)紽PGA中。RESET引腳的復(fù)位操作只要將其連接單片機的復(fù)位引腳_即可。在此實用新型中FPGA與FLASH的配置方式是主模式，即XC3S2000_FG676主動|口」XCF08P提供時鐘信號，圖中XCF08P的CLK引腳是時鐘輸入引腳，與XC3S2000_FG676的CLKOUT引腳相連。而XCF08P的時鐘輸出引腳CLKOUT是空置的狀態(tài)。XCF08P與XC3S2000_FG676的配置信息數(shù)據(jù)傳輸是通過XCF08P的引腳D0-D7的連接 XC3S2000_FG676 的 D0、D1、D2、D3、D4、D5、D6、D7 引腳來實現(xiàn)的。XCF08P 的 BUSY 引腳連接XC3S2000_FG676的D0UT/BUSY引腳，當配置信 息數(shù)據(jù)正在傳輸時，XC3S2000_FG676通過此引腳向XCF08P的BUSY發(fā)送高電平。由中頻接收機得到的解碼后數(shù)據(jù)輸出可以通過接口電路與PC相連，或者連接到后續(xù)電路中。
權(quán)利要求1.一種MODIS中頻數(shù)字機，射頻前端變頻輸出的中頻信號經(jīng)過QPSK數(shù)字解調(diào)、Viterbi譯碼、幀同步、解交織及RS解碼后的輸出數(shù)據(jù)到PC端或連接到后續(xù)電路，其中，QPSK數(shù)字解調(diào)及Viterbi譯碼通過DVB-S解調(diào)芯片執(zhí)行，其特征在于選用STV0299B作為數(shù)字解調(diào)芯片，它包含I、Q兩個輸入的A/D轉(zhuǎn)換器，一個多標準的BPSK和QPSK解調(diào)器和一個帶有Viterbi和RS譯碼的前向糾錯單元，射頻前端變頻輸出的I、Q兩路中頻信號分別連接解調(diào)芯片STV0299B的輸入引腳IP和QP，設(shè)置帶有復(fù)位電路的單片機MSP430F169，其P3. I管腳和P3. 3管腳通過I2C總線分別連接解調(diào)芯片STV0299B的SDA和SCL引腳，晶振的輸出連接解調(diào)芯片STV0299B的XTAL_IN和XTAL_0UT引腳，在解調(diào)芯片STV0299B之后，設(shè)置可編程門陣列FPGA，選用XC3S2000芯片，它包含有數(shù)據(jù)幀同步模塊、解交織模塊和(255，223)RS解碼模塊，解調(diào)芯片STV0299B輸出端口 D0-D7輸出QPSK解調(diào)和Viterbi譯碼后的8路并行數(shù)據(jù)連接FPGA的input [7:0]端口，解調(diào)芯片STV0299B的時鐘輸出CLK_0UT端口連接FPGA的時鐘elk引腳，F(xiàn)PGA的輸出端口 output[7:0]的輸出為解碼后的MODIS裸數(shù)據(jù)。
專利摘要一種MODIS中頻數(shù)字機，射頻前端變頻輸出的I、Q兩路中頻信號分別連接解調(diào)芯片STV0299B的輸入引腳IP和QP，設(shè)置帶有復(fù)位電路的單片機MSP430F169，其P3.1管腳和P3.3管腳通過I2C總線分別連接解調(diào)芯片STV0299B的SDA和SCL引腳，晶振的輸出連接解調(diào)芯片STV0299B的XTAL_IN和XTAL_OUT引腳，在解調(diào)芯片STV0299B之后，設(shè)置可編程門陣列FPGA，選用XC3S2000芯片，解調(diào)芯片STV0299B輸出端口D0-D7輸出QPSK解調(diào)和Viterbi譯碼后的8路并行數(shù)據(jù)連接FPGA的input[7:0]端口，解調(diào)芯片STV0299B的時鐘輸出CLK_OUT端口連接FPGA的時鐘clk引腳，F(xiàn)PGA的輸出端口output[7:0]的輸出為解碼后的MODIS裸數(shù)據(jù)。
文檔編號H04N5/44GK202364323SQ20112050415
公開日2012年8月1日 申請日期2011年12月7日 優(yōu)先權(quán)日2011年12月7日
發(fā)明者孔維萍, 宗鵬, 韓瀟 申請人:南京航空航天大學