專利名稱：基于fpga的多路語音廣播系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種數(shù)字化多路語音廣播信號系統(tǒng)的解決方案，尤適用于多報告人系統(tǒng)中的語音聽講選擇。
技術(shù)背景目前，公知的語音系統(tǒng)是由多路音頻電路組成，其中通過單片機的控制來實現(xiàn)各路語音信號的數(shù)字化處理過程是其主要的方法，所使用的語音編碼/解碼芯片都已內(nèi)置模 /數(shù)與數(shù)/模轉(zhuǎn)換電路，無需再另行設(shè)計轉(zhuǎn)換電路。由于單片機的接口資源有限，且硬件資源已經(jīng)定制，因此在組織多路語音廣播系統(tǒng)時會大大限制應(yīng)用的靈活性和通用性?？梢姷南拗浦饕?.各路語音廣播使用獨立的數(shù)字信號傳輸電路，以致語音接收端的連線工程復雜化，限制了廣播系統(tǒng)的語音路數(shù)。2.數(shù)字語音信號在CPU的控制下經(jīng)過緩存處理，再通過網(wǎng)線傳輸，整個結(jié)構(gòu)的實現(xiàn)很復雜，有一定的延時，占用CPU的運行時間，影響數(shù)據(jù)處理能力；3.通過一個中間設(shè)備(如控制矩陣)來選擇或仲裁語音通道，限制了語音系統(tǒng)中各聽講點的主動選擇性；4.作為獨立的應(yīng)用系統(tǒng)存在，缺少嵌入其它系統(tǒng)的接口，限制了與其他系統(tǒng)交互的功能設(shè)計
實用新型內(nèi)容
為了克服上述不足，本實用新型提供一種新的設(shè)計思想，該思想是基于現(xiàn)場可編程門陣列(FPGA)技術(shù)的數(shù)字化語音信號處理。這種語音處理方式在保證傳輸過程中抗干擾能力的基礎(chǔ)上，能夠有效提高系統(tǒng)的工程簡潔性和配置靈活性。一種基于FPGA的多路語音廣播系統(tǒng)，其特征在于是由網(wǎng)線構(gòu)成的網(wǎng)絡(luò)傳輸結(jié)構(gòu)；該拓撲結(jié)構(gòu)中有若干個聽講點，每個聽講點的結(jié)構(gòu)模塊依次為音頻編解碼芯片、數(shù)據(jù)傳輸控制模塊以及驅(qū)動接收電路模塊；選擇一個聽講點作為同步主站，始終定時發(fā)送同步幀， 而其余的聽講點均設(shè)有若干個選擇按鈕和一個講話控制按鈕；其特征是采用網(wǎng)絡(luò)傳輸結(jié)構(gòu)將數(shù)字語音信號進行傳輸，使得每一個聽講點都有權(quán)利選擇他想收聽的語音信息。所述的基于FPGA的多路語音廣播系統(tǒng)的實現(xiàn)方法，其特征在于作為同步主站的聽講點，始終定時發(fā)送同步幀；其中任意一個聽講點均可發(fā)起會話；發(fā)送端的語音信號通過音頻編解碼芯片來實現(xiàn)語音信號到數(shù)字信號的轉(zhuǎn)換；再將轉(zhuǎn)換過后的數(shù)字信號輸入到數(shù)據(jù)傳輸控制模塊中，進行緩沖存儲及本地地址編碼，且只對發(fā)起會話的聽講點分配獨立地址；在同步及發(fā)送時間控制模塊的作用下對該數(shù)字信號進行編碼形成數(shù)據(jù)幀并輸入到驅(qū)動接收電路模塊中，形成差分發(fā)送信號經(jīng)由網(wǎng)線在局域網(wǎng)內(nèi)實時發(fā)送；語音網(wǎng)絡(luò)中的聽講點選擇接收來自其它聽講點的語音信息；接收端的差分接收信號經(jīng)驅(qū)動接收電路模塊轉(zhuǎn)換成數(shù)據(jù)接收信號并送入數(shù)據(jù)傳輸控制模塊，對該數(shù)據(jù)幀進行解碼得到本地地址和語音數(shù)據(jù)，根據(jù)本地地址判斷語音數(shù)據(jù)是否有效，將有效的語音數(shù)據(jù)進行緩沖存儲，經(jīng)由數(shù)據(jù)傳輸控制模塊送至音頻編解碼芯片來實現(xiàn)數(shù)字信號到語音信號的轉(zhuǎn)換，最后通過耳機聽到聲音。本實用新型具體原理如下1.基于FPGA技術(shù)建立TCM數(shù)據(jù)傳輸控制模塊和D&R驅(qū)動接收電路模塊，通過各聽講點的連接，構(gòu)造僅有兩對傳輸線的全雙工多路語音數(shù)字信號傳輸平臺，如利用一條 IOOMbps速率的網(wǎng)絡(luò)線纜中的兩對雙絞線可以無壓縮的傳輸20路48kHz頻率的語音數(shù)字信號。可以增加聽講點的個數(shù)，它不受地址編碼及連線工程的限制。2.網(wǎng)絡(luò)傳輸中的任意一個聽講點均可發(fā)起會話。發(fā)送端的語音信號通過音頻編解碼芯片來實現(xiàn)語音信號到數(shù)字信號的轉(zhuǎn)換。再將轉(zhuǎn)換過后的數(shù)字信號輸入到數(shù)據(jù)傳輸控制模塊中，進行緩沖存儲及本地地址編碼，在同步及發(fā)送時間控制模塊的作用下對該數(shù)字信號進行編碼形成數(shù)據(jù)幀并輸入到驅(qū)動接收電路模塊中，形成差分發(fā)送信號經(jīng)由網(wǎng)線在局域網(wǎng)內(nèi)實時發(fā)送。3.語音網(wǎng)絡(luò)中的聽講點均可選擇接收來自其它聽講點的語音信息。接收端的差分接收信號經(jīng)驅(qū)動接收電路模塊轉(zhuǎn)換成數(shù)據(jù)接收信號并送入數(shù)據(jù)傳輸控制模塊，對該數(shù)據(jù)幀進行解碼得到本地地址和語音數(shù)據(jù)，根據(jù)本地地址判斷語音數(shù)據(jù)是否有效，將有效地語音數(shù)據(jù)進行緩沖存儲，經(jīng)由數(shù)據(jù)傳輸控制模塊送至音頻編解碼芯片來實現(xiàn)數(shù)字信號到語音信號的轉(zhuǎn)換，最后通過耳機聽到聲音。4.在語音網(wǎng)絡(luò)結(jié)構(gòu)中設(shè)置有一個同步主站，定時發(fā)出同步傳輸幀，所有語音網(wǎng)絡(luò)上的聽講點均可以按照TCM數(shù)據(jù)傳輸控制模塊的設(shè)定而無沖突的順序發(fā)送自己的語音數(shù)據(jù)傳輸幀。5.本實用新型的核心思想是應(yīng)用硬件描述語言對FPGA芯片進行硬件編程，建立了一種時分發(fā)送、碼分接收的語音傳輸網(wǎng)絡(luò)體系。即該體系可以通過節(jié)點地址來確定某一聽講點是否可以發(fā)送語音數(shù)據(jù)，何時發(fā)送語音數(shù)據(jù)的分時發(fā)送數(shù)據(jù)問題；同時可以通過節(jié)點地址的編碼不同而選擇確定本節(jié)點所要求接收的語音數(shù)據(jù)來自哪一個節(jié)點。6.通過對FPGA芯片進行硬件編程，可以設(shè)計與任何一種系統(tǒng)總線或外部總線連接的接口，尤其是與基于FPGA設(shè)計的可編程片上系統(tǒng)(SOPC)連接簡單，可共用一個FPGA
-H-· I I心片。7.無需編程，沒有CPU的運行時間延遲，完全由硬件控制。本實用新型的有益效果是可以提高數(shù)據(jù)并行處理能力和運行速度，對于接口的設(shè)計靈活，增強系統(tǒng)的靈活性和通用性，更好的實現(xiàn)了與其它系統(tǒng)的交互。另外它易于控制，結(jié)構(gòu)簡單，功耗小。


以下結(jié)合附圖和實施例對本實用新型進一步說明圖1是本實用新型專利的系統(tǒng)框圖圖2是所選取的語音編解碼器框圖圖3是本實用新型專利的數(shù)字信號處理模塊圖4是對應(yīng)于圖3中的本地編碼要求[0025]圖5是基于編碼過后的語音數(shù)據(jù)幀格式
具體實施方式
本實用新型是一種基于FPGA的多路語音廣播系統(tǒng)，它是由網(wǎng)線構(gòu)成的網(wǎng)絡(luò)傳輸結(jié)構(gòu)。網(wǎng)線主要有同軸電纜，雙絞線，光纖，本例選用的是非屏蔽雙絞線。以環(huán)形拓撲結(jié)構(gòu)為例，該拓撲結(jié)構(gòu)中有若干個聽講點，每個聽講點的結(jié)構(gòu)模塊依次為音頻編解碼芯片、數(shù)據(jù)傳輸控制模塊以及驅(qū)動接收電路模塊。選擇一個聽講點作為同步主站，始終定時發(fā)送同步幀，而其余的聽講點均設(shè)有若干個選擇按鈕和一個講話控制按鈕。如圖1所示。此系統(tǒng)是基于N個聽講點之間的語音通信，由背景音樂幀充當同步幀不停的發(fā)送，直至某些聽講點開始廣播，通過選擇按鈕來確定接收某個廣播節(jié)點的語音信息。任意兩個聽講點之間均可以建立語音通道，按下講話控制按鈕，這樣他們就可以對話，而其余的聽講點還是可以選擇繼續(xù)收聽建立語音通道的節(jié)點的語音信息，但是他們之間不可以對話。圖2是音頻編解碼芯片框圖。語音信號與數(shù)字信號之間的轉(zhuǎn)換都是通過芯片內(nèi)部的A/D和D/A轉(zhuǎn)換電路實現(xiàn)的。目前市場上有很多的音頻編解碼芯片可供選取，例如TI 公司的TLV320AIC23B，W0LFS0N公司的WM8731等等，它內(nèi)置時鐘發(fā)生器，可以產(chǎn)生8kHz 96kHz的采樣頻率，支持多種數(shù)據(jù)位數(shù)的處理。在此實例中采用標準采樣頻率48kHz，以及對位的數(shù)據(jù)處理。因為WM8731語音編解碼芯片內(nèi)置有功放，可以直接驅(qū)動耳機，為本實例采用。圖3是本實用新型涉及的核心模塊即數(shù)字信號的傳輸控制模塊(TCM)及其驅(qū)動接收電路(D&R)。當?shù)皖l的語音數(shù)字信號從DOI管腳(與音頻編解碼芯片的DOUT管腳相連接)輸入到TCM后要對語音數(shù)字信號進行緩沖存儲和本節(jié)點地址編碼，在同步及發(fā)送時間控制模塊的作用下，進行編碼。編碼方式有很多，可以采用曼切斯特編碼或是4B/5B編碼等等，由于采用IOObMps的網(wǎng)絡(luò)傳輸，故而選擇4B/5B編碼，再對數(shù)據(jù)幀進行NRZI編碼，通過較高速率的TXCD管腳發(fā)送語音傳輸幀信號，再經(jīng)D&R形成差分信號實現(xiàn)長線平衡傳輸。在接收端，首先將差分信號轉(zhuǎn)換成單端信號，傳輸?shù)絋CM依次進行NRZI及4B/5B解碼之后，判斷是否符合選擇節(jié)點的本地節(jié)點地址編碼要求，符合則存入緩沖器，否則丟棄。然后按照音頻的頻率要求從DIO數(shù)字管腳(與音頻編解碼芯片的DIN管腳相連接)輸出。同步及發(fā)送時間控制模塊的作用就是指在同步幀發(fā)送過后，各個聽講點的數(shù)據(jù)幀在此模塊的設(shè)置下定時有序的發(fā)送。4B/5B編碼的特點就是每個字節(jié)中不會出現(xiàn)超過3個的連續(xù)的0 ；經(jīng)過NRZI編碼的1變，O不變特性之后，最后在網(wǎng)絡(luò)上傳輸?shù)臄?shù)據(jù)每個字節(jié)中不會出現(xiàn)5個連續(xù)相同的數(shù)據(jù)。圖4是對應(yīng)于圖3中本地編碼要求的示意圖。采用8位編碼方式，最高位為0表示 i個聽講點的廣播，最高位為1表示其余任意k個聽講點對這i個聽講點廣播的響應(yīng)。(其中ink = o，且系統(tǒng)只為i個聽講點的廣播分配最高位為ο的地址，而對于響應(yīng)他們的k個聽講點則共享這些最高位為ι的地址代碼。圖5所示是基于編碼過后的語音數(shù)據(jù)幀格式。將本地編碼+左聲道數(shù)據(jù)+右聲道數(shù)據(jù)例如8+24+ = 56位進行緩存(左右聲道數(shù)據(jù)可以是16位、M位或32位的數(shù)據(jù)處理，由于WM8731芯片內(nèi)部的ADC和DAC都是M位的處理方式，所以本例采用M位數(shù)據(jù)處理)，按照實時網(wǎng)絡(luò)的同步信號形成適時發(fā)送命令，在發(fā)送命令的控制下將緩存的語音數(shù)據(jù)依序四位一組進行4B/5B編碼并發(fā)送傳號(5位，全1)，起始碼(10位，JK = 1110010001)， 地址碼(10位)，數(shù)據(jù)碼(如60位30+30)，空號(5位，全0)，共90位定長數(shù)據(jù)。發(fā)送的同時完成NRZI編碼，形成發(fā)送時鐘數(shù)據(jù)信號TXCD。其中起始碼0x391是4B/5B編碼標準的數(shù)據(jù)傳輸開始。地址碼的作用是在接收方接收到數(shù)據(jù)幀之后，對地址碼依次進行NRZI及 4B/5B解碼，根據(jù)這個地址碼判斷這幀數(shù)據(jù)是不是此接收方想要的數(shù)據(jù)。若是，則接收此數(shù)據(jù)幀。在此聽講點中語音數(shù)據(jù)通過DIN端口輸入至語音編解碼芯片經(jīng)過DAC轉(zhuǎn)換成語音信號通過耳機輸出(如圖2所示)。若不是，則此聽講點將不接收此數(shù)據(jù)幀。在這個數(shù)據(jù)幀的設(shè)計中不需要校驗碼，因為語音數(shù)據(jù)在傳輸中少量丟失一些數(shù)據(jù)是不會影響聽覺效果的， 可以省去CRC校驗碼及其處理過程。由于此數(shù)據(jù)幀是定長數(shù)據(jù)幀，故無需增加結(jié)束碼 背景音樂模塊充當同步主站的功能，同步幀的發(fā)送是位了讓所有的節(jié)點都能同步起來，擁有相同的時鐘。在這樣的快速以太網(wǎng)上傳輸數(shù)據(jù)，根據(jù)數(shù)據(jù)幀格式的長度90位加上10位的間隔，所以傳輸一個數(shù)據(jù)幀需要100位，S卩100*10ns = Ius ；而采樣周期為 l/48kHz ^ 20. 8333us,由此可知最多可以容納20. 8333/1 = 20. 8333即20個數(shù)據(jù)幀同時在網(wǎng)絡(luò)上傳輸。
權(quán)利要求1. 一種基于FPGA的多路語音廣播系統(tǒng)，其特征在于是由網(wǎng)線構(gòu)成的網(wǎng)絡(luò)傳輸結(jié)構(gòu)； 該拓撲結(jié)構(gòu)中有若干個聽講點，每個聽講點的結(jié)構(gòu)模塊依次為音頻編解碼芯片、數(shù)據(jù)傳輸控制模塊以及驅(qū)動接收電路模塊；選擇一個聽講點作為同步主站，而其余的聽講點均設(shè)有若干個選擇按鈕和一個講話控制按鈕。
專利摘要基于FPGA的多路語音廣播系統(tǒng)屬于語音系統(tǒng)領(lǐng)域。一種基于FPGA的多路語音廣播系統(tǒng)，其特征在于是由網(wǎng)線構(gòu)成的網(wǎng)絡(luò)傳輸結(jié)構(gòu)；該拓撲結(jié)構(gòu)中有若干個聽講點，每個聽講點的結(jié)構(gòu)模塊依次為音頻編解碼芯片、數(shù)據(jù)傳輸控制模塊以及驅(qū)動接收電路模塊；選擇一個聽講點作為同步主站，而其余的聽講點均設(shè)有若干個選擇按鈕和一個講話控制按鈕。本實用新型保證傳輸過程中抗干擾能力的基礎(chǔ)上，能夠有效提高系統(tǒng)的工程簡潔性和配置靈活性。
文檔編號H04H20/76GK202340233SQ201120507258
公開日2012年7月18日 申請日期2011年12月7日 優(yōu)先權(quán)日2011年12月7日
發(fā)明者于書舉, 孫燕英, 彭建朝, 許向眾, 趙其珍 申請人:北京工業(yè)大學