專利名稱：基于fpga的多路多分辨率視頻采集裝置的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型屬于無線通信技術(shù)領(lǐng)域，具體是ー種基于FPGA的多路多分辨率視頻采集裝置。
背景技術(shù)：
視頻采集就是將模擬攝像機(jī)、錄像機(jī)、LD視盤機(jī)、電視機(jī)輸出的視頻信號(hào)，通過專用的模擬、數(shù)字轉(zhuǎn)換設(shè)備，轉(zhuǎn)換為ニ進(jìn)制數(shù)字信息的過程。網(wǎng)絡(luò)視頻服務(wù)器是ー種對音視頻數(shù)據(jù)進(jìn)行編碼處理并完成網(wǎng)絡(luò)傳輸?shù)膶Ｓ迷O(shè)備，從而實(shí)現(xiàn)遠(yuǎn)程監(jiān)控的功能。網(wǎng)絡(luò)視頻服務(wù)器在目前視頻領(lǐng)域中的應(yīng)用主要是利用網(wǎng)絡(luò)視頻服務(wù)器構(gòu)建遠(yuǎn)程監(jiān)控系統(tǒng)。基于網(wǎng)絡(luò)視頻服務(wù)器的多通道數(shù)字傳播技術(shù)具有傳統(tǒng)的基于磁帶錄像機(jī)的模擬輸出系統(tǒng)無可比擬的諸多優(yōu)勢，網(wǎng)絡(luò)視頻服務(wù)器采用開放式軟硬件平臺(tái)和標(biāo)準(zhǔn)或通用接ロ協(xié)議，系統(tǒng)擴(kuò)展能力較強(qiáng)，能夠與未來全數(shù)字、網(wǎng)絡(luò)化、系統(tǒng)化、多通道資源共享等體系相銜接。是目前CCTV設(shè)備由模擬向數(shù)字過渡的最佳方案。而從長遠(yuǎn)來看，網(wǎng)絡(luò)視頻服務(wù)器的系統(tǒng)集成有巨大的潛在市場和深遠(yuǎn)的發(fā)展前景，因?yàn)閺纳顚哟蝸砜矗曨l網(wǎng)絡(luò)化、系統(tǒng)集成不僅僅是視頻傳輸?shù)膯栴}，它代表未來視頻應(yīng)用的網(wǎng)絡(luò)化和信息交互的應(yīng)用發(fā)展趨勢，是ー種從內(nèi)容上更深層次上的互動(dòng)，具有廣闊的發(fā)展?jié)摿?，是未?G、寬帶業(yè)務(wù)的核心內(nèi)容之一。因此可以肯定，隨著數(shù)字技術(shù)和網(wǎng)絡(luò)技術(shù)的不斷發(fā)展，網(wǎng)絡(luò)視頻服務(wù)器在視頻領(lǐng)域中的應(yīng)用將有更多的延伸。市場上的網(wǎng)絡(luò)視頻服務(wù)器現(xiàn)在存有采用M — JPEG、MPEG4、H264等多種編碼技術(shù)對視頻數(shù)據(jù)進(jìn)行編碼的產(chǎn)品。市面現(xiàn)有的單DSP子単元的視頻服務(wù)器，都是模擬視頻輸入信號(hào)經(jīng)過視頻編碼子単元后，就連接到DSP處理器，受DSP子単元的資源限制，由于DSP子單元的VPIF (Video Port Interface)接ロ有限，一般只有2個(gè)bt656接ロ，或者把2個(gè)BT. 656接ロ組合成I個(gè)BT. 1120接ロ。因此只能從I個(gè)BT. 1120接ロ采集I路高清視頻，或者分為2個(gè)BT. 656接ロ采集2路標(biāo)清視頻。如果要能夠支持多種分辨率的采集，就必須要有更多的VPIF接ロ，因此即使是高性能的DSP子単元，能接入的視頻輸入的路數(shù)也是受 限制的，無法同時(shí)做到多路多種分辨率的視頻采集。

實(shí)用新型內(nèi)容本實(shí)用新型目的在于提供一種基于FPGA的多路多分辨率視頻采集裝置，利用現(xiàn)場可編程門陣(FPGA, Field — Programmable Gate Array)芯片豐富的資源和靈活的編程方式，可以做到多路不同分辨率的視頻的實(shí)時(shí)采集，廣泛應(yīng)用于視頻監(jiān)控、安防報(bào)警、家庭遠(yuǎn)程監(jiān)控等領(lǐng)域。為實(shí)現(xiàn)上述目的，本實(shí)用新型提供一種基于FPGA的多路多分辨率視頻采集裝置，包括ー視頻編碼單元、一 DSP単元和與所述DSP單元連接的ー網(wǎng)絡(luò)傳輸單元，其特征在干，所述基于FPGA的多路多分辨率視頻采集裝置還包括一 FPGA単元，分別連接所述視頻編碼單元與DSP單元,其進(jìn)ー步包括[0007]復(fù)數(shù)個(gè)輸入子単元，所述復(fù)數(shù)個(gè)輸入子単元的每ー輸入子単元用于接收一視頻編碼單元所轉(zhuǎn)換的視頻圖像數(shù)據(jù)； 一 FPGA子単元，其用于去除消隱數(shù)據(jù)后提取各個(gè)通道的不同分辨率的有效視頻數(shù)據(jù)，并且合并各個(gè)通道的所述有效視頻數(shù)據(jù)成一高分辨率整合有效視頻數(shù)據(jù)，后在所述高分辨率整合有效視頻數(shù)據(jù)的基礎(chǔ)上增加所述消隱數(shù)據(jù)和EAV/SAV，形成一超級幀視頻整合圖像數(shù)據(jù)；一第一緩存子単元，其用于緩存所述FPGA子單元提取各個(gè)通道的所述視頻圖像數(shù)據(jù)的所述有效視頻數(shù)據(jù)；一第一接ロ子単元，其用于將所述超級幀視頻整合圖像數(shù)據(jù)傳送至DSP単元。其中，所述復(fù)數(shù)個(gè)輸入子單元連接所述FPGA子単元和所述視頻編碼單元，所述第一緩存子単元與所述FPGA子単元相連接。所述FPGA子單元進(jìn)ー步包括提取子単元，用于提取各個(gè)通道的不同分辨率的所述有效視頻數(shù)據(jù)；合并子單元，用于合并各個(gè)通道的所述有效視頻數(shù)據(jù)；整合子単元，用于增加所述消隱數(shù)據(jù)和所述EAV/SAV，形成所述超級幀視頻整合圖像數(shù)據(jù)。較優(yōu)地，所述FPGA単元通過所述第一接ロ子單元連接所述DSP単元。較優(yōu)地，所述第一接ロ子単元包括一視頻標(biāo)準(zhǔn)接ロ，所述視頻標(biāo)準(zhǔn)接ロ的協(xié)議為BT. 1120。較優(yōu)地，所述視頻編碼單元包括復(fù)數(shù)個(gè)視頻編碼子單元。較優(yōu)地，所述DSP単元包括一第二接ロ子単元，一 DSP子単元，一第二緩存子単元和一媒體存取控制子単元，其中所述第二接ロ子單元連接所述第一接ロ子単元和所述DSP子単元，所述第二緩存子単元與所述DSP子單元連接，所述媒體存取控制子單元連接所述DSP子単元和所述網(wǎng)絡(luò)傳輸單元。第二接ロ子単元341用于從所述FPGA単元接收所述超級幀視頻整合圖像數(shù)據(jù)；DSP子単元343用于按照順序把所述超級幀視頻整合圖像數(shù)據(jù)的所述視頻圖像數(shù)據(jù)進(jìn)行分離；第二緩存子単元342用于儲(chǔ)存分離出來的所述視頻圖像數(shù)據(jù)；媒體存取控制子単元344將分離出來的所述視頻圖像數(shù)據(jù)傳輸給所述網(wǎng)絡(luò)傳輸單元。較優(yōu)地，所述網(wǎng)絡(luò)傳輸單元連接DSP単元和網(wǎng)絡(luò)。綜上所述，本實(shí)用新型中，増加了ー顆FPGA子単元。前端模擬視頻輸入經(jīng)過VideoDecoder轉(zhuǎn)換成BT. 656信號(hào)或者BT. 1120信號(hào)之后，先送到FPGA子單元，利用FPGA子單元上的資源，可以把多路不同分辨率的視頻數(shù)據(jù)緩存以來，剔除消隱數(shù)據(jù)、保留有效視頻數(shù)據(jù)。再以幀為單位，把各路低分辨率視頻的有效數(shù)據(jù)合并起來，形成ー個(gè)大的高分辨率的有效視頻數(shù)據(jù)，稱之為超級視頻幀，因?yàn)檫@個(gè)超級幀完全符合BT. 1120的規(guī)范，因此可以連接到DSP的ー個(gè)VPIF接口上，再傳給DSP子單元，這樣就可以在DSP的I個(gè)VPIF接口下實(shí)現(xiàn)多路多種分辨率的實(shí)時(shí)視頻采集。

圖I是本實(shí)用新型的一具體實(shí)施列的ー個(gè)視頻圖像數(shù)據(jù)的格式圖；[0024]圖2是圖I的具體實(shí)施列的視頻圖像數(shù)據(jù)合并示意圖；圖3是圖I的基于FPGA的多路多分辨率視頻采集裝置結(jié)構(gòu)圖；圖4是圖I的基于FPGA的多路多分辨率視頻采集方法的流程圖。
具體實(shí)施方式
以下結(jié)合附圖和具體實(shí)施例對本實(shí)用新型作出詳細(xì)的說明，但下述實(shí)施列并非用于限定本實(shí)用新型。圖I是本實(shí)用新型的一具體實(shí)施列的ー個(gè)視頻圖像數(shù)據(jù)的數(shù)據(jù)格式圖。請參見圖1，ー個(gè)視頻圖像數(shù)據(jù)的數(shù)據(jù)格式包含水平有效視頻數(shù)據(jù)10、垂直有效視頻數(shù)據(jù)11、行消隱數(shù)據(jù)12和場消隱數(shù)據(jù)13。有效視頻數(shù)據(jù)、行消隱數(shù)據(jù)12和場消隱數(shù)據(jù)13這些數(shù)據(jù)是通過視頻數(shù)據(jù)的結(jié)尾(EAV) 14和視頻數(shù)據(jù)的起始(SAV) 15來區(qū)分的。EAV14和SAV15的數(shù)據(jù)格式，在BT. 656和BT. 1120里面都有標(biāo)準(zhǔn)的參數(shù)，傳輸過程中，以EAV14和SAV15來定義時(shí)序。其中BT. 1120和BT. 656是國際電信協(xié)會(huì)提出的一個(gè)視頻標(biāo)準(zhǔn)接ロ ；用于并行傳輸YCbCr的視頻流數(shù)據(jù)。其中BT. 656是Sbits位寬的并行總線，用于傳輸標(biāo)清數(shù)字視頻信號(hào)，BT. 1120是16bits位寬的并行總線，用于傳輸高清數(shù)字視頻信號(hào)。EAV14和SAV15的格式標(biāo)準(zhǔn)EAV14和SAV15都是4個(gè)字節(jié)，前三個(gè)字節(jié)的值是固定的0xFF/0x00/0x00，第4個(gè)字節(jié)的值來確定是EAV14或者SAV15。
IWIIVN VMWtSMtm< r %i如Iき:J
f w L r* VI mi H i niff IVmI -imi y d: mb...............:で...................................................<...........................^.................................c............................................ u；>....................................................
—於匕...!.[.C ゃ.^^ .....* ... I
..^5A:..CtC譽(yù)Am
mでj浐 A *A-▼*w ^.
——^— —S::——\\——I.............................^.........................——ii—ci—'
■■■.......................................................................................................f........................................................................W.......................................W....................................... ■.....................................
.S4,,',…< <: >I；-,
； ,M* fi,';TW<,> タ:》,ぞ，.一幀視頻數(shù)據(jù)由許多行組成，每一行的數(shù)據(jù)格式如下
hIV i}； 丨:、u n*i2- ^I hiv f ....
每一行都是從發(fā)出EAV14起始，再傳輸消隱數(shù)據(jù)，直到出現(xiàn)SAV15，表示有效視頻數(shù)據(jù)傳輸開始，傳完了有效視頻數(shù)據(jù)，就會(huì)再次發(fā)送EAV14，重新開始下一行視頻數(shù)據(jù)的傳輸；因此，我們只需要在捕獲到BT. 1120或者BT. 656信號(hào)時(shí)，簡單的判斷EAV14和SAV15的位置，就可以得到視頻流的行場頻率，就可以提取出有效視頻數(shù)據(jù)。同樣的，如果要產(chǎn)生BT. 1120格式的視頻輸出，也只需要控制在適當(dāng)?shù)奈恢貌迦隕AV14和SAV15，即可實(shí)現(xiàn)。比如對于高清視頻圖像數(shù)據(jù)VGA格式(1024*768)，一幀圖像數(shù)據(jù)總共有1344*806個(gè)像素，但是其中有效像素只有1024*768個(gè)，其他都是消隱數(shù)據(jù)和同歩數(shù)據(jù)。每一行的格式如下
權(quán)利要求1.一種基于FPGA的多路多分辨率視頻采集裝置，包括ー視頻編碼單元、一 DSP単元和與所述DSP單元連接的ー網(wǎng)絡(luò)傳輸單元，其特征在于，所述基于FPGA的多路多分辨率視頻采集裝置還包括一 FPGA単元，分別連接所述視頻編碼單元與所述DSP単元，其進(jìn)ー步包括 復(fù)數(shù)個(gè)輸入子単元、一 FPGA子単元、一第一緩 存子単元和一第一接ロ子単元，其中所述復(fù)數(shù)個(gè)輸入子單元連接所述FPGA子単元和所述視頻編碼單元，所述第一緩存子単元與所述FPGA子単元相連接。
2.如權(quán)利要求I所述的基于FPGA的多路多分辨率視頻采集裝置，其特征在于，所述FPGA單元通過所述第一接ロ子單元連接所述DSP單元。
3.如權(quán)利要求I所述的基于FPGA的多路多分辨率視頻采集裝置，其特征在于，所述第一接ロ子單元包括一視頻標(biāo)準(zhǔn)接ロ，所述視頻標(biāo)準(zhǔn)接ロ的協(xié)議為BT. 1120。
4.如權(quán)利要求I所述的基于FPGA的多路多分辨率視頻采集裝置，其特征在于，所述視頻編碼単元包括復(fù)數(shù)個(gè)視頻編碼子單元。
5.如權(quán)利要求I所述的基于FPGA的多路多分辨率視頻采集裝置，其特征在于，所述DSP単元包括一第二接ロ子単元，一 DSP子単元，一第二緩存子単元和一媒體存取控制子單元，其中所述第二接ロ子單元連接所述第一接ロ子単元和所述DSP子単元，所述第二緩存子単元與所述DSP子單元連接，所述媒體存取控制子單元連接所述DSP子単元和所述網(wǎng)絡(luò)傳輸單兀。
6.如權(quán)利要求I所述的基于FPGA的多路多分辨率視頻采集裝置，其特征在于，所述網(wǎng)絡(luò)傳輸單元連接所述DSP單元和網(wǎng)絡(luò)。
專利摘要本實(shí)用新型提供一種基于FPGA的多路多分辨率視頻采集裝置，裝置包括一視頻編碼單元、一FPGA單元、一DSP單元和一網(wǎng)絡(luò)傳輸單元。其中所述DSP單元連接所述網(wǎng)絡(luò)傳輸單元，F(xiàn)PGA單元用于將復(fù)數(shù)個(gè)視頻圖像數(shù)據(jù)合并成一個(gè)完整超級幀視頻圖像數(shù)據(jù)，F(xiàn)PGA單元分別連接所述視頻編碼單元與DSP單元。本實(shí)用新型利用FPGA芯片和高速DSP芯片配合，可以利用FPGA豐富的資源和靈活的編程方式，加上DSP芯片高效的算法能力，可以做到多路不同分辨率的視頻的實(shí)時(shí)采集?？梢詮V泛應(yīng)用于視頻監(jiān)控、安防報(bào)警、家庭遠(yuǎn)程監(jiān)控等領(lǐng)域。
文檔編號(hào)H04N7/26GK202424920SQ201120567679
公開日2012年9月5日 申請日期2011年12月30日 優(yōu)先權(quán)日2011年12月30日
發(fā)明者蔣志強(qiáng) 申請人:上海威乾視頻技術(shù)有限公司