本發(fā)明涉及分組交換領域，尤其涉及一種基于分組交換系統(tǒng)的全局同步方法及系統(tǒng)。

背景技術：
分組交換設備由線卡上的交換接入芯片SA和交換芯片SF組成，大容量的分組交換系統(tǒng)中，交換芯片由兩級組成，最上一層為SF2，下層為SF1，如果是中小容量的交換系統(tǒng)，則只需由SA和SF2組成即可，一種全局同步網絡的結構如圖1所示。在分布式的分組交換設備中，各個線卡間需要保持時戳計數(shù)的同步，以保證各個線卡同時發(fā)出的數(shù)據(jù)包具有相同的時戳，以便在下游目的線卡處能夠重組起來。在目前的全局同步方法中，選擇基準的方式基本為軟件指定的方式，分組交換系統(tǒng)中的每個芯片都上報自己的狀態(tài)和serdes鏈路狀態(tài)到一個統(tǒng)一的網管，網管通過運算，得到應指定哪個芯片為基準，再以此為依據(jù)，計算出每個芯片需要選擇哪條鏈路作為校準來源，再逐一將這些命令配置到系統(tǒng)中的每個芯片，如果系統(tǒng)中的任意一條鏈路或任意一個芯片故障，以上過程需要重新進行。以上的計算方法復雜，同時收集狀態(tài)和下發(fā)命令的過程漫長，尤其在大型分組交換系統(tǒng)中可能有上千片芯片時。在系統(tǒng)中的某條鏈路或某個芯片故障時，重新選擇基準的時間將會很長，可能導致在這期間發(fā)生系統(tǒng)丟包或由于時間不對齊產生擁塞。而本發(fā)明是基于純硬件的運算，運算也是各個芯片自己單獨運算，在很短的時間內即可完成基準的重新選擇和同步，大大降低了在系統(tǒng)部分鏈路或芯片發(fā)生故障時發(fā)生丟包和擁塞的幾率。

技術實現(xiàn)要素：
有鑒于此，本發(fā)明的主要目的在于提供一種基于分組交換系統(tǒng)的全局同步方法及系統(tǒng)，能夠減少丟包率，提高校準精度。為達到上述目的，本發(fā)明的技術方案是這樣實現(xiàn)的：一種基于分組交換系統(tǒng)的全局同步方法，包括：選定基準芯片；各芯片以所述基準芯片為基準對自身的計數(shù)器進行校準。所述選定基準芯片為：各個芯片選舉出基準芯片，或者，由中央處理器CPU指定基準芯片。該方法還包括：每個芯片往所有的高速鏈路serdes發(fā)出0時刻脈沖或0時刻脈沖信元，每個芯片也根據(jù)每個serdes接收到的0時刻脈沖或0時刻脈沖信元反饋校準信元。所述各芯片以所述基準芯片為基準對自身的計數(shù)器進行校準為：芯片被層次低的芯片校準時使用接收到的0時刻脈沖或0時刻脈沖信元校準自身的計時器，芯片被層次高的芯片校準時使用接收到的校準信元內的差異值進行校準，同層次的芯片也使用差異值進行校準，SF2、交換芯片1SF1、接入芯片SA的層次依次降低?；鶞市酒瑸榻粨Q芯片SF2或SA，對于SF2，以所述基準芯片為基準對自身的計數(shù)器進行校準為：SF2的基準芯片初始值為最大無效值；SF2待所有有效鏈路都接收到校準信元后，對接收到的所有校準信元中的C_SF2_ID進行比較，所述C_SF2_ID代表本芯片的計時基準來自于哪個SF2；如果所有的C_SF2_ID都比自身的ID大，則表明自身就是基準時鐘，不對自身進行校準；如果自身的ID并非最小，則選擇接收到的C_SF2_ID最小的鏈路來對自身進行校準；如果自身的ID并非最小，并且多個鏈路都具有相同的最小C_SF2_ID，則在這些鏈路中選擇SRC_ID最小的鏈路來對自身進行校準。該方法還包括：SF2發(fā)送校準信元到各個輸出serdes，所述校準信元中的P_SF2_ID填為所述SF2的ID，并攜帶測量出的差異值Diff_t?；鶞市酒瑸镾F2或SA，對于SF1，以所述基準芯片為基準對自身的計數(shù)器進行校準為：SF1的基準芯片初始值為最大無效值；SF1待所有有效鏈路接收到校準信元后，再進行比較；如果某一鏈路校準信元的P_SF2_ID或C_SF2_ID最小，則選擇所述鏈路對自身進行校準，所述P_SF2_ID代表本芯片有物理鏈路直接連接的ID號最小的SF2，所述C_SF2_ID代表本芯片的計時基準來自于哪個SF2；如果多個鏈路都具有最小的P_SF2_ID或C_SF2_ID，但對端芯片類型不同，則在這些鏈路中選擇對端為SF2的鏈路來對自身進行校準；如果多個鏈路都具有最小的P_SF2_ID或C_SF2_ID，且沒有對端為SF2的鏈路，則根據(jù)對端芯片SRC_ID最小的鏈路來對自身進行校準。該方法還包括：SF1在確定自身的基準芯片后，將基準芯片填到C_SF2_ID域，發(fā)送到與自身連接的SF2，將自身物理連接的ID最小的SF2填到P_SF2_ID域，發(fā)送到與自身連接的SA；如果SF1與所有的SF2均斷開連接，則將P_SF2_ID填為最大無效值?；鶞市酒瑸镾F2或SA，對于SA，以所述基準芯片為基準對自身的計數(shù)器進行校準為：SA的基準芯片初始值為最大無效值；SA待所有有效鏈路都接收到校準信元后，再進行比較；如果對端芯片是SF1或SF2，則對接收到的校準信元中的P_SF2_ID進行比較，某一鏈路對應的P_SF2_ID最小，則使用該鏈路校準自身的計時器，校準后將該最小的P_SF2_ID作為自身的基準芯片記錄下來；如果對端芯片是SF1或SF2，并且多個鏈路都具有最小的P_SF2_ID，則在這些鏈路中選擇SRC_ID最小的鏈路來對自身進行校準，校準后將該最小的P_SF2_ID作為自身的基準芯片記錄下來；如果對端芯片是SA，則對SRC_ID進行比較，使用最小的SRC_ID作為基準來進行校準，并在校準后將該最小的SRC_ID作為自身的基準芯片記錄下來；如果接收到的最小SRC_ID比自身的ID大，則表示自身就是基準時鐘，不對自身進行校準。該方法還包括：SA在確定自身的基準芯片后，將基準芯片填到C_SF2_ID域，并測量出差異值Diff_Time發(fā)送校準信元到各個輸出serdes。一種基于分組交換系統(tǒng)的全局同步系統(tǒng)，包括一基準芯片和至少一個其他芯片，所述其他芯片以所述基準芯片為基準對自身的計數(shù)器進行校準。所述基準芯片由各個芯片選舉或由CPU指定。所述芯片，還用于往所有的serdes發(fā)出0時刻脈沖或0時刻脈沖信元；以及根據(jù)每個serdes接收到的0時刻脈沖或0時刻脈沖信元反饋校準信元。所述芯片以所述基準芯片為基準對自身的計數(shù)器進行校準為：芯片被層次低的芯片校準時使用接收到的0時刻脈沖或0時刻脈沖信元校準自身的計時器，芯片被層次高的芯片校準時使用接收到的校準信元內的差異值進行校準，同層次的芯片也使用差異值進行校準，SF2、交換芯片1SF1、接入芯片SA的層次依次降低?；鶞市酒瑸镾F2或SA，對于SF2，以所述基準芯片為基準對自身的計數(shù)器進行校準為：SF2的基準芯片初始值為最大無效值；SF2待所有有效鏈路都接收到校準信元后，對接收到的所有校準信元中的C_SF2_ID進行比較，所述C_SF2_ID代表本芯片的計時基準來自于哪個SF2；如果所有的C_SF2_ID都比自身的ID大，則表明自身就是基準時鐘，不對自身進行校準；如果自身的ID并非最小，則選擇接收到的C_SF2_ID最小的鏈路來對自身進行校準；如果自身的ID并非最小，并且多個鏈路都具有相同的最小C_SF2_ID，則在這些鏈路中選擇SRC_ID最小的鏈路來對自身進行校準。所述SF2，還用于發(fā)送校準信元到各個輸出serdes，所述校準信元中的P_SF2_ID填為所述SF2的ID，并攜帶測量出的差異值Diff_t?；鶞市酒瑸镾F2或SA，對于SF1，以所述基準芯片為基準對自身的計數(shù)器進行校準為：SF1的基準芯片初始值為最大無效值；SF1待所有有效鏈路接收到校準信元后，再進行比較；如果某一鏈路校準信元的P_SF2_ID或C_SF2_ID最小，則選擇所述鏈路對自身進行校準，所述P_SF2_ID代表本芯片有物理鏈路直接連接的ID號最小的SF2，所述C_SF2_ID代表本芯片的計時基準來自于哪個SF2；如果多個鏈路都具有最小的P_SF2_ID或C_SF2_ID，但對端芯片類型不同，則在這些鏈路中選擇對端為SF2的鏈路來對自身進行校準；如果多個鏈路都具有最小的P_SF2_ID或C_SF2_ID，且沒有對端為SF2的鏈路，則根據(jù)對端芯片SRC_ID最小的鏈路來對自身進行校準。所述SF1，還用于在確定自身的基準芯片后，將基準芯片填到C_SF2_ID域，發(fā)送到與自身連接的SF2，將自身物理連接的ID最小的SF2填到P_SF2_ID域，發(fā)送到與自身連接的SA；如果SF1與所有的SF2均斷開連接，則將P_SF2_ID填為最大無效值?；鶞市酒瑸镾F2或SA，對于SA，以所述基準芯片為基準對自身的計數(shù)器進行校準為：SA的基準芯片初始值為最大無效值；SA待所有有效鏈路都接收到校準信元后，再進行比較；如果對端芯片是SF1或SF2，則對接收到的校準信元中的P_SF2_ID進行比較，某一鏈路對應的P_SF2_ID最小，則使用該鏈路校準自身的計時器，校準后將該最小的P_SF2_ID作為自身的基準芯片記錄下來；如果對端芯片是SF1或SF2，并且多個鏈路都具有最小的P_SF2_ID，則在這些鏈路中選擇SRC_ID最小的鏈路來對自身進行校準，校準后將該最小的P_SF2_ID作為自身的基準芯片記錄下來；如果對端芯片是SA，則對SRC_ID進行比較，使用最小的SRC_ID作為基準來進行校準，并在校準后將該最小的SRC_ID作為自身的基準芯片記錄下來；如果接收到的最小SRC_ID比自身的ID大，則表示自身就是基準時鐘，不對自身進行校準。所述SA，還用于在確定自身的基準芯片后，將基準芯片填到C_SF2_ID域，并測量出差異值Diff_Time發(fā)送校準信元到各個輸出serdes。本發(fā)明基于分組交換系統(tǒng)的全局同步方法及系統(tǒng)，選定基準芯片；各芯片以所述基準芯片為基準對自身的計數(shù)器進行校準，其中，每個芯片都往所有的serdes發(fā)出0時刻脈沖或0時刻脈沖信元，每個芯片也都根據(jù)每個鏈路接收到的0時刻脈沖或0時刻脈沖信元反饋回校準信元。通過本發(fā)明，能夠在基準芯片或連接基準芯片(直接或間接)的serdes故障時，快速選擇新的基準芯片或基準鏈路，從而可以減少丟包率，并且，層次高的芯片被層次低的芯片校準時使用接收到的0時刻脈沖或0時刻脈沖信元進行校準，所以能提高校準精度。附圖說明圖1為實施例一種全局同步網絡的結構示意圖；圖2為本發(fā)明基于分組交換系統(tǒng)的全局同步方法流程示意圖；圖3為系統(tǒng)正常工作時的時鐘基準擴散路徑示意圖；圖4為基準時鐘芯片故障導致重新選擇新的基準的示意圖；圖5為SF1的serdes故障導致基準選擇路徑變更的示意圖；圖6為通過另外的平面進行計時同步的示意圖；圖7為通過SF2進行同步信息傳遞的示意圖；圖8為通過多個芯片進行同步的示意圖；圖9為多級同步時各個芯片的計時偏差示意圖。具體實施方式本發(fā)明的基本思想是：選定基準芯片；各芯片以所述基準芯片為基準對自身的計數(shù)器進行校準，其中，每個芯片都往所有的serdes發(fā)出0時刻脈沖或0時刻脈沖信元，每個芯片也都根據(jù)每個鏈路接收到的0時刻脈沖或0時刻脈沖信元反饋回校準信元。圖2為本發(fā)明基于分組交換系統(tǒng)的全局同步方法流程示意圖，如圖2所示，該方法包括：步驟201：選定基準芯片。這里，所述選定基準芯片可以為：各個芯片選舉出基準芯片，或者，由中央處理器CPU指定基準芯片。步驟202：各芯片以所述基準芯片為基準對自身的計數(shù)器進行校準。需要說明的是，基準芯片或連接基準芯片的serdes故障時，選擇新的基準芯片，各個芯片以所述新的基準芯片為基準對自身的計數(shù)器進行校準。一般的，由于最終需要校準的是SA，而SF2層次最高，相對于SF1和SA，SF2到達SA的路徑基本相等，因此應選舉SF2作為基準。各個芯片獨立地獲取周圍的芯片連接情況，經過判斷，自動選舉出一個基準芯片，以它為基準對自身的計數(shù)器進行校準，如果本芯片直接連接該基準芯片，則可以直接根據(jù)該基準芯片進行校準，如果和基準芯片之間需要通過多跳進行連接，則需路徑上的芯片依次校準，最后本芯片才能得到校準。一般的，為系統(tǒng)中所有的SA、SF都設置一個計時器，選定系統(tǒng)中任意一個SF2作為基準(例如id＝0的SF2)，SF1在計時到0時立刻通過高速鏈路serdes發(fā)出一個脈沖信號或信元(即0時刻脈沖或0時刻脈沖信元)，SF2接收到這個脈沖信號或信元后和自身的0計時點相比較，得到一個差異值，然后可以在隨后任意的時刻將這個差異值通過一種特殊的校準信元回告SF1，并且給予下級SF1調節(jié)SA計時器的權力。SF1再根據(jù)這個差異值調節(jié)自身的計時器和主SF2保持一致，各個SF1間的計時誤差就是各個SF1通過serdes傳遞計時脈沖的時間差。之后，SA向和自身相連的SF1發(fā)出自身的0時刻脈沖或0時刻脈沖信元，具有調節(jié)權力的SF1接收到該0時刻脈沖或0時刻脈沖信元之后和自身的0計時點比較，得到差異值，稍后再通過校準信元回告SA，使SA根據(jù)這個差異調節(jié)自身的計時器，從而使整個網絡的SA都能基本保持同步。例如，在圖1中，選擇平面1的第一個SF2(SF2_0)作為基準，和該SF2相連的SF1和該SF2對齊后，這些SF1再校準和所述SF1相連的SA。如果只是單級的交換，則只需選定ID為0的SF2作為主計時器直接對SA進行校準即可。由于要求在SA或SF1在計時器到達零點時立刻向主計時器發(fā)出脈沖，因此必須要能夠以最高優(yōu)先級打斷正在發(fā)送的其他信元，可以考慮在8B/10B編碼中添加一種特殊的控制字來傳遞這個脈沖，而基準SF則以一種特殊的校準信元回告計時差異值，因此需要單獨定義一種控制信元。由于計時零點脈沖只需經過8B/10B編碼、serdes、8B/10B解碼，因此延時應該是很小的，不會造成大的影響。另外，計時脈沖可以不通過8B/10B編碼進行，也可以通過在零時刻發(fā)送一個消息信元，通知對端芯片，但精度會比使用8B/10B編碼差，例如，如果允許較大的誤差，可以采用0脈沖信元，0脈沖信元不能打斷當前正在發(fā)送到信元，只能排在當前信元之后發(fā)送，因此誤差最大會有一個信元時間。選舉出的基準芯片被拔出，或哪個serdes斷掉等，此時需要尋找一個新的基準時鐘，并再次進行同步，并且最好新的基準時鐘應該基本和原有的基準時鐘一致，以避免時戳值發(fā)生大的變化。本發(fā)明中，定義如下幾種概念：SRC_LVL：包括SA，SF2，SF1三種模式(destination_level)，定義如下：SRC_ID：代表本芯片的ID號，SA、SF2、SF1各個獨立編號。C/P_SF2_ID：C_SF2_ID代表本芯片的計時基準來自于哪個SF2，P_SF2_ID代表本芯片有物理鏈路直接連接的ID號最小的SF2是哪個SF2。SA發(fā)出的校準信元僅使用C_SF2_ID，SF2僅使用P_SF2_ID，SF1向SA發(fā)P_SF2_ID，SF1向SF2發(fā)C_SF2_ID。本發(fā)明中，為了防止意外情況出現(xiàn)，對芯片行為作如下約定：每個芯片都往所有的serdes發(fā)出0時刻脈沖或0時刻脈沖信元，每個芯片也都根據(jù)每個鏈路接收到的0時刻脈沖或0時刻脈沖信元反饋回校準信元；層次較高的芯片被層次低的芯片校準時使用接收到的0時刻脈沖或0時刻脈沖信元校準自身的計時器，層次較低的芯片被層次高的芯片校準時使用接收到的校準信元內的差異值進行校準，同層次的芯片(只出現(xiàn)在Mesh結構中)也使用差異值進行校準，層次高低定義為SF2＞SF1＞SA。基準芯片為SF2或SA時，具體的，SF2的行為約定如下：SF2的基準芯片初始值為最大無效值；SF2待所有有效鏈路都接收到校準信元后，對接收到的所有校準信元中的C_SF2_ID進行比較；如果所有的C_SF2_ID都比自身的ID大，則表明自身就是基準時鐘，不對自身進行校準；如果自身的ID并非最小，則選擇接收到的C_SF2_ID最小的那個鏈路來對自身進行校準；如果自身的ID并非最小，并且多個鏈路都具有相同的最小C_SF2_ID，則在這些鏈路中選擇SRC_ID最小的鏈路來對自身進行校準；SF2發(fā)送校準信元到各個輸出serdes，所述校準信元中的P_SF2_ID填為所述SF2的ID，并攜帶測量出的差異值Diff_t，換言之，SF2在發(fā)放校準信元時，將P_SF2_ID填為自身的ID，并測量出差異值Diff_t發(fā)送校準信元到各個輸出serdes。基準芯片為SF2或SA時，SF1的行為約定如下：SF1的基準芯片初始值為最大無效值；SF1待所有有效鏈路接收到校準信元后，再進行比較；如果哪個鏈路校準信元的P_SF2_ID或C_SF2_ID最小，則選擇哪個鏈路對自身進行校準；如果多個鏈路都具有最小的P_SF2_ID或C_SF2_ID，但對端芯片類型不同(即SA和SF2)，則在這些鏈路中選擇對端為SF2的鏈路來對自身進行校準(對端為SF2的鏈路有多條，則選擇其中ID最小的鏈路)；如果多個鏈路都具有最小的P_SF2_ID或C_SF2_ID，在這些鏈路中先根據(jù)對端芯片類型進行選擇，沒有對端為SF2的鏈路，再根據(jù)對端芯片SRC_ID最小的鏈路來對自身進行校準；SF1在確定自身的基準芯片(來自于接收到的P_SF2_ID或C_SF2_ID)后，將基準芯片填到C_SF2_ID域，發(fā)送到與自身連接的SF2，將自身物理連接的ID最小的SF2填到P_SF2_ID域，發(fā)送到與自身連接的SA。如果SF1與所有的SF2均斷開連接，則將P_SF2_ID填為最大無效值。基準芯片為SF2或SA時，SA的行為約定如下：SA的基準芯片初始值為最大無效值；SA待所有有效鏈路都接收到校準信元后，再進行比較；如果對端芯片是SF1或SF2，則對接收到的校準信元中的P_SF2_ID進行比較，哪個鏈路對應的P_SF2_ID最小，則使用該鏈路校準自身的計時器，校準后將該P_SF2_ID的ID作為自身的基準芯片記錄下來；如果對端芯片是SF1或SF2，并且多個鏈路都具有最小的P_SF2_ID，則在這些鏈路中選擇SRC_ID最小的鏈路來對自身進行校準，校準后將該P_SF2_ID的ID作為自身的基準芯片記錄下來；如果對端芯片是SA，則對SRC_ID進行比較，使用最小的SRC_ID作為基準來進行校準，如果接收到的最小SRC_ID比自身的ID都大，則表示自身就是基準時鐘，不對自身進行校準。校準后將該最小的SRC_ID作為自身的基準芯片記錄下來；SA在確定自身的基準芯片后，將基準芯片填到C_SF2_ID域，并測量出差異值Diff_Time發(fā)送校準信元到各個輸出serdes。需要說明的是，對于SA、SF1和SF2，如果在比較時，多個鏈路的對端P_SF2_ID或C_SF2_ID相等，且SRC_LVL、SRC_ID也相等，意味著這多個鏈路接的是同一個芯片，則根據(jù)自身鏈路的ID來進行選擇，鏈路ID最小的鏈路被用來進行校準。建立了上述機制后，可以有效應對系統(tǒng)的各種異常變化，使系統(tǒng)能夠很快重新選擇一個新的基準時鐘，然后使所有的SA最終能夠同步到這個新基準上。在系統(tǒng)正常工作時，確立一個時鐘基準后，這個時鐘基準將會逐步擴散到整個系統(tǒng)的所有SA和SF上，以圖1為例，擴散路徑如圖3所示。如果基準芯片出現(xiàn)故障，和所有其他芯片失去聯(lián)系，則和該SF2連接的SF1或SA將在剩下的SF2中重新選擇一個新的基準時鐘，并和它對齊，然后再將這個新的基準擴散到整個系統(tǒng)，如圖4所示。如果只是某個SF1連接基準芯片的serdes故障，則它發(fā)出的校準信元的P_SF2_ID將會變更為它所連接的次小SF2，它的下級SA經過比較，將會重新選擇另外的和基準芯片相連的最小SF1來進行校準，然后這個和基準芯片連接故障的SF1通過比較，將會選擇下級的SA來對自身進行校準，變更路徑如圖5所示。如果SA和平面1的所有serdes連接故障，則SA仍然能夠通過已經被同步的平面2的SF1來對自身進行校準，如圖6所示。如果上面一種情況再進一步，某個SA只能和平面2的一個SF1連接，而這個SF1也僅能和這1個SA連接，向上只能和1個SF2連接，這樣的話仍然能夠將SF2_0的同步信息傳遞到這個SA，使其和SF2_0保持同步，如圖7所示。根據(jù)這種情況還可以推導出更多種故障情況下仍然是可以完成同步的，例如系統(tǒng)中正常工作的SA都只有一條路徑和一個SF1相連，而系統(tǒng)中SF1也都只能和1個SA和1個SF2相連，每個SF2也只能和2個SF1相連(如果只和1個SF1相連就無法進行數(shù)據(jù)信元交換了，也就不用全局同步了)，只要SA能夠有邏輯路徑和基準芯片相連就能完成同步。由于從上到下的同步過程(SF2-＞SA)是使用P_SF2_ID(代表了拓撲結構)進行比較的，而從下到上的同步過程(SA-＞SF2)是使用C_SF2_ID(代表了基準關系)進行比較的，兩個過程相互獨立，不會出現(xiàn)兩個芯片互相鎖定校準的現(xiàn)象，避免了出現(xiàn)死循環(huán)，使整個系統(tǒng)都能得到可靠的同步。對于單級交換結構和Mesh來講，同步更為簡單，可以根據(jù)上面的過程進行推論。從上面的過程可以看到，在邏輯路徑上離基準芯片最遠的SA可能需要經過很多級SF2，SF1和SA才能完成同步，需要考慮計時誤差是否會隨著中間路徑級數(shù)的增加而增加，如下圖8所示的情況：圖8中SA基本都是單向連接，離基準芯片距離最遠的SA需要通過上百個芯片才能最終獲得同步，但是，由于層次較高的芯片被層次低的芯片校準時使用接收到的0時刻脈沖或0時刻脈沖信元校準自身的計時器，層次較低的芯片被層次高的芯片校準時使用接收到的校準信元內的差異值進行校準，兩個相反的過程使誤差是可以得到補償?shù)模?時刻脈沖或0時刻脈沖信元發(fā)送者的計時總是會比接收者早，而0時刻脈沖或0時刻脈沖信元發(fā)送者總是較低層次的芯片，圖8中系統(tǒng)的各個芯片的0時刻差異如圖9所示，可以看出，實際各個SA的計時起點基本是一致的，沒有因為中間的級數(shù)增多而使誤差增大。本發(fā)明還相應地提出了一種基于分組交換系統(tǒng)的全局同步系統(tǒng)，其特征在于，該系統(tǒng)包括一基準芯片和至少一個其他芯片，所述其他芯片以所述基準芯片為基準對自身的計數(shù)器進行校準。所述基準芯片由各個芯片選舉或由CPU指定。所述芯片，還用于往所有的serdes發(fā)出0時刻脈沖或0時刻脈沖信元；以及根據(jù)每個serdes接收到的0時刻脈沖或0時刻脈沖信元反饋校準信元。所述芯片以所述基準芯片為基準對自身的計數(shù)器進行校準為：芯片被層次低的芯片校準時使用接收到的0時刻脈沖或0時刻脈沖信元校準自身的計時器，芯片被層次高的芯片校準時使用接收到的校準信元內的差異值進行校準，同層次的芯片也使用差異值進行校準，SF2、交換芯片SF1、接入芯片SA的層次依次降低?；鶞市酒瑸镾F2或SA，對于SF2，以所述基準芯片為基準對自身的計數(shù)器進行校準為：SF2的基準芯片初始值為最大無效值；SF2待所有有效鏈路都接收到校準信元后，對接收到的所有校準信元中的C_SF2_ID進行比較，所述C_SF2_ID代表本芯片的計時基準來自于哪個SF2；如果所有的C_SF2_ID都比自身的ID大，則表明自身就是基準時鐘，不對自身進行校準；如果自身的ID并非最小，則選擇接收到的C_SF2_ID最小的鏈路來對自身進行校準；如果自身的ID并非最小，并且多個鏈路都具有相同的最小C_SF2_ID，則在這些鏈路中選擇SRC_ID最小的鏈路來對自身進行校準。所述SF2，還用于發(fā)送校準信元到各個輸出serdes，所述校準信元中的P_SF2_ID填為所述SF2的ID，并攜帶測量出的差異值Diff_t。基準芯片為SF2或SA，對于SF1，以所述基準芯片為基準對自身的計數(shù)器進行校準為：SF1的基準芯片初始值為最大無效值；SF1待所有有效鏈路接收到校準信元后，再進行比較；如果某一鏈路校準信元的P_SF2_ID或C_SF2_ID最小，則選擇所述鏈路對自身進行校準，所述P_SF2_ID代表本芯片有物理鏈路直接連接的ID號最小的SF2，所述C_SF2_ID代表本芯片的計時基準來自于哪個SF2；如果多個鏈路都具有最小的P_SF2_ID或C_SF2_ID，但對端芯片類型不同，則在這些鏈路中選擇對端為SF2的鏈路來對自身進行校準；如果多個鏈路都具有最小的P_SF2_ID或C_SF2_ID，且沒有對端為SF2的鏈路，則根據(jù)對端芯片SRC_ID最小的鏈路來對自身進行校準。所述SF1，還用于在確定自身的基準芯片后，將基準芯片填到C_SF2_ID域，發(fā)送到與自身連接的SF2，將自身物理連接的ID最小的SF2填到P_SF2_ID域，發(fā)送到與自身連接的SA；如果SF1與所有的SF2均斷開連接，則將P_SF2_ID填為最大無效值。基準芯片為SF2或SA，對于SA，以所述基準芯片為基準對自身的計數(shù)器進行校準為：SA的基準芯片初始值為最大無效值；SA待所有有效鏈路都接收到校準信元后，再進行比較；如果對端芯片是SF1或SF2，則對接收到的校準信元中的P_SF2_ID進行比較，某一鏈路對應的P_SF2_ID最小，則使用該鏈路校準自身的計時器，校準后將該最小的P_SF2_ID作為自身的基準芯片記錄下來；如果對端芯片是SF1或SF2，并且多個鏈路都具有最小的P_SF2_ID，則在這些鏈路中選擇SRC_ID最小的鏈路來對自身進行校準，校準后將該最小的P_SF2_ID作為自身的基準芯片記錄下來；如果對端芯片是SA，則對SRC_ID進行比較，使用最小的SRC_ID作為基準來進行校準，并在校準后將該最小的SRC_ID作為自身的基準芯片記錄下來；如果接收到的最小SRC_ID比自身的ID大，則表示自身就是基準時鐘，不對自身進行校準。所述SA，還用于在確定自身的基準芯片后，將基準芯片填到C_SF2_ID域，并測量出差異值Diff_Time發(fā)送校準信元到各個輸出serdes。以上所述僅為本發(fā)明的實施例而已，并非用于限定本發(fā)明的保護范圍。