專利名稱：可以對帶內和帶外時間同步接口分別進行時延補償?shù)囊苿油ㄐ畔到y(tǒng)及方法
技術領域：
本發(fā)明涉及移動通信網的時間同步，具體涉及可以對帶內和帶外時間同步接口分別進行時延補償?shù)囊苿油ㄐ畔到y(tǒng)及方法。
背景技術：
時間同步是移動通信網的一個重要指標，是保證移動通信網性能質量的關鍵， 所以現(xiàn)有的移動通信網，對基站的時間同步要求時間精度小于3 μ S，頻率準確度滿足 +/-50PPbo移動通信網的時間同步傳遞主要有無線和有線兩種方式。無線方式采用衛(wèi)星定位系統(tǒng)進行授時，如美國的GPS、俄羅斯的GL0NASS、中國的北斗系統(tǒng)等。衛(wèi)星授時的優(yōu)點是時間同步的精度高、無需組建網絡，獲取方便，但是缺點是造價高、施工難度大高，并且GPS還存在政治和安全風險。為了提高整個TD-SCDMA網絡的安全性和可靠性，為TD-SCDMA基站提供精確時鐘和時間同步傳送，中國移動提出了結合同步以太、1588v2等分組傳輸網同步技術(有線方式)，利用IEEE1588V2協(xié)議報文實現(xiàn)時間同步，為此，分組傳輸網設備必須具備帶內模式的 PTP接口和帶外模式的1PPS+T0D接口兩種接口。帶內接口是指支持PTP同步的以太網接口， 包括百兆和千兆以太網，這種模式可傳較遠的距離，但基站需要運行PTP協(xié)議，需要對基站接口進行改造。帶外接口是指支持T0D+1PPS的RJ45接口，這種接口對基站設備沒要求，不需基站運行PTP協(xié)議，但只適合近距離傳輸，需人工補償固定延時。這兩種接口必須能夠進行時延補償，目前大多數(shù)分組傳輸網設備的帶內接口和帶外接口時間同步處理模塊是相同的，通過對同一個時間域進行調整實現(xiàn)帶內或帶外接口時延補償。由于在實際的應用中，帶內模式和帶外模式的時延補償值并不相等，甚至會出現(xiàn)一個需要正補償，一個需要負補償?shù)那闆r，因此，當帶內接口模式和帶外接口模式都需要進行時延補償時會相互影響，從而導致某一種接口模式輸出的高精度同步時鐘存在過大偏差， 甚至會使某種接口模式輸出的同步時間不能滿足基站同步要求的情況。

發(fā)明內容
本發(fā)明所要解決的技術問題是解決移動通信網中基站的帶內和帶外時間同步接口不能分別進行時延補償?shù)膯栴}。為了解決上述技術問題，本發(fā)明所采用的技術方案是提供一種可以對帶內和帶外時間同步接口分別進行時延補償?shù)囊苿油ㄐ畔到y(tǒng)，包括分組傳送網設備和多個基站，所述基站連接至所述分組傳送網設備上的帶內時間同步接口或帶外時間同步接口，所述分組傳送網設備上設有由主時間處理模塊、1588精確時間協(xié)議收發(fā)器、現(xiàn)場可編程門陣列FPGA和時延補償模塊組成的時間同步補償模塊，所述主時間處理模塊根據(jù)所述時延補償模塊發(fā)出的帶內時間同步調整信號調整時間域，并通過所述帶內時間同步接口輸出，其特征在于，所述時間同步補償模塊還包括1588精確時間協(xié)議收發(fā)器，所述帶主時間處理模塊的實時時間常數(shù)信號TOD輸出至所述FPGA，所述1588精確時間協(xié)議收發(fā)器根據(jù)所述時延補償模塊發(fā)出的帶外時間同步調整信號，將收到的所述主時間處理模塊發(fā)出的IPPS信號進行時延調整后輸出至所述FPGA。在上述系統(tǒng)中，所述1588精確時間協(xié)議收發(fā)器的型號為DP83640。本發(fā)明還提供了一種帶內和帶外時間同步接口分別進行時延補償?shù)姆椒?，包括以下步驟
根據(jù)帶內時間同步調整信號，調整主時間處理模塊的時間域，并通過所述帶內時間同步接口輸出；
主時間處理模塊的實時時間常數(shù)信號TOD輸出至帶外時間同步接口，主時間處理模塊的IPPS信號輸出接口經1588精確時間協(xié)議收發(fā)器連接至帶外時間同步接口，所述1588精確時間協(xié)議收發(fā)器根據(jù)帶外時間同步調整信號調整所述IPPS信號的時延，并輸出至所述帶外時間同步接口。在上述方法中，所述1588精確時間協(xié)議收發(fā)器的型號為DP83640。本發(fā)明，使用1588精確時間協(xié)議收發(fā)器將分組傳送網設備的帶外同步時間接口與主時間同步處理模塊的IPPS時鐘信號進行隔離，使帶外同步時間接口和帶內時間接口的時延補償調整互不影響，提高了基站同步時間的精度。


圖1為本發(fā)明提供的移動通信系統(tǒng)示意圖。
具體實施例方式下面結合附圖對本發(fā)明作出詳細的說明。如圖1所示，本發(fā)明提供的可以對帶內和帶外時間同步接口分別進行時延補償?shù)囊苿油ㄐ畔到y(tǒng)，包括分組傳送網設備和多個基站(本實施例中以基站1和基站2兩個基站為例進行說明)。各基站都具備帶內和帶外時間同步接口兩種模式，帶內時間同步接口是FE/GE以太網接口，時間同步信息和業(yè)務一起進行傳輸，帶外時間同步接口是支持T0D+1PPS的RJ45 接口。根據(jù)具體的應用場景，各基站選擇不同的接口方式，分別連接至分組傳送網設備上的帶內時間同步接口或帶外時間同步接口，從而實現(xiàn)與分組傳送網設備的時間同步。分組傳送網設備上設有由主時間處理模塊、1588精確時間協(xié)議收發(fā)器、現(xiàn)場可編程門陣列FPGA和時延補償模塊組成的時間同步補償模塊。1588精確時間協(xié)議收發(fā)器選用 DP83640芯片，DP83640有12個GPIO管腳，每個GPIO管腳都可以配置為產生脈沖的輸出管腳或捕獲脈沖的輸入管腳，因此，每個GPIO管腳能在任意時刻捕獲事件脈沖，同時能對輸出脈沖的相位進行8ns精度的調整，從而實現(xiàn)一定的時間延遲。分組傳送網設備上的主時間處理模塊根據(jù)時延補償模塊發(fā)出的帶內時間同步調整信號調整時間域，并通過帶內時間同步接口輸出，以實現(xiàn)帶內時間同步方式。FPGA與帶外時間同步接口連接，以實現(xiàn)帶外時間同步方式。主時間處理模塊的實時時間常數(shù)信號TOD接口直接連接到FPGA，主時間處理模塊的IPPS信號接口通過信號線PPSl連接到DP83640芯片的任一個GPIO管腳，DP83640芯片的另一個GPIO管腳通過信號線PPS2連接到FPGA。由于IPPS信號和TOD信號是同步的，所以主時間處理模塊的TOD接口信號與FPGA相連接之后與IPPS信號進行同步。當分組傳送網設備的帶外時間同步接口作為輸出接口時，PPS2為IPPS信號輸出管腳，此時作時延補償只需對與PPS2相連接的 DP83640的GPIO管腳的脈沖觸發(fā)做相應的補償即可；當對帶內時間同步接口進行時延補償時，與PPS2相連接的DP83640的GPIO管腳不做任何調整，在其它情況下，PPSl和PPS2相連接的DP83640管腳的信號做同步調整。具體地說，當需要進行帶內時間同步接口時延調整時，主時間處理模塊根據(jù)時延補償模塊發(fā)出的帶內時間同步調整信號調整其時間域，并輸出至帶內時間同步接口。由于當帶內時間同步接口進行時延補償后，主時間同步處理模塊的IPPS和TOD信號接口也進行了相應的調整，因此從PPSl輸入的信號的相位也進行調整，但這時從PPS2輸出的信號由于 DP83640的隔離作用，不會隨之產生偏移。當需要進行帶外時間同步接口時延調整時，1588精確時間協(xié)議收發(fā)器根據(jù)所述時延補償模塊發(fā)出的帶外時間同步調整信號，將從PPSl收到的主時間處理模塊發(fā)出的IPPS 信號進行時延調整后經PPS2輸出至所述FPGA。由于只需對PPS2的信號做相應的調整，因此，不會對PPSl的信號有任何影響。帶外時間同步接口還可以作為輸入接口與時鐘源相連接，作為輸入接口時分組傳送網設備從時間源(如基站控制器)獲取1PPS+T0D信息去同步時鐘源，然后再通過分組傳輸網設備網絡將同步信息傳遞到網內的各個基站。分組傳送網設備的外時間同步接口一般可以配置為輸入或者輸出模式，特別是在開通工程時用一個儀表作為源接到一個帶外時間同步輸入接口進行同步后在一個設備段進行測試和查找問題是很方便的。當分組傳送網設備的帶外時間同步接口作為輸入接口時，與PPS2相連接的DP83640的GPIO管腳為事件信號，此時作為DP83640芯片輸出信號的PPSl對PPS2進行跟隨操作，PPSl和PPS2信號做同步調整，使分組傳送網設備的帶內時間同步接口和外時間同步接口信號進行精度為16ns 的同步。本發(fā)明還提供了一種帶內和帶外時間同步接口分別進行時延補償?shù)姆椒?，包括以下步驟
根據(jù)帶內時間同步調整信號，調整主時間處理模塊的時間域，并通過所述帶內時間同步接口輸出；
主時間處理模塊的實時時間常數(shù)信號TOD輸出至帶外時間同步接口，主時間處理模塊的IPPS信號輸出接口經1588精確時間協(xié)議收發(fā)器連接至帶外時間同步接口，所述1588精確時間協(xié)議收發(fā)器根據(jù)帶外時間同步調整信號調整所述IPPS信號的時延，并輸出至所述帶外時間同步接口。本發(fā)明不局限于上述最佳實施方式，任何人應該得知在本發(fā)明的啟示下作出的結構變化，凡是與本發(fā)明具有相同或相近的技術方案，均落入本發(fā)明的保護范圍之內。
權利要求
1.可以對帶內和帶外時間同步接口分別進行時延補償?shù)囊苿油ㄐ畔到y(tǒng)，包括分組傳送網設備和多個基站，所述基站連接至所述分組傳送網設備上的帶內時間同步接口或帶外時間同步接口，所述分組傳送網設備上設有由主時間處理模塊、現(xiàn)場可編程門陣列FPGA和時延補償模塊組成的時間同步補償模塊，所述主時間處理模塊根據(jù)所述時延補償模塊發(fā)出的帶內時間同步調整信號調整時間域，并通過所述帶內時間同步接口輸出，其特征在于，所述時間同步補償模塊還包括1588精確時間協(xié)議收發(fā)器，所述帶主時間處理模塊的實時時間常數(shù)信號TOD輸出至所述FPGA，所述1588精確時間協(xié)議收發(fā)器根據(jù)所述時延補償模塊發(fā)出的帶外時間同步調整信號，將收到的所述主時間處理模塊發(fā)出的IPPS信號進行時延調整后輸出至所述FPGA。
2.如權利要求1所述的可以對帶內和帶外時間同步接口分別進行時延補償?shù)囊苿油ㄐ畔到y(tǒng)，其特征在于，所述1588精確時間協(xié)議收發(fā)器的型號為DP83640。
3.帶內和帶外時間同步接口分別進行時延補償?shù)姆椒ǎ涮卣髟谟?，包括以下步驟根據(jù)帶內時間同步調整信號，調整主時間處理模塊的時間域，并通過所述帶內時間同步接口輸出；主時間處理模塊的實時時間常數(shù)信號TOD輸出至帶外時間同步接口，主時間處理模塊的IPPS信號輸出接口經1588精確時間協(xié)議收發(fā)器連接至帶外時間同步接口，所述1588精確時間協(xié)議收發(fā)器根據(jù)帶外時間同步調整信號調整所述IPPS信號的時延，并輸出至所述帶外時間同步接口。
4.如權利要求3所述的帶內和帶外時間同步接口分別進行時延補償?shù)姆椒?，其特征在于，所?588精確時間協(xié)議收發(fā)器的型號為DP83640。
全文摘要
本發(fā)明公開了一種可以對帶內和帶外時間同步接口分別進行時延補償?shù)囊苿油ㄐ畔到y(tǒng)及方法，該方法中，根據(jù)帶內時間同步調整信號，調整主時間處理模塊的時間域，并通過帶內時間同步接口輸出；主時間處理模塊的實時時間常數(shù)信號TOD輸出至帶外時間同步接口，主時間處理模塊的1PPS信號輸出接口經1588精確時間協(xié)議收發(fā)器連接至帶外時間同步接口，1588精確時間協(xié)議收發(fā)器根據(jù)帶外時間同步調整信號調整1PPS信號的時延，并輸出至帶外時間同步接口。本發(fā)明，使用1588精確時間協(xié)議收發(fā)器將分組傳送網設備的帶外同步時間接口與主時間同步處理模塊的1PPS時鐘信號進行隔離，使帶外同步時間接口和帶內時間接口的時延補償調整互不影響，提高了基站同步時間的精度。
文檔編號H04W56/00GK102573046SQ20121003820
公開日2012年7月11日 申請日期2012年2月20日 優(yōu)先權日2012年2月20日
發(fā)明者付勝波, 吳倩, 陳曉武, 龔君 申請人:烽火通信科技股份有限公司