專利名稱：一種星間時鐘同步系統(tǒng)及其方法
技術(shù)領(lǐng)域：
本發(fā)明涉及射頻通信以及數(shù)字信號處理領(lǐng)域，特別涉及一種星間時鐘同步系統(tǒng)及星間時鐘同步方法。
背景技術(shù)：
時鐘同步也叫“對鐘”。要把分布在各地的時鐘對準(同步起來)，最直觀的方法就是搬鐘，可用一個標準鐘作搬鐘，使各地的鐘均與標準鐘對準?；蛘呤拱徵娛紫扰c系統(tǒng)的標準時鐘對準，然后使系統(tǒng)中的其他時針與搬鐘比對，實現(xiàn)系統(tǒng)其他時鐘與系統(tǒng)統(tǒng)一標準時鐘同步。星間時鐘同步技術(shù)中一般將兩個衛(wèi)星應(yīng)答機分別稱為主星和從星，其中，主星的接收頻率為從星的發(fā)射頻率，從星的接收頻率為主星的發(fā)射頻率。主星和從星在硬件電路上除了因為接收和發(fā)射頻率不一樣而選用的前端器件不一樣，其他的設(shè)計都是相同的。它們都包括由接收射頻濾波器、低噪聲放大器、接收頻率合成器、下混頻器、接收中頻濾波器、 AGC (自動增益控制電路)和ADC模數(shù)轉(zhuǎn)換器構(gòu)成的接收電路，以及由DAC數(shù)模轉(zhuǎn)換器、發(fā)射中頻頻率合成器、中頻上混頻器、發(fā)射中頻濾波器、發(fā)射射頻頻率合成器、射頻上混頻器、發(fā)射射頻濾波器和功率放大器構(gòu)成的發(fā)射電路。如圖I以及圖2所示的接收電路以及發(fā)射電路的結(jié)構(gòu)示意圖，其中，接收射頻濾波器與低噪聲放大器相連，低噪聲放大器的輸出和接收頻率合成器的輸出與下混頻器的兩個輸入相連，下混頻器、接收中頻濾波器、AGC以及ADC 模數(shù)轉(zhuǎn)換器依次相連。DAC數(shù)模轉(zhuǎn)換器的輸出和發(fā)射中頻頻率合成器的輸出分別與中頻上混頻器的兩個輸入相連，混頻輸出經(jīng)過發(fā)射中頻濾波器后，和發(fā)射射頻頻率合成器的輸出分別與射頻上混頻器的兩個輸入相連，混頻結(jié)果經(jīng)過發(fā)射射頻濾波器后，由功率放大器將射頻信號放大輸出。利用GPS衛(wèi)星授時是實現(xiàn)時鐘精密同步的常用辦法，GPS同步時鐘主要由以下幾部分組成GPS/GNSS接收機，高精度OCXO或銣鐘，本地同步校準單元，測差單元，誤差處理及控制結(jié)構(gòu)。它具有高精度、低成本、安全可靠、全天候、覆蓋范圍廣等特點。當前衛(wèi)星間的時間同步主要也是利用了 GPS同步時鐘來完成的。但是GPS同步時鐘結(jié)構(gòu)復(fù)雜，并且依賴于外部的GPS導(dǎo)航衛(wèi)星，不適合安全級別要求較高的軍用場合，并且不利于衛(wèi)星的小型化設(shè)計。

發(fā)明內(nèi)容
本發(fā)明提供了一種星間時鐘同步系統(tǒng)及其方法，能夠不利用外部條件即可實現(xiàn)星間的時鐘同步，解決了現(xiàn)有技術(shù)的同步技術(shù)安全級別低且系統(tǒng)結(jié)構(gòu)復(fù)雜的問題。一種星間時鐘同步系統(tǒng)，包括主星和從星，所述的主星設(shè)置有第一接收電路以及第一發(fā)射電路，所述的從星設(shè)置有第二接收電路以及第二發(fā)射電路，其中所述的第一接收電路與第一發(fā)射電路之間設(shè)置有主星的FPGA模塊；主星的FPGA模塊，產(chǎn)生測距信號，將該信號調(diào)制到發(fā)射載波；將本地接收的測距信號與本地產(chǎn)生的測距信號進行相位比較，計算得到星間傳輸時延；基于得到的星間傳輸時延對本地接收的同步時鐘信號進行修正，使主星恢復(fù)的時鐘同步信號與從星同步；所述的第二接收電路與第二發(fā)射電路之間設(shè)置有從星的FPGA模塊；從星的FPGA模塊，將本地接收的測距信號調(diào)制到發(fā)射載波；產(chǎn)生時鐘同步信號并將該同步信號調(diào)制到發(fā)射載波。進一步所述主星的FPGA模塊包括依次相連的第一數(shù)字前端模塊、第一載波恢復(fù)模塊，用于從所述的第一接收電路接收信號，并恢復(fù)出載波信號；測距信號發(fā)送模塊，用于產(chǎn)生測距信號；依次相連的第一全數(shù)字調(diào)制模塊以及第一 DAC補償模塊，用于接收來自所述測距信號發(fā)送模塊的測距信號并將該測距信號調(diào)制到射頻載波上，并發(fā)送到所述第一發(fā)射電路發(fā)射；測距信號解調(diào)模塊，用于接收來自第一載波恢復(fù)模塊的載波信號并解調(diào)出測距信號;時鐘同步恢復(fù)模塊，接收來自所述第一載波恢復(fù)模塊的載波信號，解調(diào)出同步時鐘信號；距離測量解算模塊，用于接收來自所述測距信號解調(diào)模塊的測距信號和來自所述測距信號發(fā)送模塊產(chǎn)生的測距信號，計算得到星間傳輸時延；時鐘同步修正模塊，與所述的時鐘同步恢復(fù)模塊與距離測量解算模塊相連，修正接收的同步時鐘信號，實現(xiàn)與從星的時鐘同步； 從星的FPGA模塊包括依次相連的第二數(shù)字前端模塊、第二載波恢復(fù)模塊，用于從所述第二接收電路接收信號，并恢復(fù)出載波信號；測距信號處理模塊，接收來自于第二載波恢復(fù)模塊的載波信號，并進行自動增益控制和系數(shù)調(diào)節(jié)；同步時鐘產(chǎn)生模塊,用于產(chǎn)生同步時鐘信號；依次相連的第二全數(shù)字調(diào)制模塊，第二 DAC補償模塊，接收來自所述同步時鐘產(chǎn)生模塊的同步時鐘信號和來自所述測距信號處理模塊的測距信號，調(diào)制到射頻載波上，并發(fā)送到所述第二發(fā)射電路發(fā)射。一種星間時鐘同步方法，包括以下步驟(I)主星產(chǎn)生測距信號并發(fā)送至從星；(2)從星接收該測距信號，產(chǎn)生同步時鐘信號，并將該測距信號以及同步時鐘信號轉(zhuǎn)發(fā)至主星；(3)主星接收轉(zhuǎn)發(fā)的測距信號，并將該測距信號與其發(fā)送的測距信號進行相位比較，計算得到星間傳輸時延；基于得到的星間傳輸時延對主星接收的同步時鐘信號進行修正，使主星恢復(fù)的同步時鐘信號與從星同步。進一步地，所述的步驟(2)中，從星接收該測距信號后，包括步驟a、恢復(fù)出調(diào)制在載波上的測距信號；
b、對恢復(fù)的測距信號進行自動增益控制和系數(shù)調(diào)節(jié)處理；C、將處理后的測距信號以及產(chǎn)生的同步時鐘信號調(diào)制到射頻載波上轉(zhuǎn)發(fā)。其中，所述的測距信號一般為偽碼測距信號。所述的調(diào)制方式為調(diào)相。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下有益的技術(shù)效果一、本發(fā)明利用自身偽碼測距的結(jié)果，對時鐘進行同步，不依賴外部條件，兩顆衛(wèi)星具有獨立工作的能力，系統(tǒng)安全性高；二、在FPGA中實現(xiàn)載波恢復(fù)模塊、測距信號解調(diào)以及時鐘同步等，有應(yīng)用靈活、實施便捷的優(yōu)勢；三、采用偽碼測距的方式，具有距離大、精度高的特點；四、本發(fā)明采用一次下變頻結(jié)構(gòu)，ADC對較高的中頻信號進行欠采樣，從而簡化了電路的設(shè)計，降低了電路的功耗和復(fù)雜度，實現(xiàn)小型化設(shè)計。


圖I是現(xiàn)有技術(shù)中衛(wèi)星應(yīng)答機接收電路的結(jié)構(gòu)示意框圖；圖2是現(xiàn)有技術(shù)中衛(wèi)星應(yīng)答機發(fā)射電路的結(jié)構(gòu)示意框圖；圖3是本發(fā)明系統(tǒng)的結(jié)構(gòu)示意圖；圖4是本發(fā)明系統(tǒng)主星FPGA模塊內(nèi)部結(jié)構(gòu)示意框圖；圖5是本發(fā)明系統(tǒng)從星FPGA內(nèi)部結(jié)構(gòu)示意框圖；圖6是本發(fā)明系統(tǒng)主星和從星之間的信號鏈路示意框圖；圖7是本發(fā)明方法的流程示意圖。
具體實施例方式下面結(jié)合附圖詳細介紹本發(fā)明的具體實施過程。一種星間時鐘同步系統(tǒng)，如圖3所示，實現(xiàn)了衛(wèi)星間的時鐘同步，系統(tǒng)的兩個衛(wèi)星應(yīng)答機分別稱為主星I和從星2，主星I的接收頻率為從星2的發(fā)射頻率，從星2的接收頻率為主星I的發(fā)射頻率；主星I和從星2在硬件電路上除了因為接收頻率和發(fā)射頻率不一樣，因而選用的前端器件不一樣，其他的設(shè)計都是相同的所述的主星I設(shè)置有第一接收電路101、第一發(fā)射電路103和主星FPGA模塊102，所述的從星2設(shè)置有第二接收電路203、第二發(fā)射電路201和從星FPGA模塊202。第一發(fā)射電路103，將本地產(chǎn)生的偽碼測距信號發(fā)送至從星2 ；主星的FPGA模塊102，產(chǎn)生偽碼測距信號，將該信號調(diào)制到發(fā)射載波；將本地接收的偽碼測距信號與本地產(chǎn)生的偽碼測距信號進行相位比較，計算得到星間傳輸時延；基于得到的星間傳輸時延對本地接收的同步時鐘信號進行修正，使主星I恢復(fù)的時鐘同步信號與從星2同步；第一接收電路101，接收從星2轉(zhuǎn)發(fā)的偽碼測距信號以及從星2發(fā)送的時鐘同步信號;第二發(fā)射電路201，將接收的偽碼測距信號轉(zhuǎn)發(fā)至主星I ;將本地產(chǎn)生的同步時鐘信號發(fā)送至主星I ;從星的FPGA模塊202，將本地接收的偽碼測距信號調(diào)制到發(fā)射載波；產(chǎn)生時鐘同步信號并將該同步信號調(diào)制到發(fā)射載波；從星的接收電路203，接收主星I發(fā)送的偽碼測距信號。第一接收電路101以及第二接收電路203均包括接收射頻濾波器、低噪聲放大器、 接收頻率合成器、下混頻器、接收中頻濾波器、AGC以及ADC模數(shù)轉(zhuǎn)換器，ADC模數(shù)轉(zhuǎn)換器的輸出與相應(yīng)的FPGA模塊相連接。接收天線收到射頻信號首先經(jīng)過接收射頻濾波器濾除帶外頻率和鏡像頻率，再經(jīng)過低噪聲放大器放大射頻信號，射頻信號與接收頻率合成器產(chǎn)生的本振信號經(jīng)下混頻器混頻得到中頻信號，中頻信號再經(jīng)過自動增益控制使輸出功率為常量，以實現(xiàn)大的動態(tài)范圍。AGC輸出的模擬信號經(jīng)過ADC模數(shù)轉(zhuǎn)換器變換到數(shù)字信號輸送給主星FPGA模塊或從星FPGA模塊，ADC的采樣頻率fs = 4f\，其中為近似IOMHz的一個基準頻率。根據(jù)采樣定理，中頻信號頻率fIF的值選擇為fIF = nf./2+f! = (2n+l) ，其中η為整數(shù)。η取值不能太小，否則接收射頻濾波器不容易濾掉鏡像頻率，也不能太大，否則對ADC的采樣保持電路要求過高，一般使得fIF在IOOMHz 200MHz之間，本實施例采用比較常用的一種方案， 即fIF= 13f\。相對于接收中頻，發(fā)射中頻頻率的選擇更為方便，因為采用了二次上變頻結(jié)構(gòu)，所以可以選擇合適的中頻頻率使得混頻產(chǎn)生的無用邊帶都落在濾波器帶外。第一發(fā)射電路103以及第二發(fā)射電路201均包括DAC數(shù)模轉(zhuǎn)換器、發(fā)射中頻頻率合成器、中頻上混頻器、發(fā)射中頻濾波器、發(fā)射射頻頻率合成器、射頻上混頻器、發(fā)射射頻濾波器以及功率放大器，其中，主星FPGA模塊或從星FPGA模塊的輸出與DAC數(shù)模轉(zhuǎn)換器相連。主星FPGA模塊或從星FPGA模塊控制DAC數(shù)模轉(zhuǎn)換器輸出中頻調(diào)制信號，與發(fā)射中頻頻率合成器產(chǎn)生的本振信號通過中頻上混頻器混頻得到較高的中頻信號，在通過發(fā)射中頻濾波器濾除無用邊帶后，與發(fā)射射頻頻率合成器產(chǎn)生的本振信號通過射頻上混頻器混頻產(chǎn)生射頻信號，再經(jīng)過發(fā)射射頻濾波器濾波濾除無用邊帶，最后由功率放大器放大到足夠功率經(jīng)發(fā)射天線發(fā)出。在數(shù)字信號的處理部分 如圖4所示，主星的FPGA模塊102包括依次相連的第一數(shù)字前端模塊、第一載波恢復(fù)模塊，用于從所述的第一接收電路接收信號，并恢復(fù)出載波信號；測距信號發(fā)送模塊，用于產(chǎn)生測距信號；依次相連的第一全數(shù)字調(diào)制模塊以及第一 DAC補償模塊，用于接收來自所述測距信號發(fā)送模塊的測距信號并將該測距信號調(diào)制到射頻載波上，并發(fā)送到所述第一發(fā)射電路發(fā)射；測距信號解調(diào)模塊，用于接收來自第一載波恢復(fù)模塊的載波信號并解調(diào)出測距信號;時鐘同步恢復(fù)模塊，接收來自所述第一載波恢復(fù)模塊的載波信號,解調(diào)出同步時鐘信號；距離測量解算模塊，用于接收來自所述測距信號解調(diào)模塊的測距信號和來自所述測距信號發(fā)送模塊產(chǎn)生的測距信號，計算得到星間傳輸時延；
時鐘同步修正模塊，與所述的時鐘同步恢復(fù)模塊與距離測量解算模塊相連，修正接收的同步時鐘信號，實現(xiàn)與從星的時鐘同步。如圖5所示，從星的FPGA模塊202包括依次相連的第二數(shù)字前端模塊、第二載波恢復(fù)模塊，用于從所述第二接收電路接收信號，并恢復(fù)出載波信號；測距信號處理模塊，接收來自于第二載波恢復(fù)模塊的載波信號，并進行自動增益控制和系數(shù)調(diào)節(jié)；同步時鐘產(chǎn)生模塊,用于產(chǎn)生同步時鐘信號；依次相連的第二全數(shù)字調(diào)制模塊，第二 DAC補償模塊，接收來自所述同步時鐘產(chǎn)生模塊的同步時鐘信號和來自所述測距信號處理模塊的測距信號，調(diào)制到射頻載波上，并發(fā)送到所述第二發(fā)射電路發(fā)射。下面結(jié)合圖6詳細闡述主星I和從星2之間的信號鏈路關(guān)系首先，主星I的測距信號發(fā)送模塊產(chǎn)生本地偽碼測距信號，表示為c (t- τ J，再通過全數(shù)字調(diào)制模塊調(diào)制到載波上，經(jīng)過DAC補償模塊后發(fā)送給DAC，最后由天線發(fā)射到從星2。從星2的接收天線接收到主星I發(fā)射的信號，經(jīng)過放大、濾波、下混頻后到達ADC 模數(shù)轉(zhuǎn)換器；輸入到ADC的模擬信號頻率為fIF = 13^+f,, 4表示多普勒頻偏，經(jīng)采樣后的頻譜搬移到附近，在從星FPGA模塊的數(shù)字前端模塊中，把輸入的數(shù)據(jù)分成I、Q兩路，然后數(shù)字混頻到基帶。假定ADC的中頻輸入信號為一簡單的正弦波
權(quán)利要求
1.一種星間時鐘同步系統(tǒng)，包括主星和從星，所述的主星設(shè)置有第一接收電路以及第一發(fā)射電路，所述的從星設(shè)置有第二接收電路以及第二發(fā)射電路，其特征在于所述的第一接收電路與第一發(fā)射電路之間設(shè)置有主星的FPGA模塊；所述主星的FPGA模塊，產(chǎn)生測距信號，將該信號調(diào)制到發(fā)射載波；將本地接收的測距信號與本地產(chǎn)生的測距信號進行相位比較，計算得到星間傳輸時延；基于得到的星間傳輸時延對本地接收的同步時鐘信號進行修正，使主星恢復(fù)的時鐘同步信號與從星同步； 所述的第二接收電路與第二發(fā)射電路之間設(shè)置有從星的FPGA模塊；所述從星的FPGA模塊，將本地接收的測距信號調(diào)制到發(fā)射載波；產(chǎn)生時鐘同步信號并將該同步信號調(diào)制到發(fā)射載波。
2.如權(quán)利要求I所述的星間時鐘同步系統(tǒng)，其特征在于，所述主星的FPGA模塊包括依次相連的第一數(shù)字前端模塊、第一載波恢復(fù)模塊，用于從所述的第一接收電路接收信號，并恢復(fù)出載波信號；測距信號發(fā)送模塊，用于產(chǎn)生測距信號；依次相連的第一全數(shù)字調(diào)制模塊以及第一 DAC補償模塊，用于接收來自所述測距信號發(fā)送模塊的測距信號并將該測距信號調(diào)制到射頻載波上，并發(fā)送到所述第一發(fā)射電路發(fā)射；測距信號解調(diào)模塊，用于接收來自第一載波恢復(fù)模塊的載波信號并解調(diào)出測距信號； 時鐘同步恢復(fù)模塊，接收來自所述第一載波恢復(fù)模塊的載波信號，解調(diào)出同步時鐘信號;距離測量解算模塊，用于接收來自所述測距信號解調(diào)模塊的測距信號和來自所述測距信號發(fā)送模塊產(chǎn)生的測距信號，計算得到星間傳輸時延；時鐘同步修正模塊，與所述的時鐘同步恢復(fù)模塊與距離測量解算模塊相連，修正接收的同步時鐘信號，實現(xiàn)與從星的時鐘同步；從星的FPGA模塊包括依次相連的第二數(shù)字前端模塊、第二載波恢復(fù)模塊，用于從所述第二接收電路接收信號，并恢復(fù)出載波信號；測距信號處理模塊，接收來自于第二載波恢復(fù)模塊的載波信號，并進行自動增益控制和系數(shù)調(diào)節(jié)；同步時鐘產(chǎn)生模塊，用于產(chǎn)生同步時鐘信號；依次相連的第二全數(shù)字調(diào)制模塊，第二 DAC補償模塊，接收來自所述同步時鐘產(chǎn)生模塊的同步時鐘信號和來自所述測距信號處理模塊的測距信號，調(diào)制到射頻載波上，并發(fā)送到所述第二發(fā)射電路發(fā)射。
3.一種星間時鐘同步方法，其特征在于，包括以下步驟(1)主星產(chǎn)生測距信號并發(fā)送至從星；(2)從星接收該測距信號，產(chǎn)生同步時鐘信號，并將該測距信號以及同步時鐘信號轉(zhuǎn)發(fā)至主星；(3)主星接收轉(zhuǎn)發(fā)的測距信號，并將該測距信號與其發(fā)送的測距信號進行相位比較，計算得到星間傳輸時延；基于得到的星間傳輸時延對主星接收的同步時鐘信號進行修正，使主星恢復(fù)的同步時鐘信號與從星同步。
4.如權(quán)利要求3所述的星間時鐘同步方法，其特征在于，所述的步驟(2)中，從星接收該測距信號后，包括步驟a、恢復(fù)出調(diào)制在載波上的測距信號；b、對恢復(fù)的測距信號進行自動增益控制和系數(shù)調(diào)節(jié)處理；C、將處理后的測距信號以及產(chǎn)生的同步時鐘信號調(diào)制到射頻載波上轉(zhuǎn)發(fā)。
5.如權(quán)利要求3或4所述的星間時鐘同步方法，其特征在于，所述的測距信號為偽碼測距信號。
6.如權(quán)利要求4所述的星間時鐘同步方法，其特征在于，所述的調(diào)制方式為調(diào)相。
全文摘要
本發(fā)明公開了一種星間時鐘同步系統(tǒng)及其方法。所述的系統(tǒng)包括主星的第一接收電路、第一發(fā)射電路和主星的FPGA模塊，從星的第二接收電路、第二發(fā)射電路和從星的FPGA模塊。所述的方法包括測距以及時鐘同步，包括步驟主星產(chǎn)生測距信號并發(fā)送至從星；從星接收該測距信號，產(chǎn)生同步時鐘信號，并將該測距信號以及同步時鐘信號轉(zhuǎn)發(fā)至主星；主星接收轉(zhuǎn)發(fā)的測距信號，并將該測距信號與其發(fā)送的測距信號進行相位比較，計算得到星間傳輸時延；基于得到的星間傳輸時延對主星接收的同步時鐘信號進行修正，使主星恢復(fù)的同步時鐘信號與從星同步。本發(fā)明的時鐘同步不依賴外部條件，系統(tǒng)安全性高。
文檔編號H04L7/00GK102611547SQ201210052240
公開日2012年7月25日 申請日期2012年3月1日 優(yōu)先權(quán)日2012年3月1日
發(fā)明者張朝杰, 楊偉君, 金仲和, 金小軍 申請人:浙江大學