專(zhuān)利名稱(chēng)：一種基于fpga實(shí)現(xiàn)的高速高效網(wǎng)絡(luò)數(shù)據(jù)包捕獲方法
—種基于FPGA實(shí)現(xiàn)的高速高效網(wǎng)絡(luò)數(shù)據(jù)包捕獲方法
技術(shù)領(lǐng)域：
本發(fā)明涉及局域網(wǎng)、廣域網(wǎng)等網(wǎng)絡(luò)測(cè)試技術(shù)領(lǐng)域，特指一種基于FPGA實(shí)現(xiàn)的根據(jù)用戶(hù)設(shè)定的條件從數(shù)據(jù)網(wǎng)絡(luò)系統(tǒng)中捕獲數(shù)據(jù)包的方法。
背景技術(shù)：
今天，互聯(lián)網(wǎng)已經(jīng)成為我們?nèi)粘Ｉ钪斜夭豢缮俚囊徊糠?，Email、電子商務(wù)、搜索引擎、視頻分享、SNS社區(qū)等的大量使用和普及讓我們對(duì)互聯(lián)網(wǎng)更加依賴(lài)，但是在享用互聯(lián)網(wǎng)給我們帶來(lái)的便捷時(shí)，網(wǎng)絡(luò)運(yùn)營(yíng)商和用戶(hù)都會(huì)關(guān)心幾個(gè)問(wèn)題這個(gè)網(wǎng)絡(luò)安全嗎？它的性能怎樣？萬(wàn)一出現(xiàn)故障怎么辦？服務(wù)質(zhì)量如何保證？而這一系列問(wèn)題的解決都依賴(lài)于網(wǎng)絡(luò)測(cè)試，依賴(lài)于從網(wǎng)絡(luò)系統(tǒng)中提取與之相關(guān)的數(shù)據(jù)包進(jìn)行分析。但是寬帶網(wǎng)絡(luò)系統(tǒng)發(fā)展迅猛，萬(wàn)兆已經(jīng)普及，10萬(wàn)兆(100G)已開(kāi)始應(yīng)用，40萬(wàn)兆(400G)正在研發(fā)，其發(fā)展甚至超越了“摩爾定律”預(yù)測(cè)的速度。而傳統(tǒng)的基于MCU或者PC的設(shè)置指定字節(jié)和包模板來(lái)捕獲數(shù)據(jù)包進(jìn)行分析的方法無(wú)論從速度還是復(fù)雜性都已經(jīng)不能滿(mǎn)足需求從速度上看，當(dāng)網(wǎng)絡(luò)速度達(dá)到IOG后，目前主流的PC或者M(jìn)CU已經(jīng)不具有如此高速的處理能力，40G和100G就更不用提及。從復(fù)雜性上看，三網(wǎng)合一和越來(lái)越多的應(yīng)用使得網(wǎng)絡(luò)系統(tǒng)越來(lái)越復(fù)雜，傳統(tǒng)的抓包方法由于MCU和PC處理能力的限制不可能支持多個(gè)設(shè)置條件下的線(xiàn)速數(shù)據(jù)包處理。我們大家熟知的sniffer抓包軟件就只能支持有限的幾個(gè)簡(jiǎn)單的過(guò)慮條件，而這對(duì)于現(xiàn)代復(fù)雜的網(wǎng)絡(luò)系統(tǒng)來(lái)說(shuō)，無(wú)論是網(wǎng)絡(luò)安全分析還是故障定位，都是遠(yuǎn)遠(yuǎn)不夠的。所以，業(yè)界迫切需要一種能支持復(fù)雜設(shè)定條件下在IOG及更高速度的高速網(wǎng)絡(luò)系統(tǒng)中線(xiàn)速網(wǎng)絡(luò)數(shù)據(jù)包捕獲方法。

發(fā)明內(nèi)容針對(duì)現(xiàn)有技術(shù)的不足，本發(fā)明提供了一種基于大規(guī)?？删幊踢壿嬈骷?FPGA)來(lái)的硬件實(shí)現(xiàn)方法。FPGA的特點(diǎn)是使用非常靈活，可以通過(guò)VerilogHDL語(yǔ)言像軟件一樣對(duì) FPGA編程來(lái)實(shí)現(xiàn)用戶(hù)需要的功能，同時(shí)又具有硬件電路的高速，能多路并行處理的優(yōu)點(diǎn)，很好的克服了 CPU由于線(xiàn)程的限制而帶來(lái)的處理能力的不足。利用該方法可以支持復(fù)雜設(shè)定條件下在IOG及以上的高速網(wǎng)絡(luò)系統(tǒng)中以線(xiàn)速將網(wǎng)絡(luò)數(shù)據(jù)包捕獲出來(lái)。為了達(dá)到上述目的，本發(fā)明采用了如下技術(shù)方案本發(fā)明采用基于FPGA的硬件編程實(shí)現(xiàn)方式，也可以改為由ASIC來(lái)實(shí)現(xiàn)。本發(fā)明包括4個(gè)模塊組件FPGA內(nèi)建一個(gè)規(guī)則制定模塊，規(guī)則的制定包括比較規(guī)則和應(yīng)用規(guī)則兩個(gè)部分比較規(guī)則的寬度為N bit(N取值范圍為2到64),每個(gè)比較規(guī)則包括標(biāo)志,應(yīng)用,偏移，掩碼，最大值和最小值六個(gè)參數(shù)，比較規(guī)則可以有M個(gè)(M的取值范圍為I到64)，每個(gè)比較規(guī)則的寬度和其他六個(gè)參數(shù)都可以不同。每個(gè)比較規(guī)則六個(gè)參數(shù)的含義分別是標(biāo)志用于指示該比較規(guī)則是否使用，I表示使用，O表示不使用；應(yīng)用表示該比較規(guī)則是應(yīng)用于解析出來(lái)的數(shù)據(jù)包的哪一個(gè)部分；偏移表示規(guī)則應(yīng)用的起始位置；掩碼用于表示是否屏蔽相應(yīng)的規(guī)則位，I表示不屏蔽，O表示屏蔽，不參與比較；最大值表示符合條件的最大值；最小值表示符合條件的最小值。每個(gè)應(yīng)用規(guī)則包括標(biāo)志，應(yīng)用，比較規(guī)則指示三個(gè)參數(shù)組成，應(yīng)用規(guī)則可以有X個(gè) (X取值范圍為I到32)，每個(gè)應(yīng)用規(guī)則的參數(shù)均可不同。每個(gè)應(yīng)用規(guī)則的三個(gè)參數(shù)的含義分別是標(biāo)志用于指示該規(guī)則是否使用；應(yīng)用表示使用該規(guī)則的用途，如抓包，統(tǒng)計(jì)，直方圖統(tǒng)計(jì)等；比較規(guī)則指示的位寬和比較規(guī)則的個(gè)數(shù)M相同，每一個(gè)bit位和一個(gè)規(guī)則相對(duì)應(yīng)，用來(lái)指示該規(guī)則是否參與應(yīng)用規(guī)則的比較。FPGA內(nèi)建一個(gè)網(wǎng)絡(luò)數(shù)據(jù)包解析，用于對(duì)接收到的以太網(wǎng)數(shù)據(jù)包進(jìn)行解析，將每個(gè)網(wǎng)絡(luò)數(shù)據(jù)包的前導(dǎo)碼、MAC源地址、MAC目的地址、IP源地址、IP目的地址、類(lèi)型、長(zhǎng)度、協(xié)議以及IP協(xié)議相關(guān)的各個(gè)參數(shù)用寄存器輸出。FPGA內(nèi)建一個(gè)規(guī)則比較模塊，用于對(duì)來(lái)自網(wǎng)絡(luò)數(shù)據(jù)包解析出來(lái)的數(shù)據(jù)包的各個(gè)參數(shù)運(yùn)用比較規(guī)則進(jìn)行比較，然后將比較結(jié)果輸出。FPGA內(nèi)建一個(gè)規(guī)則應(yīng)用模塊，用于對(duì)來(lái)自規(guī)則比較模塊輸出的比較結(jié)果和規(guī)則應(yīng)用的各個(gè)參數(shù)進(jìn)行匹配，輸出數(shù)據(jù)包捕獲的指示。本發(fā)明的一種基于FPGA實(shí)現(xiàn)的高速高效網(wǎng)絡(luò)數(shù)據(jù)包捕獲方法，因?yàn)椴捎昧遂`活的個(gè)數(shù)不限的比較規(guī)則和應(yīng)用規(guī)則與從網(wǎng)絡(luò)數(shù)據(jù)解析出來(lái)的各個(gè)參數(shù)進(jìn)行匹配比較，所以能最大限度的滿(mǎn)足各種復(fù)雜的應(yīng)用，由于采用了 FPGA或者ASIC來(lái)實(shí)現(xiàn)，所以能多個(gè)比較規(guī)則和應(yīng)用規(guī)則同時(shí)使用，滿(mǎn)足從高速數(shù)據(jù)網(wǎng)絡(luò)系統(tǒng)中線(xiàn)速捕獲各種用戶(hù)感興趣的包的應(yīng)用需求。

圖I是本發(fā)明實(shí)施例中基于FPGA實(shí)現(xiàn)的高速高效網(wǎng)絡(luò)數(shù)據(jù)包捕獲方法硬件系統(tǒng)結(jié)構(gòu)示意圖。圖2是本發(fā)明實(shí)施例中基于FPGA實(shí)現(xiàn)的高速高效網(wǎng)絡(luò)數(shù)據(jù)包捕獲方法邏輯處理示意圖。圖3是本發(fā)明實(shí)施例中基于FPGA實(shí)現(xiàn)的高速高效網(wǎng)絡(luò)數(shù)據(jù)包捕獲方法比較規(guī)則數(shù)據(jù)格式示意圖。圖4是本發(fā)明實(shí)施例中基于FPGA實(shí)現(xiàn)的高速高效網(wǎng)絡(luò)數(shù)據(jù)包捕獲方法比較規(guī)則數(shù)據(jù)格式參數(shù)示意圖。圖5是本發(fā)明實(shí)施例中基于FPGA實(shí)現(xiàn)的高速高效網(wǎng)絡(luò)數(shù)據(jù)包捕獲方法應(yīng)用規(guī)則數(shù)據(jù)格式示意圖。圖6是本發(fā)明實(shí)施例中基于FPGA實(shí)現(xiàn)的高速高效網(wǎng)絡(luò)數(shù)據(jù)包捕獲方法應(yīng)用規(guī)則數(shù)據(jù)格式參數(shù)示意圖。圖7是本發(fā)明實(shí)施例中基于FPGA實(shí)現(xiàn)的高速高效網(wǎng)絡(luò)數(shù)據(jù)包捕獲方法10個(gè)網(wǎng)絡(luò)數(shù)據(jù)包示例。
具體實(shí)施方式下面結(jié)合附圖及具體實(shí)施方式
，對(duì)本發(fā)明的技術(shù)方案做進(jìn)一步闡述。
如圖I所示，CPU接口模塊參與規(guī)則比較和規(guī)則應(yīng)用的制定，然后FPGA通過(guò)網(wǎng)絡(luò)接口模塊來(lái)接收來(lái)自被測(cè)設(shè)備或者被測(cè)網(wǎng)絡(luò)系統(tǒng)的以太網(wǎng)數(shù)據(jù)包通過(guò)規(guī)則比較和規(guī)則應(yīng)用后將數(shù)據(jù)包捕獲結(jié)果輸出。為了描述簡(jiǎn)單，在本例中僅采用3個(gè)不同的比較規(guī)則，大于3個(gè)規(guī)則時(shí)應(yīng)用方法完全相同。第一個(gè)比較規(guī)則為32bit寬,第二個(gè)比較規(guī)則為16bit寬,第三個(gè)比較規(guī)則為8bit 寬，具體數(shù)據(jù)格式如圖3，具體參數(shù)設(shè)置為對(duì)于標(biāo)志參數(shù)，在此我們都設(shè)定為I ;對(duì)于應(yīng)用參數(shù)，所有的規(guī)則都采用同樣的編碼方式，在本例中我們的編碼方式為0表示前導(dǎo)碼和定界符，I表示目的MAC地址,2表示源MAC地址,3表示目的IP地址,4表示源IP地址,5表示類(lèi)型，6表示802. 2LLC，7表示802. 2SNAP，8表示IPV4的版本號(hào)，9表示首部長(zhǎng)度，10表示
服務(wù)類(lèi)型，11表示IPV4總長(zhǎng)度，12表示IPV4標(biāo)識(shí)......在本例中，我們?cè)O(shè)定的取值分別
是1，2，3 ;對(duì)于偏移參數(shù)，我們?nèi)≈捣謩e為0、1、2 ;對(duì)于最大值，在次分別設(shè)定為FEFEFEFE， FEFE, FE ;對(duì)于最小值，分別設(shè)定為FEFEFE00，F(xiàn)EFO, 10 ;設(shè)好值后的比較規(guī)則數(shù)據(jù)表如圖4 所示，其含義如下比較規(guī)則l(32bit)使用，應(yīng)用于目的MAC地址的比較，從最高位開(kāi)始選取32bit 參與比較，凡是這32bit滿(mǎn)足大于等于FEFEFE00，小于等于FEFEFEFE的數(shù)據(jù)包都認(rèn)為符合比較條件。比較規(guī)則2(16bit)使用，應(yīng)用于源MAC地址的比較，從第二個(gè)byte (從高向低) 最高位開(kāi)始選取16bit參與比較,凡是這16bit滿(mǎn)足大于等于FEF0,小于等于FEFE的數(shù)據(jù)包都認(rèn)為符合比較條件。比較規(guī)則3(8bit)使用，應(yīng)用于目的IP地址的比較，從第三個(gè)byte(從高向低) 最高位開(kāi)始選取8bit參與比較,凡是這8bit滿(mǎn)足大于等于10,小于等于FE的數(shù)據(jù)包都認(rèn)為符合比較條件。同樣，為了描述簡(jiǎn)單，在本例中僅采用2個(gè)不同的應(yīng)用規(guī)則，其數(shù)據(jù)格式如圖5所示，大于兩個(gè)應(yīng)用規(guī)則時(shí)使用方法完全相同。具體參數(shù)設(shè)置為對(duì)于標(biāo)志參數(shù)，在本例中取值為I ;對(duì)于應(yīng)用參數(shù)，所有的規(guī)則都采用同樣的編碼方式，在本例中我們的編碼方式為 O表示存儲(chǔ)，I表示進(jìn)行總的個(gè)數(shù)統(tǒng)計(jì)，2表示直方圖統(tǒng)計(jì)，3表示存儲(chǔ)并且進(jìn)行總的個(gè)數(shù)統(tǒng)計(jì)，4表示存儲(chǔ)并且直方圖統(tǒng)計(jì)，5表示存儲(chǔ)、總的個(gè)數(shù)統(tǒng)計(jì)并且直方圖統(tǒng)計(jì)，6表示總的個(gè)
數(shù)統(tǒng)計(jì)并且直方圖統(tǒng)計(jì)......在本例中的取值分別是0，I ;對(duì)于比較規(guī)則指示參數(shù)，在本
例中分別取值為3’ blOl和3’ bOll ;設(shè)好值后的應(yīng)用規(guī)則數(shù)據(jù)格式表如圖6所示，其含義如下應(yīng)用規(guī)則I使用，應(yīng)用于存儲(chǔ)，滿(mǎn)足規(guī)則比較條件I和規(guī)則比較條件3即符合條件。應(yīng)用規(guī)則2使用，應(yīng)用于進(jìn)行總的個(gè)數(shù)統(tǒng)計(jì)，同時(shí)滿(mǎn)足規(guī)則比較條件1、2、3即符合條件。本例中對(duì)10個(gè)網(wǎng)絡(luò)數(shù)據(jù)包進(jìn)行捕獲分析，由于本例中的三個(gè)規(guī)則只對(duì)源MAC地址，目的MAC地址，源IP地址進(jìn)行比較，因此其他數(shù)據(jù)包信息就不列出來(lái)了，10個(gè)網(wǎng)絡(luò)數(shù)據(jù)包的信息見(jiàn)圖7。具體實(shí)現(xiàn)如圖2所示，邏輯實(shí)現(xiàn)分為4步第一步規(guī)則制定模塊解析CPU接口模塊送過(guò)來(lái)的數(shù)據(jù)，將解析出來(lái)的如圖4所示的比較規(guī)則數(shù)據(jù)格式和如圖6所示的應(yīng)用規(guī)則數(shù)據(jù)格式分別送給比較規(guī)則模塊和應(yīng)用規(guī)則豐吳塊。第二步網(wǎng)絡(luò)數(shù)據(jù)包解析模塊將從網(wǎng)絡(luò)接口模塊過(guò)來(lái)的網(wǎng)絡(luò)數(shù)據(jù)包中的源MAC地址，目的MAC地址，源IP地址，前導(dǎo)碼和定界符，源IP地址，，類(lèi)型，802. 2LLC，802. 2SNAP， IPV4的版本號(hào)，IPV4首部長(zhǎng)度，IPV4服務(wù)類(lèi)型，IPV4總長(zhǎng)度，IPV4標(biāo)識(shí)等信息解析出來(lái)，加上標(biāo)識(shí)位后送給比較規(guī)則模塊。第三步規(guī)則比較模塊在收到網(wǎng)絡(luò)數(shù)據(jù)包解析模塊的信息后，進(jìn)行比較，比如第一個(gè)包目的MAC地址為FEFEFER)1111，源MAC地址為R)FEFE555555，目的IP地址為 555515EEEEEE，比較規(guī)則I (32bit)，應(yīng)用于目的MAC地址的比較，從最高位開(kāi)始選取32bit 即為FEFEFER)，而這個(gè)值剛好處于大于等于FEFEFE00，小于等于FEFEFEFE的范圍之內(nèi)，因而認(rèn)為規(guī)則I匹配；比較規(guī)則2(16bit)應(yīng)用于源MAC地址的比較，從第二個(gè)byte (從高向低)最高位開(kāi)始選取16bit即為FEFE，而這個(gè)值剛好處于大于等于FER)，小于等于FEFE 的范圍之內(nèi)，因而也確定為匹配；比較規(guī)則3 (Sbit)應(yīng)用于目的IP地址的比較，從第三個(gè) byte (從高向低)最高位開(kāi)始選取Sbit的值為15，這個(gè)值剛好滿(mǎn)足大于等于10，小于等于 FE的條件，因而認(rèn)為匹配，這樣第一個(gè)數(shù)據(jù)包的輸出的比較匹配結(jié)果為3，bill
第二個(gè)數(shù)據(jù)包的輸出的比較匹配結(jié)果為3，bill
第三個(gè)數(shù)據(jù)包的輸出的比較匹配結(jié)果為3，bOll
第四個(gè)數(shù)據(jù)包的輸出的比較匹配結(jié)果為3，blOl
第五個(gè)數(shù)據(jù)包的輸出的比較匹配結(jié)果為3，bill
第六個(gè)數(shù)據(jù)包的輸出的比較匹配結(jié)果為3，bill
第七個(gè)數(shù)據(jù)包的輸出的比較匹配結(jié)果為3，bill
第八個(gè)數(shù)據(jù)包的輸出的比較匹配結(jié)果為3，bill
第九個(gè)數(shù)據(jù)包的輸出的比較匹配結(jié)果為3，bllO
第十個(gè)數(shù)據(jù)包的輸出的比較匹配結(jié)果為3，bllOo第四步規(guī)則應(yīng)用模塊在收到規(guī)則比較模塊輸出的比較匹配結(jié)果后，先根據(jù)規(guī)則應(yīng)用數(shù)據(jù)格式的標(biāo)志參數(shù)判斷此應(yīng)用是否有效，然后將比較匹配結(jié)果和比較規(guī)則指示進(jìn)行按位與，再將按位與的結(jié)果和比較規(guī)則指示進(jìn)行比較，如果相等，則表示符合相應(yīng)的規(guī)則條件，然后根據(jù)應(yīng)用進(jìn)行操作，在本例中，當(dāng)?shù)谝粋€(gè)數(shù)據(jù)的比較匹配結(jié)果3’ bill過(guò)來(lái)后，與第一個(gè)應(yīng)用規(guī)則的比較規(guī)則指示3’bl01進(jìn)行按位與，得出的結(jié)果是3’bl01，與比較規(guī)則指示相等，因而表示符合相應(yīng)的應(yīng)用規(guī)則條件，表示要進(jìn)行相應(yīng)的應(yīng)用操作O (進(jìn)行存儲(chǔ))，同理也可以計(jì)算出第二個(gè)應(yīng)用規(guī)則也是符合條件的，因此也需要進(jìn)行相應(yīng)的應(yīng)用操作I (進(jìn)行總的個(gè)數(shù)統(tǒng)計(jì))，這樣，第一個(gè)數(shù)據(jù)包的輸出的最終捕獲結(jié)果為2’bll，需要進(jìn)行相應(yīng)的應(yīng)用操作0(進(jìn)行存儲(chǔ))和I (進(jìn)行總的個(gè)數(shù)統(tǒng)計(jì))；同樣計(jì)算可得，第二個(gè)數(shù)據(jù)包的輸出的最終捕獲結(jié)果為2’bll，需要進(jìn)行相應(yīng)的應(yīng)用操作0(進(jìn)行存儲(chǔ))和I (進(jìn)行總的個(gè)數(shù)統(tǒng)計(jì))；第三個(gè)數(shù)據(jù)包的輸出的最終捕獲結(jié)果為2’ bOl，只需要進(jìn)行總的個(gè)數(shù)統(tǒng)計(jì)；第四個(gè)數(shù)據(jù)包的輸出的最終捕獲結(jié)果為2’ bll，需要進(jìn)行存儲(chǔ)和總的個(gè)數(shù)統(tǒng)計(jì)；
第五個(gè)數(shù)據(jù)包的輸出的最終捕獲結(jié)果為2’ bll，需要進(jìn)行存儲(chǔ)和總的個(gè)數(shù)統(tǒng)計(jì)；第六個(gè)數(shù)據(jù)包的輸出的最終捕獲結(jié)果為2’ bll，需要進(jìn)行存儲(chǔ)和總的個(gè)數(shù)統(tǒng)計(jì)；第七個(gè)數(shù)據(jù)包的輸出的最終捕獲結(jié)果為2’ bll，需要進(jìn)行存儲(chǔ)和總的個(gè)數(shù)統(tǒng)計(jì)；第八個(gè)數(shù)據(jù)包的輸出的最終捕獲結(jié)果為2’ bll，需要進(jìn)行存儲(chǔ)和總的個(gè)數(shù)統(tǒng)計(jì)；第九個(gè)數(shù)據(jù)包的輸出的最終捕獲結(jié)果為2’ b00，需要丟棄，不作處理；第十個(gè)數(shù)據(jù)包的輸出的最終捕獲結(jié)果為2’ b00，需要丟棄，不作處理。以上結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式
作了說(shuō)明，但這些說(shuō)明不能被理解為限制了本發(fā)明的范圍，本發(fā)明的保護(hù)范圍由隨附的權(quán)利要求書(shū)限定，任何在本發(fā)明權(quán)利要求基礎(chǔ)上的改動(dòng)都是本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種基于FPGA實(shí)現(xiàn)的高速高效網(wǎng)絡(luò)數(shù)據(jù)包捕獲方法，包括規(guī)則制定，網(wǎng)絡(luò)數(shù)據(jù)包解析，規(guī)則比較和規(guī)則應(yīng)用四個(gè)部分組成，其特征在于規(guī)則比較模塊對(duì)來(lái)自網(wǎng)絡(luò)數(shù)據(jù)包解析模塊解析出來(lái)的數(shù)據(jù)根據(jù)規(guī)則制定模塊的規(guī)則進(jìn)行比較，然后規(guī)則應(yīng)用模塊對(duì)比較出來(lái)的結(jié)果進(jìn)行應(yīng)用處理，輸出網(wǎng)絡(luò)數(shù)據(jù)部是否應(yīng)該被捕獲的指示。
2.根據(jù)權(quán)利要求I所述的規(guī)則制定，其特征在于包括比較規(guī)則的制定和應(yīng)用規(guī)則的制定兩個(gè)部分。
3.根據(jù)權(quán)利要求2所述的比較規(guī)則的制定，其特征在于比較規(guī)則的寬度為Nbit(N取值范圍為2到64)，每個(gè)比較規(guī)則包括標(biāo)志，應(yīng)用，偏移，掩碼，最大值和最小值六個(gè)參數(shù)，比較規(guī)則可以有M個(gè)(M的取值范圍為I到64)，每個(gè)比較規(guī)則的寬度和其他六個(gè)參數(shù)都可以不同。
4.根據(jù)權(quán)利要求3所述的標(biāo)志，應(yīng)用，偏移，掩碼，最大值和最小值六個(gè)參數(shù)，其特征在于標(biāo)志用于指示該比較規(guī)則是否使用；應(yīng)用表示該比較規(guī)則是應(yīng)用于解析出來(lái)的數(shù)據(jù)包的具體參數(shù)；偏移表示規(guī)則應(yīng)用的起始位置；掩碼用于表示是否屏蔽相應(yīng)的規(guī)則位；最大值表示符合條件的最大值；最小值表示符合條件的 最小值。
5.根據(jù)權(quán)利要求4所述的數(shù)據(jù)包的具體參數(shù)，其特征在于特征網(wǎng)絡(luò)數(shù)據(jù)包的前導(dǎo)碼、 MAC源地址、MAC目的地址、IP源地址、IP目的地址、類(lèi)型、長(zhǎng)度、協(xié)議以及IP協(xié)議相關(guān)的各個(gè)參數(shù)。
6.根據(jù)權(quán)利要求2所述的應(yīng)用規(guī)則的制定，其特征在于每個(gè)應(yīng)用規(guī)則包括標(biāo)志，應(yīng)用， 比較規(guī)則指示三個(gè)參數(shù)組成，應(yīng)用規(guī)則可以有X個(gè)(X取值范圍為I到32)，每個(gè)應(yīng)用規(guī)則的參數(shù)均可不同。
7.根據(jù)權(quán)利要求6所述的標(biāo)志，應(yīng)用，比較規(guī)則指示三個(gè)參數(shù)，其特征在于標(biāo)志用于指示該規(guī)則是否使用；應(yīng)用表示使用該規(guī)則的用途，如存儲(chǔ)，統(tǒng)計(jì)，直方圖統(tǒng)計(jì)；比較規(guī)則指示的位寬和比較規(guī)則的個(gè)數(shù)M相同，每一個(gè)bit位和一個(gè)規(guī)則相對(duì)應(yīng)，用于指示該規(guī)則是否參與應(yīng)用規(guī)則的比較。
8.根據(jù)權(quán)利要求I所述的網(wǎng)絡(luò)數(shù)據(jù)包解析，其特征在于用于對(duì)接收到的以太網(wǎng)數(shù)據(jù)包進(jìn)行解析，將每個(gè)網(wǎng)絡(luò)數(shù)據(jù)包的前導(dǎo)碼、MAC源地址、MAC目的地址、IP源地址、IP目的地址、 類(lèi)型、長(zhǎng)度、協(xié)議以及IP協(xié)議相關(guān)的各個(gè)參數(shù)用寄存器輸出。
9.根據(jù)權(quán)利要求I所述的規(guī)則比較，其特征在于用于對(duì)來(lái)自網(wǎng)絡(luò)數(shù)據(jù)包解析出來(lái)的數(shù)據(jù)包的各個(gè)參數(shù)運(yùn)用比較規(guī)則進(jìn)行比較，然后將比較匹配結(jié)果輸出。
10.根據(jù)權(quán)利要求I所述的規(guī)則應(yīng)用，其特征在于用于對(duì)來(lái)自規(guī)則比較模塊輸出的比較結(jié)果和規(guī)則應(yīng)用的各個(gè)參數(shù)進(jìn)行匹配比較，輸出數(shù)據(jù)包捕獲的指示。
全文摘要
本發(fā)明涉及一種基于FPGA實(shí)現(xiàn)的，可根據(jù)用戶(hù)的設(shè)定從高速數(shù)據(jù)網(wǎng)絡(luò)系統(tǒng)中線(xiàn)速捕獲數(shù)據(jù)包的方法。該發(fā)明包括規(guī)則制定，網(wǎng)絡(luò)數(shù)據(jù)包解析，規(guī)則比較和規(guī)則應(yīng)用四個(gè)部分。本發(fā)明因?yàn)椴捎昧遂`活的個(gè)數(shù)不限的比較規(guī)則和應(yīng)用規(guī)則與從網(wǎng)絡(luò)數(shù)據(jù)解析出來(lái)的各個(gè)參數(shù)進(jìn)行匹配比較，所以能最大限度的滿(mǎn)足各種復(fù)雜的應(yīng)用，由于采用了FPGA或者ASIC來(lái)實(shí)現(xiàn)，所以能多個(gè)比較規(guī)則和應(yīng)用規(guī)則同時(shí)使用，滿(mǎn)足從高速以太網(wǎng)中線(xiàn)速捕獲各種用戶(hù)感興趣的數(shù)據(jù)包的應(yīng)用需求。
文檔編號(hào)H04L12/26GK102594624SQ20121005854
公開(kāi)日2012年7月18日 申請(qǐng)日期2012年3月6日 優(yōu)先權(quán)日2012年3月6日
發(fā)明者劉大紅 申請(qǐng)人:上海納軒電子科技有限公司