專利名稱：數(shù)字域累加cmos-tdi圖像傳感器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)模混合集成電路設(shè)計領(lǐng)域，尤其涉及數(shù)字域累加CMOS-TDI圖像傳感器。
背景技術(shù)：
圖像傳感器可將鏡頭獲得的光信號轉(zhuǎn)換成易于存儲、傳輸和處理的電學信號。圖像傳感器按照工作方式可以分為面陣型和線陣型。面陣型圖像傳感器的工作原理是以呈二維面陣排布的像素陣列對物體進行拍攝以獲取二維圖像信息，而線陣型圖像傳感器的工作原理是以呈一維線陣排布的像素陣列通過對物體掃描拍攝的方式來獲取二維圖像信息，其中線陣型圖像傳感器的工作方式參考圖I。線陣型圖像傳感器以其特殊的工作方式被廣泛應(yīng)用在航拍、空間成像、機器視覺和醫(yī)療成像等眾多領(lǐng)域。但是由于在線陣型圖像傳感器的像素曝光期間物體始終在移動，因此像素的曝光時間嚴重受限于線陣型圖像傳感器相對被拍攝物體的移動速度，尤其在高速運動低照度應(yīng)用環(huán)境下(例如空間成像)線陣型圖像傳感器的信噪比(Signalto Noise Ratio, SNR)會變得非常低。為解決SNR低的問題，有人提出了時間延時積分(TimeDelay Integration, TDI)技術(shù),其能夠增加線陣圖像傳感器的 SNR和靈敏度，它以其特殊的掃描方式，通過對同一目標進行多次曝光，實現(xiàn)很高的SNR和靈敏度，因此特別適用于高速運動低照度的環(huán)境下。TDI的基本原理是使用面陣排布的像素陣列以線陣掃描的方式工作，進而可實現(xiàn)不同行的像素對移動中的同一物體進行多次曝光，并將每次曝光結(jié)果進行累加，等效延長了像素對物體的曝光積分時間，因此可以大幅提升SNR和靈敏度。TDI技術(shù)最早是通過電荷稱合器件(Charge Coupled Device,CO))圖像傳感器實現(xiàn)的，CCD圖像傳感器也是實現(xiàn)TDI技術(shù)的理想器件，它能夠?qū)崿F(xiàn)無噪聲的信號累加。目前 TDI技術(shù)多應(yīng)用在CXD圖像傳感器中，普遍采用的CXD-TDI圖像傳感器的結(jié)構(gòu)類似一個長方形的面陣C⑶圖像傳感器，但是其以線掃的方式工作，如圖2所示，CXD-TDI圖像傳感器的工作過程如下n級CXD-TDI圖像傳感器一共有η行像素，某一列上的第一行像素在第一個曝光周期內(nèi)收集到的電荷并不直接輸出，而是與同列第二個像素在第二個曝光周期內(nèi)收集到的電荷相加，以此類推CCD-TDI圖像傳感器最后一行(第η行)的像素收集到的電荷與前面η-i次收集到的電荷累加后再按照普通線陣CCD器件的輸出方式進行讀出。在CCD-TDI 圖像傳感器中，輸出信號的幅度是η個像素積分電荷的累加，即相當于一個像素η倍曝光周期內(nèi)所收集到的電荷，輸出信號幅度擴大了 η倍而噪聲的幅度只擴大了士倍，因此信噪比可以提高士倍。但是由于CCD圖像傳感器存在功耗大集成度低等缺點，目前其在各個領(lǐng)域的應(yīng)用都在逐漸被CMOS (Complementary Metal Oxide Semiconductor,互補金屬氧化物半導(dǎo)體) 圖像傳感器所替代。在現(xiàn)有技術(shù)中，有人提出通過在CMOS圖像傳感器內(nèi)部集成模擬信號累加器的方法來實現(xiàn)TDI技術(shù)，即像素輸出的模擬信號先進入模擬信號累加器中完成對相同曝光信號的累加，然后將完成累加的模擬信號送入ADC進行量化輸出。但是通過累加模擬信號的方式實現(xiàn)CMOS-TDI圖像傳感器會消耗較大功耗和較大的芯片面積，而且模擬信號加法器本身也會在模擬信號累加過程中引入較大噪聲，因此很難實現(xiàn)較高的TDI級數(shù)。而通過數(shù)字域信號累加完成CMOS-TDI圖像傳感器就會大幅縮減芯片功耗和面積的開銷并且容易實現(xiàn)較高的TDI級數(shù)，數(shù)字域信號累加是先將像素輸出的信號送入ADC經(jīng)行量化然后將量化后的數(shù)字信號送入數(shù)字域累加器中完成相同曝光信號的累加，最后將完成累加的信號直接輸出。目前現(xiàn)有的技術(shù)中還沒有合適的方法能夠?qū)崿F(xiàn)數(shù)字域累加的CMOS-TDI圖像傳感器，限制了 CMOS-TDI圖像傳感器的發(fā)展。

發(fā)明內(nèi)容
本發(fā)明旨在解決克服現(xiàn)有技術(shù)的不足，降低CMOS-TDI圖像傳感器的芯片面積和功耗的開銷，實現(xiàn)較高的行頻，同時降低讀出噪聲實現(xiàn)較高的TDI級數(shù)，為達到上述目的， 本發(fā)明采取的技術(shù)方案是，數(shù)字域累加CMOS-TDI圖像傳感器，包括n行Xm列的像素陣列、列并行信號前端處理電路即相關(guān)雙取樣電路CDS、信號放大電路、列并行模數(shù)轉(zhuǎn)換器 ADC、列并行數(shù)字域累加器、列并行除法器、時序控制電路和輸出移位寄存器；采用列級架構(gòu)，即每列放置獨立的ADC ；每列像素輸出的模擬信號經(jīng)過列并行相關(guān)雙取樣電路⑶S和放大調(diào)整后由列并行模數(shù)轉(zhuǎn)換器ADC進行量化，量化后的數(shù)字信號進入列并行數(shù)字域累加器中完成對相同曝光結(jié)果的累加，完成η次累加后的信號通過列并行除法器還原數(shù)據(jù)位寬，最后進入輸出移位寄存器進行串行輸出；通過曝光時間調(diào)整和列并行信號預(yù)處理電路使像素輸出的信號電壓適合列并行ADC的量化電壓量程。列并行ADC 是單斜 ADC、SAR ADC、Cyclic ADC 中的一種。所述的η級CMOS-TDI圖像傳感器中的數(shù)字域累加器的結(jié)構(gòu)主要由數(shù)字加法器、兩個鎖存器即鎖存器I和鎖存器2、η+1個位寬為χ+1的存儲器即存儲器I 存儲器η+1、η+1 個開關(guān)即開關(guān)SI 開關(guān)Sn+Ι和兩條總線即總線I-總線2組成，數(shù)字加法器的一個輸入端接列并行ADC的輸出，另一個輸入端接鎖存器I的輸出；所述的數(shù)字加法器的輸出端接總線
I;所述的n+1個位寬為χ+1的存儲器的輸入端均接到總線I上，所述的n+1個位寬為χ+1 的存儲器的輸出端分別連接到所述的n+1個開關(guān)的一端；所述n+1個開關(guān)的另一端均連接到總線2上；所述的總線2再連接到鎖存器I和鎖存器2的輸入端；n+l個位寬為χ+1的存儲器每個bit的結(jié)構(gòu)主要由反相器A、反相器B和開關(guān)Sa和開關(guān)Sb，反相器C是n+1個位寬為x+1的存儲器中所有bit共用的，開關(guān)Sa和開關(guān)Sb的一端均接到反相器A的輸入端；反相器A的輸出端接到反相器B的輸入端；反相器B的輸出端接到開關(guān)Sb的另一端；開關(guān)Sa 的另一端作為此bit存儲器的輸入端，反相器A的輸出端作為此bit存儲器的輸出端；開關(guān) Sa直接受控制信號Add操控，開關(guān)Sb受Add經(jīng)過反相器C反向后的控制信號操控。本發(fā)明的技術(shù)特點及效果所述的通過數(shù)字域累加方式實現(xiàn)的CMOS-TDI圖像傳感器將每次像素輸出的模擬信號直接量化后再進行累加，因此累加過程中不會再引入新的噪聲，因此可以實現(xiàn)較高的累加級數(shù)。所述的通過數(shù)字域累加方式實現(xiàn)的CMOS-TDI圖像傳感器中累加器結(jié)構(gòu)簡單，易于實現(xiàn)，并可以大幅度節(jié)省芯片面積和功耗開銷。
所述的數(shù)字域累加CMOS-TDI圖像傳感器不限制列并行ADC結(jié)構(gòu)，通過使用SARADC或是Cyclic ADC即可實現(xiàn)較高的量化速率，因此可以實現(xiàn)較高的行頻。


圖I是現(xiàn)有技術(shù)提供的線陣圖像傳感器的工作模式示意圖。
圖2是現(xiàn)有技術(shù)提供的CXD-TDI圖像傳感器的工作原理示意圖。
圖3是本發(fā)明提供的CMOS-TDI圖像傳感器電路架構(gòu)圖。
圖4是本發(fā)明提供的數(shù)字域累加器的電路圖。
圖5是本發(fā)明提供的數(shù)字域累加器中存儲器的電路圖。
圖6是現(xiàn)有技術(shù)提供的過采樣曝光時序示意圖。
圖7是本發(fā)明提供的數(shù)字域累加器的工作時序圖。
具體實施方式
對于η行m列的像素陣列可以實現(xiàn)η級CMOS-TDI圖像傳感器，傳感器架構(gòu)參考圖
3。所述的CMOS-TDI圖像傳感器采用列級架構(gòu)，即每列放置獨立的ADC。所述的CMOS-TDI 圖像傳感器主要包括r!行Xm列的像素陣列、列并行信號前端處理電路(⑶S&信號放大)、 列并行ADC、列并行數(shù)字域累加器、列并行除法器、時序控制電路和輸出移位寄存器。每列像素輸出的模擬信號經(jīng)過列并行⑶S和放大調(diào)整后由列并行ADC進行量化，量化后的數(shù)字信號進入列并行的數(shù)字域累加器中完成對相同曝光結(jié)果的累加，完成η次累加后的信號通過列并行除法器還原數(shù)據(jù)位寬，最后進入輸出移位寄存器進行串行輸出。通過曝光時間調(diào)整和列并行信號預(yù)處理電路可以使像素輸出的信號電壓適合列并行ADC的量化電壓量程。 其中列并行ADC可以采樣現(xiàn)有技術(shù)中各種列并行ADC結(jié)構(gòu)，例如單斜ADC、SARADC、Cyclic ADC0在現(xiàn)有技術(shù)中，有人使用過采樣的方法實現(xiàn)CMOS-TDI圖像傳感器對相同物體曝光的同步性，所述的CMOS-TDI圖像傳感器同樣采用過采樣率為(η+1)/η的滾筒式曝光以實現(xiàn)不同行像素對相同物體曝光的同步性。所謂過采樣率為(η+1)/η的滾筒式曝光即在一個曝光周期內(nèi)從第I行像素到第η行像素逐次開始曝光后第I行再增加一次曝光開始，這樣在一個曝光周期內(nèi)η行像素會輸出η+1個數(shù)據(jù)。所述的η級CMOS-TDI圖像傳感器中的數(shù)字域累加器的結(jié)構(gòu)參考圖4，其主要由數(shù)字加法器、兩個鎖存器(鎖存器I和2)、η+1個位寬為χ+1的存儲器(存儲器I η+1)、η+1 個開關(guān)(SI Sn+Ι)和兩條總線(總線I和2)組成。為滿足過采樣曝光時序的要求，數(shù)字域累加器需要η+1級，因此數(shù)字域累加器需要η+1個存儲器。所述的數(shù)字加法器的一個輸入端接列并行ADC的輸出，另一個輸入端接鎖存器I的輸出；所述的數(shù)字加法器的輸出端接總線I ;所述的η+1個位寬為χ+1的存儲器的輸入端均接到總線I上，輸出端分別連接到所述的η+1個開關(guān)的一端；所述η+1個開關(guān)的另一端均連接到總線2上；所述的總線2再連接到鎖存器I和鎖存器2的輸入端。其中存儲器每個bit的結(jié)構(gòu)參考圖5，其主要由2個反相器A、B和兩個開關(guān)(SI和S2)構(gòu)成，反相器C是存儲器中所有bit共用的，開關(guān)SI和S2的一端均接到反相器A的輸入端；反相器的輸出端接到反相器B的輸入端；反相器B的輸出端接到開關(guān)S2的另一端；開關(guān)SI的另一端作為此bit存儲器的輸入端，反相器A的輸出端作為此bit存儲器的輸出端；開關(guān)SI直接受控制信號Add操控，開關(guān)S2受Add經(jīng)過反相器C反向后的控制信號操控。圖4、5中所有開關(guān)都是高電平控制其閉合，低電平控制其斷開。為滿足過采樣的要求，當前正在讀出的像素行與當前數(shù)字累加器中正在接收數(shù)據(jù)的存儲器之間的對應(yīng)關(guān)系隨時間的變化參考圖6。即第I行的像素量化后的輸出累加到第I 個存儲器中，第2行的像素量化后的輸出累加到第2個存儲器中，以此類推第η行像素量化后的輸出累加到第η個存儲器中，然后第I行的像素量化后的輸出累加到第n+1個存儲器中，此時完成了一個曝光周期的滾筒式讀出，然后以此方式繼續(xù)進行讀出。數(shù)字累加器的工作時序參考圖7，其具體工作過程為某行像素的信號被列并行ADC量化后輸出到數(shù)字累加器中的數(shù)字加法器中，此時數(shù)字累加器中對應(yīng)的存儲器(假設(shè)為第η個)處于選通狀態(tài)，即與第η個存儲器相連的開關(guān)Sn的控制信號Sel η為高電平，此時存儲器中存儲著上次累加后的結(jié)果，因此累加將上次累加后的結(jié)果輸出到總線2中，當Load信號由低電平變?yōu)楦唠娖胶箧i存器I將總線2中的數(shù)據(jù)鎖存起來輸出到數(shù)字加法器的一端，數(shù)字加法器的另一輸入端是列并行ADC的輸出信號，此時數(shù)字加法器將完成本次累計后的結(jié)果輸出到總線I中， 當Add η信號由低電平變?yōu)楦唠娖綍r，存儲器中的S2開關(guān)斷開SI開關(guān)閉合，存儲器的輸入端連接到總線I上，當Add η再次變?yōu)榈碗娖綍r存儲器將總線I中本次累加后的數(shù)據(jù)存儲起來，因為整個過程中Sn信號一直為高電平，因此在Add η為高電平期間總線2中的信號也為本次累加后的信號，如果此次累加為最后一次累加，那么Read信號可以將完整累加后的信號鎖存到鎖存器2中進行讀出。因為像素陣列的最后一行像素(第η行)處于像素陣列的最后，因此其輸出到的存儲器一定是完成了 η次累加，所以要讀出，即讀出信號Read總是要在第η行像素的讀出期間出現(xiàn)；而像素陣列的第I行像素處于整個陣列的最前面，因此第I行像素總是在曝光新物體，所以其輸出到的存儲器一定是完成I次累加，因此需要對這個存儲器進行復(fù)位操作，即復(fù)位信號Reset總是要在第I行像素的讀出期間出現(xiàn)。對于需要復(fù)位操作的存儲器，只要其輸出到鎖存器I中的數(shù)據(jù)為O即可，因此復(fù)位操作可以都只對鎖存器I進行。為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清晰，下面將結(jié)合實例給出本發(fā)明實施方式的具體描述。像素陣列大小為128行X 1024列的CMOS-TDI圖像傳感器，像素大小 15 μ mX 15 μ m，如果采用雙邊讀出(即在版圖Layout的布局上，像素陣列上下兩側(cè)各放置 512個讀出電路)每列讀出電路可用的Layout寬度為30 μ m。其中使用量化速率為IMHz 的列并行CyclicADC即可實現(xiàn)128級行頻為8K的CMOS-TDI圖像傳感器。CyclicADC的位寬為lObits，為滿足128次累加后數(shù)據(jù)不會溢出，將數(shù)字域累加器中的數(shù)字加法器、存儲器、鎖存器的位寬均設(shè)為17位。最終輸出的17位數(shù)據(jù)經(jīng)過除法器右移7位實現(xiàn)除以128 的操作，將輸出數(shù)據(jù)還原為lObits。其中數(shù)字域累加器中的單個17位的存儲器面積約為 30 μ mX 22 μ m。
權(quán)利要求
1.一種數(shù)字域累加CMOS-TDI圖像傳感器，其特征是，包括n行Xm列的像素陣列、列并行信號前端處理電路即相關(guān)雙取樣電路CDS、信號放大電路、列并行模數(shù)轉(zhuǎn)換器ADC、列并行數(shù)字域累加器、列并行除法器、時序控制電路和輸出移位寄存器；采用列級架構(gòu)，即每列放置獨立的ADC ；每列像素輸出的模擬信號經(jīng)過列并行相關(guān)雙取樣電路CDS和放大調(diào)整后由列并行模數(shù)轉(zhuǎn)換器ADC進行量化，量化后的數(shù)字信號進入列并行數(shù)字域累加器中完成對相同曝光結(jié)果的累加，完成n次累加后的信號通過列并行除法器還原數(shù)據(jù)位寬，最后進入輸出移位寄存器進行串行輸出；通過曝光時間調(diào)整和列并行信號預(yù)處理電路使像素輸出的信號電壓適合列并行ADC的量化電壓量程。
2.如權(quán)利要求I所述的傳感器，其特征是，列并行ADC是單斜ADC、SARADCXyclic ADC 中的一種。
3.如權(quán)利要求I所述的傳感器，其特征是，所述的n級CMOS-TDI圖像傳感器中的數(shù)字域累加器的結(jié)構(gòu)主要由數(shù)字加法器、兩個鎖存器即鎖存器I和鎖存器2、n+1個位寬為x+1 的存儲器即存儲器I 存儲器n+1、n+1個開關(guān)即開關(guān)SI 開關(guān)Sn+1和兩條總線即總線I-總線2組成，數(shù)字加法器的一個輸入端接列并行ADC的輸出，另一個輸入端接鎖存器I的輸出；所述的數(shù)字加法器的輸出端接總線I ;所述的n+1個位寬為x+1的存儲器的輸入端均接到總線I上，所述的n+1個位寬為x+1的存儲器的輸出端分別連接到所述的n+1個開關(guān)的一端；所述n+1個開關(guān)的另一端均連接到總線2上；所述的總線2再連接到鎖存器I和鎖存器2的輸入端；n+l個位寬為x+1的存儲器每個bit的結(jié)構(gòu)主要由反相器A、反相器B和開關(guān)Sa和開關(guān)Sb，反相器C是n+1個位寬為x+1的存儲器中所有bit共用的，開關(guān)Sa和開關(guān)Sb的一端均接到反相器A的輸入端；反相器A的輸出端接到反相器B的輸入端；反相器B 的輸出端接到開關(guān)Sb的另一端；開關(guān)Sa的另一端作為此bit存儲器的輸入端，反相器A的輸出端作為此bit存儲器的輸出端；開關(guān)Sa直接受控制信號Add操控，開關(guān)Sb受Add經(jīng)過反相器C反向后的控制信號操控。
全文摘要
本發(fā)明涉及數(shù)?；旌霞呻娐吩O(shè)計領(lǐng)域。為降低CMOS-TDI圖像傳感器的芯片面積和功耗的開銷，實現(xiàn)較高的行頻，同時降低讀出噪聲實現(xiàn)較高的TDI級數(shù)，為達到上述目的，本發(fā)明采取的技術(shù)方案是，數(shù)字域累加CMOS-TDI圖像傳感器，包括n行×m列的像素陣列、列并行信號前端處理電路即相關(guān)雙取樣電路CDS、信號放大電路、列并行模數(shù)轉(zhuǎn)換器ADC、列并行數(shù)字域累加器、列并行除法器、時序控制電路和輸出移位寄存器；采用列級架構(gòu)，即每列放置獨立的ADC。本發(fā)明主要應(yīng)用于半導(dǎo)體圖像傳感器的設(shè)計制造。
文檔編號H04N5/3745GK102595068SQ20121006881
公開日2012年7月18日 申請日期2012年3月15日 優(yōu)先權(quán)日2012年3月15日
發(fā)明者史再峰, 姚素英, 徐江濤, 李淵清, 聶凱明, 袁高斌, 高靜 申請人:天津大學