專利名稱：固體拍攝裝置的制作方法
技術(shù)領(lǐng)域：
一般地，本實施方式涉及固體拍攝裝置。
背景技術(shù)：
CMOS圖像傳感器中，入射強(qiáng)力的過大光時,光電二極管飽和。飽和的信號電荷以放射狀擴(kuò)散到區(qū)域內(nèi)，飽和的區(qū)域擴(kuò)大(blooming :彌散)。作為其對策，存在采用以下方法的情況通過與光電二極管相鄰設(shè)置排出過剩信號電荷的晶體管的橫型溢出結(jié)構(gòu)、略微打開讀出柵極，經(jīng)由檢測部及復(fù)位晶體管向漏極排出。這樣的方法中，光電二極管的飽和信號電平下降，有可能引起亮?xí)r的S/N退化。

發(fā)明內(nèi)容
本發(fā)明要解決的問題是提供可抑制飽和信號電平的降低并同時降低彌散的固體拍攝裝置。實施方式的固體拍攝裝置，一種固體拍攝裝置，其特征在于，包括像素陣列部，以矩陣狀配置積蓄光電變換的電荷的像素；以及垂直驅(qū)動電路，在各像素的積蓄期間對每多條線一并驅(qū)動上述像素，使上述像素中積蓄的預(yù)定電平以上的電荷排出。根據(jù)上述構(gòu)成的固體拍攝裝置，可抑制飽和信號電平的降低并同時降低彌散。


圖I是表示第I實施方式涉及的固體拍攝裝置的概略構(gòu)成的塊圖。圖2是表示圖I的固體拍攝裝置的像素PC的構(gòu)成例的電路圖。圖3是表示圖I的固體拍攝裝置的讀出信號的輸入定時和光電二極管的信號量的關(guān)系的定時圖表。圖4是表示圖I的固體拍攝裝置的解碼器電路11和柵鎖存電路12、13的構(gòu)成例的電路圖。圖5是表示圖I的固體拍攝裝置的選擇器14和電平移位器15的構(gòu)成例的電路圖。圖6是表示圖I的固體拍攝裝置的解碼器電路11和柵鎖存電路12、13的各部分的信號波形的定時圖表。圖7是表示圖I的固體拍攝裝置的選擇器14和電平移位器15的各部分的信號波形的定時圖表。圖8是表示第2實施方式涉及的固體拍攝裝置的選擇器14'和電平移位器15'的構(gòu)成例的電路圖。
圖9是表示第3實施方式涉及的固體拍攝裝置的讀出信號的輸入定時和光電二極管的信號量的關(guān)系的定時圖表。
具體實施例方式通過實施方式的固體拍攝裝置，設(shè)置有像素陣列部、和垂直驅(qū)動電路。像素陣列部中，以矩陣狀配置積蓄光電變換的電荷的像素。垂直驅(qū)動電路，在各像素的積蓄期間對每多條線一并驅(qū)動上述像素，使上述像素中積蓄的預(yù)定電平以上的電荷排出。以下，關(guān)于實施方式涉及的固體拍攝裝置，參照附圖進(jìn)行說明。此外，本發(fā)明不通過這些實施方式限定。(第I實施方式)圖I是表示第I實施方式涉及的固體拍攝裝置的概略構(gòu)成的塊圖。 在圖1，這個固體拍攝裝置設(shè)置有像素陣列部1，以矩陣狀在行方向及列方向配置積蓄光電變換的電荷的像素PC ;垂直驅(qū)動電路2，在垂直方向掃描成為讀出對象的像素PC ;負(fù)載電路3，使垂直信號線Vlin的電位追隨從像素PC讀出的信號；列ADC電路4，將各像素PC的信號分量用CDS (相關(guān)二次取樣)數(shù)字化；線存儲器5，將在ADC電路4數(shù)字化的各像素PC的信號分量僅保存I線量；列掃描電路6，為了讀出在電平方向掃描保存的線存儲器的信號；定時控制電路7，控制各像素PC的讀出和積蓄的定時；DA轉(zhuǎn)換器8，向列ADC電路4輸出斜坡信號Vramp。此外，向定時控制電路7輸入主時鐘MCK。在這里，垂直驅(qū)動電路2可在各像素PC的積蓄期間對每多條線一并驅(qū)動像素PC，使像素PC中積蓄的預(yù)定電平以上的電荷排出。而且，垂直驅(qū)動電路2可在各像素PC的讀出期間對每I條線驅(qū)動像素PC，使像素PC中積蓄的全部的電荷讀出。這個垂直驅(qū)動電路2設(shè)置有解碼器電路11，對每I條線指定像素陣列部的I個選擇行；柵鎖存電路12，保持在解碼器電路11中指定的選擇行的數(shù)據(jù)；柵鎖存電路13，對每多條線一并保持在柵鎖存電路12中保持的選擇行的數(shù)據(jù)；選擇器14，選擇驅(qū)動像素PC的信號；電平移位器15，控制驅(qū)動像素PC的信號的輸出電平；解碼器控制電路16，控制解碼器電路11的行選擇定時；鎖存控制電路17，控制柵鎖存電路12、13的工作定時；脈沖發(fā)生電路18，控制選擇器14的轉(zhuǎn)換定時；和電平發(fā)生電路19，設(shè)定電平移位器15的輸出電平。在這里，在解碼器控制電路16中設(shè)置有多計數(shù)器20，設(shè)置有多個輔助計數(shù)器；轉(zhuǎn)換部SW，基于分割水平掃描期間的控制信號SC轉(zhuǎn)換輔助計數(shù)器。例如，I水平掃描期間包括快門期間TA、讀出期間TB及積蓄期間TX，積蓄期間TX以1/2及1/4為分界來分割積蓄期間TX，成為其分割期間TC，TD, TE。即，分割期間TC為到積蓄期間TX的1/2的期間，分割期間TD為從積蓄期間TX的1/2到3/4的期間，分割期間TE為從積蓄期間TX的3/4到7/8的期間。該場合下，多計數(shù)器20中可設(shè)置有在快門期間TA輸出計數(shù)值GTA的輔助計數(shù)器、在讀出期間TB輸出計數(shù)值GTB的輔助計數(shù)器、及在分割期間TC，TD，TE分別輸出計數(shù)值GTCl i (i為2以上的整數(shù))，GTDl j (j為正的整數(shù))，GTEl k(k為正的整數(shù))的輔助計數(shù)器。而且，例如，計數(shù)值GTA，GTB，GTC1 i，GTDl j，GTEl k可分別由η比特的計數(shù)器數(shù)據(jù)構(gòu)成。這些計數(shù)值GTA，GTB, GTCl i，GTDl j，GTEl k，從初始值互相偏離的狀態(tài)，對每I水平期間加1，如果達(dá)到I幀量的線數(shù)，返回I。并且，轉(zhuǎn)換部SW可在I水平掃描期間內(nèi)依次轉(zhuǎn)換計數(shù)值GTA，GTB，GTC1 i，GTDl j，GTEl k，并向解碼器電路11輸出。而且，在像素陣列部I中設(shè)置有水平控制線Hlin，在行方向進(jìn)行像素PC的讀出控制；垂直信號線Vlin，在列方向傳送從像素PC讀出的信號。并且，在快門期間TA，垂直驅(qū)動電路2中，像素PC對每I條線驅(qū)動，像素PC中積蓄的電荷對每I條線排出。其次，在積蓄期間TX，垂直驅(qū)動電路2中，像素PC對每多條線一并驅(qū)動，像素PC中積蓄的預(yù)定電平以上的電荷對每多條線排出，并且在像素PC中積蓄電荷。此時，在各分割期間TC，TD，TE，可多次施加與在像素PC的讀出期間B施加的讀出信號相比電平變小的讀出信號。此時，在分割期間TC一并施加讀出信號的行在i個的計數(shù)值GTCl i中指定，在分割期間TD —并施加讀出信號的行在j個的計數(shù)值GTDl j中指定，在分割期間TE —并施加讀出信號的行在k個的計數(shù)值GTEl k中指定。而且，伴隨分割期間TC，TD，TE變短，讀出信號的電平變小。例如，快門期間TA及讀出期間TB的讀出信號的電平為3V時，分割期間TC的讀出信號的電平為2V，分割期間TD的讀出信號的電平為I. 5V，分割期間TE的讀出信號的電平為IV。
此外，在積蓄期間TX中一并驅(qū)動多條線的像素PC時的線數(shù)，在讀出信號的電平的段數(shù)為D(D正的整數(shù))時，優(yōu)選地為全積蓄線數(shù)的1/2D以下。其次，在讀出期間TB，垂直驅(qū)動電路2中，像素PC對每I條線驅(qū)動，從其像素PC讀出的信號經(jīng)由垂直信號線Vlin向列ADC電路4傳送。在這里，負(fù)載電路3中，構(gòu)成有在從像素PC讀出信號時與其像素PC之間的源極跟隨器，所以垂直信號線Vlin的電位追隨從像素PC讀出的信號。并且，在列ADC電路4，從各像素PC的信號取樣復(fù)位電平及讀出電平，取得與復(fù)位電平及讀出電平的差量(CDS)，數(shù)字化各像素PC的信號分量，經(jīng)由線存儲器5作為輸出信號Vout輸出。在這里，根據(jù)在各像素PC的積蓄期間TX對每多條線一并驅(qū)動像素PC，使像素PC中積蓄的預(yù)定電平以上的電荷排出，可使微小電荷在像素PC中原樣積蓄，使過剩電荷從像素PC排出，在抑制飽和信號電平的降低同時,可降低彌散。而且，通過對每多條線使像素PC中積蓄的預(yù)定電平以上的電荷一并排出，可使過剩電荷從同一像素PC多次排出，即使在對CMOS圖像傳感器入射強(qiáng)力的過大光的場合，也可有效地降低彌散。圖2是表示圖I的固體拍攝裝置的像素PC的構(gòu)成例的電路圖。在圖2 (a)，像素PCn中分別設(shè)置有光電二極管PD，行選擇晶體管Ta，放大晶體管Tb，復(fù)位晶體管Tc及讀出晶體管Td。而且，在讀出放大晶體管Tb、復(fù)位晶體管Tc、和晶體管Td的連接點形成浮動擴(kuò)散點FD作為檢測節(jié)點。并且，讀出晶體管Td的源極與光電二極管ro連接，向讀出晶體管Td的柵極輸入讀出信號OREADn。而且，復(fù)位晶體管Tc的源極與讀出晶體管Td的漏極連接，向復(fù)位晶體管Tc的柵極輸入復(fù)位信號ORESETn，復(fù)位晶體管Tc的漏極連接在電源電位VDD。而且，向行選擇晶體管Ta的柵極輸入行選擇信號OADRESn，行選擇晶體管Ta的漏極連接在電源電位VDD。而且，放大晶體管Tb的源極連接在垂直信號線Vlin，放大晶體管Tb的柵極連接在讀出晶體管Td的漏極，放大晶體管Tb的漏極連接在行選擇晶體管Ta的源極。而且，在負(fù)載電路3中對每列設(shè)置負(fù)載晶體管TL。并且，負(fù)載晶體管TL的漏極與垂直信號線Vlin連接，向負(fù)載晶體管TL的柵極輸入偏置電壓VTL。此外，圖I的水平控制線Hlin可對每行向像素PC傳送讀出信號OREADn，復(fù)位信號ORESETn及行選擇信號Φ ADRESn。而且，在圖2 (b)，像素PCn'中省略來自圖2 (a)的像素PCn的行選擇晶體管Ta。此外，這個像素PCn'中，信號VDD可構(gòu)成為轉(zhuǎn)換電源電位VDD和地電位。并且，在非選擇行，經(jīng)由復(fù)位晶體管Tc將浮動擴(kuò)散點FD的電位設(shè)定為地電位，放大晶體管Tb被截止。另一方面，在選擇行，經(jīng)由復(fù)位晶體管Tc將浮動擴(kuò)散點FD設(shè)定為電源電位VDD，放大晶體管Tb被導(dǎo)通。而且，在圖2(c)，像素PCn"中，對像素PCn追加讀出晶體管Tdl及光電二極管roi，設(shè)置2像素量的光電二極管PD，PDl0并且，在光電二極管PD，PDl的2像素中一并使用I個放大晶體管Tb。 而且，在圖2 (d)，像素PCn'"中，對像素PCn追加讀出晶體管Tdl Td3及光電二極管PDl TO3，設(shè)置4像素量的光電二極管PD，PDl TO3。并且，在光電二極管H)，PDl TO3的4像素中一并使用I個放大晶體管Tb。圖3是表示圖I的固體拍攝裝置的讀出信號的施加定時和光電二極管的信號量之間關(guān)系的定時圖表。在圖3，快門期間TA中，由于向圖2 (a)的復(fù)位晶體管Tc施加復(fù)位信號Φ RESETn，同時在讀出晶體管Td上施加讀出信號OREADn，所以排出光電二極管H)的信號電荷。此時的讀出信號OREADn的讀出電壓被設(shè)定為Vrl。積蓄期間TX中，由于向圖2(a)的復(fù)位晶體管Tc定期地施加復(fù)位信號ΦRESETn，同時在讀出晶體管Td上定期地被施加讀出信號ΦREADn，所以排出光電二極管H)的過剩的信號電荷。此時，分割期間TC中讀出信號OREADn的讀出電壓被設(shè)定為Vr2，分割期間TD中讀出信號OREADn的讀出電壓被設(shè)定為Vr3，分割期間TE中讀出信號OREADn的讀出電壓被設(shè)定為Vr4。讀出電壓Vr2可設(shè)定為從光電二極管H)讀出飽和的約50%以下的信號的電壓。讀出電壓Vr3可設(shè)定為從光電二極管H)讀出飽和的約25%以下的信號的電壓。讀出電壓Vr4可設(shè)定為從光電二極管H)讀出飽和的約12. 5%以下的信號的電壓。而且，例如，在分割期間TC對每16條量的線一并施加讀出的電壓Vr2，在分割期間TD對每8條量的線一并施加讀出的電壓Vr3，在分割期間TE對每4條量的線一并施加讀出的電壓Vr4。由此，能從各像素PC使積蓄期間TX的途中的飽和信號以上的信號電荷多次排出，僅分割期間TE后的三角形的灰色部分的信號成為彌散量。為此，相比于在積蓄期間TX從像素PC不排出過剩電荷的場合，能將彌散量降低為約1/64，能將例如在64像素擴(kuò)大的過剩信號電荷降低為I像素量。而且，通過伴隨分割期間TC，TD, TE變短讀出信號OREADn的電平變小，能防止光電二極管ro的飽和信號電平的降低，能防止亮?xí)r的s/n退化。圖4是表示圖I的固體拍攝裝置的解碼器電路11和柵鎖存電路12、13的構(gòu)成例的電路圖。此外，圖4的實例中，解碼器電路11和柵鎖存電路12、13表示了圖I的像素陣列部I的4條線量的構(gòu)成。
在圖4，表示多計數(shù)器20的各計數(shù)器輸出8比特量的數(shù)據(jù)Dl D8的實例。此時，多計數(shù)器20的各計數(shù)器能選擇28 = 256條量的線。而且，在解碼器電路11，設(shè)置使數(shù)據(jù)Dl D8分別反轉(zhuǎn)的逆變器IV及AND電路Nl-I Nl-3，N2-1 N2-3，N3-1 N3-3，N4-1 N4-3。在柵鎖存電路12，設(shè)置 AND 電路 Nl-4，Nl-6，N2-4，N2-6，N3-4，N3-6，N4-4，N4-6 及OR 電路 Nl-5, N2-5, N3-5，N4-5。在柵鎖存電路 13，設(shè)置 AND 電路 Nl-7，Nl-9，N2-7，N2-9，N3-7, N3-9, N4-7, N4-9 及 OR 電路 Nl-8，N2-8，N3-8，N4-8。在這里，AND電路 Nl-I Nl-4，Nl-6，Nl-7，N1-9 及 OR 電路 N1-5，N1-8 對應(yīng)第 I行，AND 電路 N2-1 N2-4，N2-6，N2-7，N2-9 及 OR 電路 N2-5，N2-8 對應(yīng)第 2 行，AND 電路N3-1 N3-4, N3-6, N3-7，N3-9 及 OR 電路 N3-5，N3-8 對應(yīng)第 3 行，AND 電路 N4-1 N4-4，N4-6, N4-7, N4-9 及 OR 電路 N4-5，N4-8 對應(yīng)第 4 行。
并且，通過對每I水平期間將多計數(shù)器20的各計數(shù)器的值僅提高1，能使選擇的線的編號僅增加I。此時，第I行以數(shù)據(jù)Dl D8 = (1,0,0,0,0,0,0,0,0)指定，第2行以數(shù)據(jù) Dl D8 = (0，1，0，0，0，0，0，0，0)指定，第 3 行以數(shù)據(jù) Dl D8 = (1，1，0，0，0，0，0，0，O)指定，第4行以數(shù)據(jù)Dl D8 = (0，0，1，0，0，0，0，0，0)指定。該場合，向AND電路Nl-I、N1-2輸入數(shù)據(jù)Dl及反轉(zhuǎn)數(shù)據(jù)ND2 ND8，向AND電路N2-UN2-2輸入數(shù)據(jù)D2及反轉(zhuǎn)數(shù)據(jù)ND1、ND3 ND8，向AND電路N3-1、N3-2輸入數(shù)據(jù)Dl、D2及反轉(zhuǎn)數(shù)據(jù)ND3 ND8，向AND電路N4-1、N4_2輸入數(shù)據(jù)D3及反轉(zhuǎn)數(shù)據(jù)ND1、ND2、ND4 ND8。將AND電路Ν1-1、Ν1-2的輸出輸入至AND電路N1-3，將AND電路N2_1、N2_2的輸出輸入至AND電路N2-3，將AND電路N3_l，N3-2的輸出輸入至AND電路N3-3，將AND電路N4-UN4-2的輸出輸入至AND電路N4-3。向AND電路Nl-4，N2-4，N3-4，N4-4的一方的輸入端子輸入柵信號Gatel，向AND電路Ν1-4，Ν2-4，Ν3-4，Ν4-4的另一方的輸入端子分別輸入AND電路Nl-3，N2-3，N3-3，N4-3的輸出。向OR電路Nl-5，N2-5，N3-5，N4-5的一方的輸入端子分別輸入AND電路N1-4，N2-4，N3-4, N4-4的輸出，向OR電路N1-5，N2-5，N3-5，N4-5的另一方的輸入端子分別輸入AND 電路 Nl-6, N2-6, N3-6，N4-6 的輸出。向AND電路Nl-6，N2-6，N3-6，N4-6的一方的輸入端子分別輸入OR電路N1-5，N2-5，N3-5, N4-5的輸出，向AND電路N1-6，N2-6，N3-6，N4-6的另一方的輸入端子輸入復(fù)位信號NRSI。向AND電路Nl-7，N2-7，N3-7，N4-7的一方的輸入端子輸入柵信號Gate2，向AND電路Nl-7，N2-7, N3-7, N4-7的另一方的輸入端子分別輸入OR電路N1-5，N2-5，N3-5，N4-5的輸出。向OR電路Nl-8，N2-8，N3-8，N4-8的一方的輸入端子分別輸入AND電路N1-7，N2-7，N3-7, N4-7的輸出，向OR電路N1-8，N2-8，N3-8，N4-8的另一方的輸入端子分別輸入AND 電路 Nl-9, N2-9, N3-9，N4-9 的輸出。向AND電路Nl-9，N2-9，N3-9，N4-9的一方的輸入端子分別輸入OR電路N1-8，N2-8，N3-8, N4-8的輸出，向AND電路N1-9，N2-9，N3-9，N4-9的另一方的輸入端子輸入復(fù)位信號NRS2。此外，圖4的實例中，關(guān)于使用AND電路和OR電路的構(gòu)成進(jìn)彳丁說明，但是可以用其他的邏輯電路。圖5是表示圖I的固體拍攝裝置的選擇器14和表示電平移位器15的構(gòu)成例的電路圖。此外，圖5實例中，選擇器14和電平移位器15表示了圖I的像素陣列部I的2條線量的構(gòu)成。在圖5，選擇器14中設(shè)置AND電路Nll N16，電平移位器15中設(shè)置緩沖BI B6。在這里，AND電路Nll N13及緩沖BI B3與第η (η為正的整數(shù))行相對應(yīng)，AND電路Ν14 Ν16及緩沖Β4 Β6與第η+1行相對應(yīng)。并且，向AND電路Ν11，Ν14的一方的輸入端子輸入讀出 指示信號PREAD，向AND電路Ν12，Ν15的一方的輸入端子輸入復(fù)位指示信號PRESET，向AND電路N13，N16的一方的輸入端子輸入行選擇指示信號PADRES。而且，向AND電路Nll NI3的另一方的輸入端子，輸入柵鎖存電路13的第η行的線指定信號VLn，向ND電路N14 N16的另一方的輸入端子，輸入柵鎖存電路13的第η+1行的線指定信號VLn+1。向緩沖BlAND輸入電路Nll的輸出，向緩沖B2AND輸入電路N12的輸出，向緩沖B3AND輸入電路NI3的輸出，向緩沖B4AND輸入電路N14的輸出，向緩沖B5AND輸入電路NI5的輸出，向緩沖B6AND輸入電路N16的輸出。而且，向緩沖BI，B4供給讀出電壓VREAD，向緩沖B2，B5供給復(fù)位電壓VRESET，向緩沖B3，B6供給行選擇電壓VADRES。此外，讀出電壓VREAD，對快門期間TA及讀出期間TB能使積蓄期間TX間的值變化。例如，快門期間TA及讀出期間TB的讀出電壓VREAD為Vrl，分割期間TC的讀出電壓VREAD為Vr2，分割期間TD的讀出電壓VREAD為Vr3，分割期間TE的讀出電壓VREAD為Vr4時，讀出電壓Vrl可為3V，讀出電壓Vr2可為2V，讀出電壓Vr3可為I. 5V，讀出電壓Vr4可為IV。此外，復(fù)位電壓VRESET及行選擇電壓VADRES，例如，能設(shè)定為3. 3V左右。圖6表示圖I的固體拍攝裝置的解碼器電路11和柵鎖存電路12，13的各部分的信號波形的定時圖表。此外，圖6的實例中，顯示了圖I的像素陣列部I的7條線量的定時圖表。此外，圖6的實例中表示，在分割期間TC向4條量的線最大地一并施加讀出電壓Vr2，在分割期間TD向4條量的線最大地一并施加讀出電壓Vr3，在分割期間TE向4條量的線最大地一并施加讀出電壓Vr4的方法。此時，圖I的多計數(shù)器20中，在I水平掃描期間內(nèi)能生成計數(shù)值GTA，GTB, GTCl 4，GTDl 4，GTEl 4。而且，分割期間TC被分割成細(xì)分割期間FTCl FTC4，分割期間TD被分割成細(xì)分割期間FTDl FTD4，分割期間TE被分割成細(xì)分割期間FTEl FTE4。而且，柵信號Gatel對每細(xì)分割期間FTCl FTC4，F(xiàn)TD1 FTD4，F(xiàn)TE1 FTE4上升，柵信號Gate2對每各分割期間上升。復(fù)位信號NRS1，NRS2對每各分割期間下降。在圖6，對應(yīng)于快門期間TA，讀出期間TB及分割期間TC，TD，TE，經(jīng)由轉(zhuǎn)換部SW依次選擇圖I的多計數(shù)器20的計數(shù)值GTA，GTB, GTCl 4，GTDl 4，GTEl 4，向解碼器電路11輸出數(shù)據(jù)Dl D8。并且，在圖4的解碼器電路11，由于在逆變器IV反轉(zhuǎn)數(shù)據(jù)Dl D8生成反轉(zhuǎn)數(shù)據(jù)NDl ND8，根據(jù)數(shù)據(jù)Dl D8及反轉(zhuǎn)數(shù)據(jù)NDl ND8生成解碼器輸出DDl DD7，向柵鎖存電路12輸出。例如，在細(xì)分割期間FTCl，在選擇計數(shù)值GTCl，計數(shù)值GTCl中指定第I行的線時，向柵鎖存電路12輸出解碼器輸出DD1。并且，用復(fù)位信號NRSl復(fù)位柵鎖存電路12的全部的行的鎖存電路之后，由于柵信號Gatel上升，解碼器輸出DDl被保持在柵鎖存電路12的第I行的鎖存電路。此外，這個柵鎖存電路12的第I行的鎖存電路可通過圖4的OR電路N1-5和AND電路N1-6構(gòu)成。在細(xì)分割期間FTC2，在選擇計數(shù)值GTC2，計數(shù)值GTC2中指定第4行的線時，向柵鎖存電路12輸出解碼器輸出DD4。并且，由于柵信號Gatel上升，解碼器輸出DD4被保持在柵鎖存電路12的第4行的鎖存電路。此外，這個柵鎖存電路12的第4行的鎖存電路可通過圖4的OR電路N4-5和AND電路N4-6構(gòu)成。在細(xì)分割期間FTC4，在選擇計數(shù)值GTC4，計數(shù)值GTC4中指定第7行的線時，向柵鎖存電路12輸出解碼器輸出DD7。并且，由于柵信號Gatel上升，解碼器輸出DD7被保持在柵鎖存電路12的第7行的鎖存電路。其次，用復(fù)位信號NRS2復(fù)位柵鎖存電路13的全部的行的鎖存電路之后，由于柵信 號Gate2上升，柵鎖存電路12的第I行、第4行及第7行的鎖存電路的輸出分別被保持在柵鎖存電路13的第I行、第4行及第7行的鎖存電路，同時輸出第I行、第4行及第7行的線指定信號VL1，VL4，VL7。此外，這個柵鎖存電路13的第I行的鎖存電路可通過圖4的OR電路N1-8和AND電路N1-9構(gòu)成，柵鎖存電路13的第4行的鎖存電路可通過圖4的OR電路N4-8和AND電路N4-9構(gòu)成。并且，在圖I的選擇器14，在分割期間TC 一并選擇用線指定信號VL1，VL4，VL7指定的行(第I行，第4行及第7行)，在電平移位器15，讀出信號OREADn的讀出電壓被設(shè)定為Vr2。并且，由于向第I行,第4行及第7行的像素PC的復(fù)位晶體管Tc 一并施加復(fù)位信號ORESETn，同時向第I行，第4行及第7行的像素PC的讀出晶體管Td —并施加讀出信號ΦREADn，一并排出第I行，第4行及第7行的像素PC的光電二極管H)的過剩的信號電荷。而且，在細(xì)分割期間FTD1，在選擇計數(shù)值GTD1，計數(shù)值GTDl中指定第2行的線時，向柵鎖存電路12輸出解碼器輸出DD2。并且，用復(fù)位信號NRSl復(fù)位柵鎖存電路12的全部的行的鎖存電路之后，由于柵信號Gatel上升，解碼器輸出DD2被保持在柵鎖存電路12的第2行的鎖存電路。此外，這個柵鎖存電路12的第2行的鎖存電路可通過圖4的OR電路N2-5和AND電路N2-6構(gòu)成。在細(xì)分割期間FTD2，在選擇計數(shù)值GTD2，計數(shù)值GTD2中指定第5行的線時，向柵鎖存電路12輸出解碼器輸出DD5。并且，由于柵信號Gatel上升，解碼器輸出DD5被保持在柵鎖存電路12的第5行的鎖存電路。在細(xì)分割期間FTD4，在選擇計數(shù)值GTD4，計數(shù)值GTD4中指定第7行的線時，向柵鎖存電路12輸出解碼器輸出DD7。并且，由于柵信號Gatel上升，解碼器輸出DD7被保持在柵鎖存電路12的第7行的鎖存電路。其次，用復(fù)位信號NRS2復(fù)位柵鎖存電路13的全部的行的鎖存電路之后，由于柵信號Gate2上升，柵鎖存電路12的第2行，第5行及第7行的鎖存電路的輸出被分別保持在柵鎖存電路13的第2行，第5行及在第7行的鎖存電路，同時輸出第2行，第5行及第7行的線指定信號VL2，VL5，VL7。此外，這個柵鎖存電路13的第2行的鎖存電路可通過圖4的OR電路N2-8和AND電路N2-9構(gòu)成。
并且，在圖I的選擇器14，在分割期間TD —并選擇用線指定信號VL2，VL5，VL7指定的行(第2行，第5行及第7行)，在電平移位器15，讀出信號OREADn的讀出電壓被設(shè)定為Vr3。并且，由于向第2行，第5行及被第7行的像素PC的復(fù)位晶體管Tc 一并施加復(fù)位信號ORESETn，同時向第2行，第5行及第7行的像素PC的讀出晶體管Td —并施加讀出信號OREADn,—并排出第2行,第5行及第7行的像素PC的光電二極管F1D的過剩的信號電荷。而且，在細(xì)分割期間FTE1，在選擇計數(shù)值GTE1，計數(shù)值GTEl中指定第3行的線時，向柵鎖存電路12輸出解碼器輸出DD3。并且，用 復(fù)位信號NRSl復(fù)位柵鎖存電路12的全部的行的鎖存電路之后，由于柵信號Gatel上升，解碼器輸出DD3被保持在柵鎖存電路12的第3行的鎖存電路。此外，這個柵鎖存電路12的第3行的鎖存電路可通過圖4的OR電路N3-5和AND電路N3-6構(gòu)成。在細(xì)分割期間FTE3，在選擇計數(shù)值GTE3，計數(shù)值GTE3中指定第6行的線時，向柵鎖存電路12輸出解碼器輸出DD6。并且，由于柵信號Gatel上升,解碼器輸出DD6被保持在柵鎖存電路12的第6行的鎖存電路。其次，用復(fù)位信號NRS2復(fù)位柵鎖存電路13的全部的行的鎖存電路之后，由于柵信號Gate2上升，柵鎖存電路12的第3行及第6行的鎖存電路的輸出被分別保持在柵鎖存電路13的第3行及第6行的鎖存電路，同時輸出第3行及第6行的線指定信號VL3，VL6。此夕卜，這個柵鎖存電路13第3行的鎖存電路可通過圖4的OR電路N3-8和AND電路N3-9構(gòu)成。并且，在圖I選擇器14，在分割期間TE —并選擇用線指定信號VL3，VL6指定的行(第3行及第6行)，在電平移位器15，讀出信號OREADn的讀出電壓被設(shè)定為Vr4。并且，由于向第3行及第6行的像素PC的復(fù)位晶體管Tc 一并施加復(fù)位信號ORESETn，同時向第3行及第6行的像素PC的讀出晶體管Td —并施加讀出信號OREADn，一并排出第3行及第6行的像素PC的光電二極管H)的過剩的信號電荷。在這里，通過在柵鎖存電路12的后段設(shè)置柵鎖存電路13，例如，并行執(zhí)行TC期間的多條線的信號電荷的排出工作，并選擇在隨后的TD期間排出的多條線，所以能高速工作。圖7是表示圖I的固體拍攝裝置的選擇器14和電平移位器15的各部分的信號波形的定時圖表。此外，圖7的實例中，顯示了圖I的像素陣列部I的I水平期間量的定時圖表。而且，圖7的實例中表示，在I水平期間內(nèi)顯示了快門期間TA的信號，讀出期間TB的信號及各分割期間TC，TD, TE的信號，但是，實際上，圖7的快門期間TA的信號在圖3的快門期間TA有效，圖7的讀出期間TB的信號在圖3讀出期間TB有效，圖7的各分割期間TC，TD, TE的信號在圖3各分割期間TC，TD, TE有效。在圖7，作為第η行的線指定信號VLn，在快門期間TA向選擇器14輸入線指定信號VLnA，在讀出期間TB向選擇器14輸入線指定信號VLnB，在各分割期間TC，TD, TE向選擇器14輸入線指定信號VLnC，VLnD, VLnE0并且，行選擇信號OADRESn關(guān)于行電平的場合，行選擇晶體管Ta成為截止?fàn)顟B(tài)源極跟隨器不工作，不向垂直信號線Vlin輸出信號。并且，在快門期間TA，在線指定信號VLnA上升的狀態(tài)，復(fù)位指示信號PRESET及讀出指示信號PREAD上升時，經(jīng)由圖5的AND電路Nll，NI2向緩沖BI，B2輸出線指定信號VLnA。并且，在緩沖BI，B2，由于將線指定信號VLnA電平移位，讀出信號OREADn及復(fù)位信號ORESETn分別上升。此時，由于讀出電壓VREAD被設(shè)定為Vrl，讀出信號OREADn被設(shè)定為讀出電壓Vrl。并且，讀出信號OREADn和復(fù)位信號ORESETn上升時，讀出晶體管Td及復(fù)位晶體管Tc導(dǎo)通，光電二極管H)中積蓄的電荷經(jīng)由浮動擴(kuò)散點FD向電源VDD排出。光電二極管H)中積蓄的電荷向電源VDD排出之后，讀出信號OREADn成為行電平時，光電二極管ro中，開始有效的信號電荷的積蓄。其次，在讀出期間TB，在線指定信號VLnB上升的狀態(tài)，行選擇指示信號PADRES上升時，經(jīng)由圖5的AND電路N13向緩沖B3輸出線指定信號VLnB。并且，在緩沖B3，將線指定信號VLnB電平移位，所以行選擇信號OADRESn上升。并且，行選擇信號OADRESn上升時，像素PC的行選擇晶體管Ta導(dǎo)通，向放大晶體管Tb的漏極施加電源電位VDD，所以可用放大晶體管Tb和負(fù)載晶體管TL構(gòu)成源極跟隨器。 此時，復(fù)位指示信號PRESET上升時，經(jīng)由圖5的AND電路N12向緩沖B2輸出線指定信號VLnB。并且，在緩沖B2，將線指定信號VLnB電平移位，所以復(fù)位信號ORESETn分別上升。并且，復(fù)位信號ORESETn上升時，復(fù)位晶體管Tc導(dǎo)通，浮動擴(kuò)散點FD中發(fā)生漏泄電流等的多余的電荷被復(fù)位。并且，根據(jù)浮動擴(kuò)散點FD的復(fù)位電平的電壓被用在放大晶體管Tb的柵極上。在這里，通過放大晶體管Tb和負(fù)載晶體管TL構(gòu)成源極跟隨器，所以垂直信號線Vlin的電壓追隨向放大晶體管Tb的柵極施加的電壓，向垂直信號線Vlin輸出復(fù)位電平的輸出電壓Vsig。并且，在列ADC電路4，給予三角波作為斜坡信號Vramp，將復(fù)位電平的輸出電壓Vsig與斜坡信號Vramp的電平相比較。并且，將復(fù)位電平的輸出電壓Vsig下計數(shù)，直到與斜坡信號Vramp的電平一致，將復(fù)位電平的輸出電壓Vsig數(shù)字化并保持。其次，讀出指示信號PREAD上升時，經(jīng)由圖5的AND電路Nll向緩沖BI輸出線指定信號VLnB。并且，在緩沖BI，將線指定信號VLnB電平移位，讀出信號OREADn分別上升。并且，讀出信號OREADn上升時，讀出晶體管Td導(dǎo)通，光電二極管H)中積蓄的電荷向浮動擴(kuò)散點FD傳送，根據(jù)浮動擴(kuò)散點FD的信號電平的電壓被用在放大晶體管Tb的柵極上。在這里，通過放大晶體管Tb和負(fù)載晶體管TL構(gòu)成源極跟隨器，所以垂直信號線Vlin的電壓追隨向放大晶體管Tb的柵極加的電壓垂直信號線Vlin的電壓，向垂直信號線Vlin輸出作為讀出電平的輸出電壓Vsig。并且，在列ADC電路4，給予三角波作為斜坡信號Vramp，將讀出電平的輸出電壓Vsig與斜坡信號Vramp的電平相比較。并且，這次將讀出電平的輸出電壓Vsig上計數(shù)，直至IJ與斜坡信號Vramp的電平一致，將讀出電平的輸出電壓Vsig和復(fù)位電平的輸出電壓Vsig的差量數(shù)字化，向存儲器5發(fā)送。其次，在分割期間TC，在線指定信號VLnC上升的狀態(tài)，復(fù)位指示信號PRESET及讀出指示信號PREAD上升時，經(jīng)由圖5AND電路Nll，NI2向緩沖BI，B2輸出線指定信號VLnC。此外，復(fù)位指示信號PRESET，能在讀出指示信號PREAD上升之前比讀出指示信號PREAD的上升提前上升。并且，在緩沖B1，B2，將線指定信號VLnC電平移位，所以讀出信號OREADn及復(fù)位信號ORESETn分別上升。此時，讀出電壓VREAD被設(shè)定為Vr2，所以讀出信號OREADn被設(shè)定為讀出電壓Vr2。并且，讀出信號OREADn和復(fù)位信號ORESETn上升時，讀出晶體管Td及復(fù)位晶體管Tc導(dǎo)通，經(jīng)由浮動擴(kuò)散點FD向電源VDD排出光電二極管H)中積蓄的電荷。其次，在分割期間TD，在線指定信號VLnD上升的狀態(tài)，復(fù)位指示信號PRESET及讀出指示信號PREAD上升時，經(jīng)由圖5AND電路Nll，NI2向緩沖BI，B2輸出線指定信號VLnD。并且，在緩沖BI，B2，將線指定信號VLnD電平移位，讀出信號OREADn及復(fù)位信號ORESETn分別上升。此時，讀出電壓VREAD被設(shè)定為Vr3，所以讀出信號OREADn被設(shè)定為讀出電壓Vr3。并且，讀出信號OREADn和復(fù)位信號ORESETn上升時，讀出晶體管Td及復(fù)位晶體管Tc導(dǎo)通，經(jīng)由浮動擴(kuò)散點FD向電源VDD排出光電二極管H)中積蓄的電荷。其次，在分割期間TE，在線指定信號VLnE上升的狀態(tài)，復(fù)位指示信號PRESET及讀出指示信號PREAD上升時，經(jīng)由圖5AND電路Nll，NI2向緩沖BI，B2輸出線指定信號VLnE。并且，在緩沖BI，B2，將線指定信號VLnE電平移位，讀出信號OREADn及復(fù)位信號ORESETn分別上升。此時，讀出電壓VREAD被設(shè)定為Vr4，所以讀出信號OREADn被設(shè)定為讀出電壓Vr4。并且，讀出信號OREADn和復(fù)位信號ORESETn上升時，讀出晶體管Td及復(fù)位晶體管 Tc導(dǎo)通，經(jīng)由浮動擴(kuò)散點FD向電源VDD排出光電二極管H)中積蓄的電荷。(第2實施方式)圖8是表示第2實施方式涉及的固體拍攝裝置的選擇器14'和電平移位器15'的構(gòu)成例的電路圖。此外，圖8的實例中，選擇器14'和電平移位器15'表示了圖I像素陣列部I的I條線量的構(gòu)成。而且，圖8的實例中，選擇器14'和電平移位器15'表示與讀出信號OREADn相對應(yīng)的部分，省略了與復(fù)位信號ORESETn及行選擇信號OADRESn相對應(yīng)的部分。在圖8，這個固體拍攝裝置中，設(shè)置替換圖5的選擇器14及電平移位器15的選擇器14'和電平移位器15'。在選擇器14'中設(shè)置AND電路N20，在電平移位器15'中設(shè)置NAND電路N21 N24，逆變器B21 B24，N通道場效應(yīng)晶體管麗I MN4及P通道場效應(yīng)晶體管MPl MP4。并且，向AND電路N20的一方的輸入端子輸入讀出指示信號PREAD，向AND電路N20的另一方的輸入端子輸入柵鎖存電路13的第η行的線指定信號VLn。向NAND電路N21 N24的一方的輸入端子分別輸入期間選擇信號STAB，STC, STD,STE，向NAND電路N21 N24的另一方的輸入端子輸入AND電路N20的輸出。此外，期間選擇信號STAB選擇快門期間TA及讀出期間TB，期間選擇信號STC，STD, STE能分別選擇分割期間 TC，TD, TE。而且，N通道場效應(yīng)晶體管麗I和P通道場效應(yīng)晶體管MPl互相并列連接，N通道場效應(yīng)晶體管麗2和P通道場效應(yīng)晶體管MP2互相并列連接，N通道場效應(yīng)晶體管麗3和P通道場效應(yīng)晶體管MP3互相并列連接，N通道場效應(yīng)晶體管MN4和P通道場效應(yīng)晶體管MP4互相并列連接。并且，向N通道場效應(yīng)晶體管麗I和P通道場效應(yīng)晶體管MPl的一方的連接點輸入讀出電壓Vrl，向N通道場效應(yīng)晶體管麗2和P通道場效應(yīng)晶體管MP2的一方的連接點輸入讀出電壓Vr2，向N通道場效應(yīng)晶體管麗3和P通道場效應(yīng)晶體管MP3的一方的連接點輸入讀出電壓Vr3，向N通道場效應(yīng)晶體管MN4和P通道場效應(yīng)晶體管MP4的一方的連接點輸入讀出電壓Vr4。
經(jīng)由逆變器B21向N通道場效應(yīng)晶體管麗I的柵極輸入NAND電路N21的輸出，向P通道場效應(yīng)晶體管MPl的柵極輸入NAND電路N21的輸出。經(jīng)由逆變器B22，向N通道場效應(yīng)晶體管麗2的柵極輸入NAND電路N22的輸出，向P通道場效應(yīng)晶體管MP2的柵極輸入NAND電路N22的輸出。經(jīng)由逆變器B23，向N通道場效應(yīng)晶體管麗3的柵極輸入NAND電路N23的輸出，向P通道場效應(yīng)晶體管MP3的柵極輸入NAND電路N23的輸出。經(jīng)由逆變器B24，向N通道場效應(yīng)晶體管MN4的柵極輸入NAND電路N24的輸出，向P通道場效應(yīng)晶體管MP4的柵極輸入NAND電路N24的輸出。并且，在線指定信號VLn上升的狀態(tài)讀出指示信號PREAD上升時，向NAND電路N21 N24輸出其線指定信號VLn。并且，在快門期間TA及讀出期間TB期間選擇信號STAB 上升時，NAND電路N21的輸出下降，N通道場效應(yīng)晶體管麗I和P通道場效應(yīng)晶體管MPl導(dǎo)通，所以讀出信號Φ READn被設(shè)定為讀出電壓VrI。而且，在分割期間TC，期間選擇信號STC上升時，NAND電路N22的輸出下降，N通道場效應(yīng)晶體管MN2和P通道場效應(yīng)晶體管MP2導(dǎo)通，所以讀出信號OREADn被設(shè)定為讀出電壓Vr2。而且，在分割期間TD，期間選擇信號STD上升時，NAND電路N23的輸出下降，N通道場效應(yīng)晶體管麗3和P通道場效應(yīng)晶體管MP3導(dǎo)通，所以讀出信號OREADn被設(shè)定為讀出電壓Vr3。而且，在分割期間TE，期間選擇信號STE上升時，NAND電路N24的輸出下降，N通道場效應(yīng)晶體管MN4和P通道場效應(yīng)晶體管MP4導(dǎo)通，所以讀出信號OREADn被設(shè)定為讀出電壓Vr4。在這里，圖5的構(gòu)成中，為了使讀出信號OREADn變化至讀出電壓Vrl Vr4，需要使讀出電壓VREAD的電平以階段狀變化，對此，圖8的構(gòu)成中，可用固定的讀出電壓Vrl Vr4使讀出信號OREADn的電平變化。(第3實施方式)圖9是表示第3實施方式涉及的固體拍攝裝置的讀出信號的施加定時和光電二極管的信號量的關(guān)系的定時圖表。在圖9，這個實施方式中，積蓄期間TX以1/2，1/4，1/8及1/16為分界來分割積蓄期間TX，成為其分割期間TC，TD, TE，TF, TG0即，分割期間TC為到積蓄期間TX的1/2的期間，分割期間TD為從積蓄期間TX的1/2到3/4的期間，分割期間TE為從積蓄期間TX的3/4到7/8的期間，分割期間TF為從積蓄期間TX的7/8到15/16的期間，分割期間GE為從積蓄期間TX的15/16到31/32的期間。此時，在分割期間TC，讀出信號OREADn的讀出電壓被設(shè)定為Vr2，在分割期間TD，讀出信號OREADn的讀出電壓被設(shè)定為Vr3，在分割期間TE，讀出信號OREADn的讀出電壓被設(shè)定為Vr4，在分割期間TF，讀出信號OREADn的讀出電壓被設(shè)定為Vr5，在分割期間TG，讀出信號OREADn的讀出電壓被設(shè)定為Vr6。讀出電壓Vr2可設(shè)定為從光電二極管H)讀出飽和的約50%以下的信號的電壓。讀出電壓Vr3可設(shè)定為從光電二極管H)讀出飽和的約25%以下的信號的電壓。讀出電壓Vr4可設(shè)定為從光電二極管F1D讀出飽和的約12. 5%以下的信號的電壓。讀出電壓Vr5可設(shè)定為從光電二極管ro讀出飽和的約6. 25%以下的信號的電壓。讀出電壓Vr6可設(shè)定為從光電二極管F1D讀出飽和的約3. 125%以下的信號的電壓。例如，快門期間TA及讀出期間TB的讀出信號的電平為3V時，分割期間TC的讀出信號的電平為2V，分割期間TD的讀出信號的電平為I. 5V，分割期間TE的讀出信號的電平為IV，分割期間TF的讀出信號的電平為O. 5V，分割期間TG的讀出信號的電平為O. 25V。而且，例如，在分割期間TC，對每16條量的線一并施加讀出電壓Vr2，在分割期間TD，對每8條量的線一并施加讀出電壓Vr3，在分割期間TE，對每4條量的線一并施加讀出電壓Vr4，在分割期間TF，對每2條量的線一并施加讀出電壓Vr5，在分割期間TF，對每I條量的線一并施加讀出電壓Vr6。由此，能從各像素PC使積蓄期間TX的途中的飽和信號以上的信號電荷多次排出，僅分割期間TG后的三角形的灰色部分的信號成為彌散量。為此，相比于在積蓄期間TX從像素PC不排出過剩電荷的場合，能將彌散量降低為約1/1024，能將例如在102 4像素擴(kuò)大的過剩信號電荷降低為I像素量。此外，為了更加減少彌散量，可以進(jìn)一步增加積蓄期間TX的分割數(shù)。說明了本發(fā)明的幾個實施方式，但是，這些實施方式，作為實例出示，不意圖限定發(fā)明的范圍。這些新的實施方式，可以用其他的各種各樣的形態(tài)實施，在不越出發(fā)明的要旨的范圍內(nèi)，能進(jìn)行各種的省略，調(diào)換，變更。這些實施方式及其變形，包含在發(fā)明的范圍和要旨內(nèi)，并且包含在權(quán)利要求的范圍內(nèi)記載的發(fā)明及其等同物的范圍內(nèi)。
權(quán)利要求
1.一種固體拍攝裝置，其特征在于，包括 像素陣列部，以矩陣狀配置有積蓄光電變換的電荷的像素；以及垂直驅(qū)動電路，在各像素的積蓄期間對每多條線一并驅(qū)動上述像素，使上述像素中積蓄的預(yù)定電平以上的電荷排出。
2.如權(quán)利要求I所述的固體拍攝裝置，其特征在于，上述垂直驅(qū)動電路，在上述像素的讀出期間對每I條線驅(qū)動上述像素，使上述像素中積蓄的全部的電荷讀出。
3.如權(quán)利要求I所述的固體拍攝裝置，其特征在于，上述垂直驅(qū)動電路，在上述像素的積蓄期間多次施加與在上述像素的讀出期間施加的讀出信號相比電平小的讀出信號。
4.如權(quán)利要求3所述的固體拍攝裝置，其特征在于，上述垂直驅(qū)動電路，伴隨上述積蓄期間變短，將上述讀出信號的電平變小。
5.如權(quán)利要求4所述的固體拍攝裝置，其特征在于，上述垂直驅(qū)動電路中，上述積蓄期間以成為1/2及1/4為分界，將上述讀出信號的電平變小。
6.如權(quán)利要求I所述的固體拍攝裝置，其特征在于， 上述垂直驅(qū)動電路包括 解碼器電路，對每I條線指定上述像素陣列部的選擇行； 解碼器控制電路，控制上述解碼器電路的行選擇定時； 第I鎖存電路，保持由上述解碼器電路指定的選擇行的數(shù)據(jù)； 第2鎖存電路，對每多條線一并保持在上述第I鎖存電路中保持的選擇行的數(shù)據(jù)； 選擇器，選擇驅(qū)動上述像素的信號；以及 電平移位器，控制驅(qū)動上述像素的信號的輸出電平。
7.如權(quán)利要求6所述的固體拍攝裝置，其特征在于，包括 第I柵電路，控制向上述第I鎖存電路輸出由上述解碼器電路指定的選擇行的數(shù)據(jù)的定時；以及 第2柵電路，控制向上述第2鎖存電路輸出上述第I鎖存電路中保持的選擇行的數(shù)據(jù)的定時。
8.如權(quán)利要求7所述的固體拍攝裝置，其特征在于，上述解碼器控制電路包括設(shè)置有多個輔助計數(shù)器的多計數(shù)器。
9.如權(quán)利要求8所述的固體拍攝裝置，其特征在于，上述解碼器控制電路包括轉(zhuǎn)換部，基于分割水平掃描期間的控制信號轉(zhuǎn)換上述計數(shù)器。
10.如權(quán)利要求9所述的固體拍攝裝置，其特征在于，I水平掃描期間包括快門期間、讀出期間及積蓄期間。
11.如權(quán)利要求10所述的固體拍攝裝置，其特征在于，上述積蓄期間包括多個分割期間。
12.如權(quán)利要求11所述的固體拍攝裝置，其特征在于，上述分割期間被分割為多個細(xì)分割期間。
13.如權(quán)利要求12所述的固體拍攝裝置，其特征在于，上述輔助計數(shù)器對每個上述快門期間、上述讀出期間及上述細(xì)分割期間向上述解碼器電路輸出計數(shù)值。
14.如權(quán)利要求13所述的固體拍攝裝置，其特征在于，對每I條線設(shè)置上述第I鎖存電路及上述第2鎖存電路。
15.如權(quán)利要求14所述的固體拍攝裝置，其特征在于，用上述細(xì)分割期間的上述計數(shù)值指定選擇行的I條線量，其選擇行的值被保持在上述第I鎖存電路。
16.如權(quán)利要求15所述的固體拍攝裝置，其特征在于，上述第I鎖存電路中以時間分割地保持的多個選擇行的值被一并保持在上述第2鎖存電路。
17.如權(quán)利要求16所述的固體拍攝裝置，其特征在于，在上述分割期間一并排出關(guān)于上述第2鎖存電路中保持的選擇行指定的多條線的像素的電荷。
18.如權(quán)利要求6所述的固體拍攝裝置，其特征在于，上述電平移位器將上述讀出信號的電平以階段狀變小。
19.如權(quán)利要求6所述的固體拍攝裝置，其特征在于，上述電平移位器包括多路復(fù)用器，選擇轉(zhuǎn)換多個電平不相同的電壓信號。
20.如權(quán)利要求6所述的固體拍攝裝置，其特征在于，上述像素包括 光電二極管，進(jìn)行光電變換； 讀出晶體管，從上述光電二極管向浮動擴(kuò)散點傳送信號； 復(fù)位晶體管，將上述浮動擴(kuò)散點中積蓄的信號復(fù)位；以及 放大晶體管，檢測上述浮動擴(kuò)散點的電位。
全文摘要
公開一種固體拍攝裝置。根據(jù)實施方式，上述固體拍攝裝置包括像素陣列部，以矩陣狀配置積蓄光電變換的電荷的像素；以及垂直驅(qū)動電路，在各像素的積蓄期間對每多條線一并驅(qū)動上述像素，使上述像素中積蓄的預(yù)定電平以上的電荷排出。
文檔編號H04N5/341GK102857709SQ20121007075
公開日2013年1月2日 申請日期2012年3月16日 優(yōu)先權(quán)日2011年6月28日
發(fā)明者江川佳孝 申請人:株式會社 東芝