本發(fā)明涉及無線通信領域，尤其涉及一種解速率匹配方法和裝置。

背景技術(shù)：
在長期演進(LongTermEvolution，LTE)系統(tǒng)中，終端不知道當前的傳輸模式、物理下行控制信道(PhysicalDownlinkControlChannel，PDDCH)的格式(format)(即控制信道元素(ControlChannelElement，CCE)的聚合等級)，且同一種聚合等級，還存在多個可能的起始位置，此外同一時刻存在多種下行控制信息(DownlinkControlInformation，DCI)，終端需要盲檢PDCCH的這些信息。對于每一種不同的原始比特信息、每一種聚合等級、每一種不同的CCE起始位置，均需要進行一次速率匹配。在LTE版本(Release9)系統(tǒng)中，終端盲檢PDCCH時的解速率匹配次數(shù)最大為44次，一般的時候也需要38次，對于20M的系統(tǒng)，不同DCI格式的最大原始比特信息長度為57比特，因此如何提高短塊(block)的解速率匹配速度對于降低終端盲檢PDCCH的運行時間有著至關(guān)重要的作用。隨著LTE系統(tǒng)的不斷演進，在長期演進升級(LongTermEvolution-Advanced，LTE-A)系統(tǒng)中，引入了載波聚合特性，不同的成員載波之間支持PDCCH的跨載波調(diào)度，PDCCH盲檢次數(shù)進一步加大，此時PDCCH的盲檢次數(shù)為44+32*N_DL_SCC+16*N_ULM_CC，其中N_DL_SCC為下行輔載波數(shù)量，N_ULM_CC為與激活下行載波有系統(tǒng)信息塊2(SystemInformationBlock，SIB2)綁定關(guān)系(Linkage)且進行上行傳輸?shù)纳闲休d波數(shù)量。在LTE-A系統(tǒng)中，最多有5個成員載波，輔載波數(shù)量N_DL_SCC最大為4，N_ULM_CC最大數(shù)為5，此時盲檢次數(shù)最大為252次，相應的解速率匹配的次數(shù)也增大到252次，因此在LTE-A系統(tǒng)中，進一步體現(xiàn)出減少解速率匹配運行時間的必要。在LTE、LTE-A系統(tǒng)中，DCI信息采用咬尾卷積(Tailbitingconvolutionalcoding)編碼，如圖1所示，其現(xiàn)有的解速率匹配的實現(xiàn)方案如下：輸入?yún)?shù)如下：原始的輸入比特信息長度A，CCE的聚合等級B；輸入數(shù)據(jù)：X(1：72*B)；步驟1：根據(jù)原始輸入比特信息長度計算出系統(tǒng)信息S，第一校驗信息Y1及第二校驗信息Y2進行32列交織時填充比特信息的位置及數(shù)目；步驟2：判斷72*B是否大于3*A，若是，則到步驟3，否則，N1等于72*B，Z(1：N1)＝X(1：N1)，并進入步驟4；步驟3：:對于超過3A長度的信息X(3*A+1：72*B)與其對應位置的信息X(1：3A)信息相加，此時N1等于3*A，累加后的數(shù)據(jù)序列為Z(1：N1)；步驟4：根據(jù)步驟1計算出的填充比特信息的位置及數(shù)據(jù)Z(1：N1)還原得到序列Z1，即找到填充比特在序列Z1中的位置，及按照Z序列在Z1中應存放的位置依次存放，Z1序列的長度為3*B，還原成Z1序列時沒有填充比特及Z序列元素的其它位置填0；步驟5：根據(jù)Z1序列分別得到以下三個序列：S1(1:B)＝Z1(1:B),S2(1:B)＝Z1(B+2*i+1),i∈(0:B-1)S3(1:B)＝Z1(B+2*i),,i∈(1:B)并將序列S1,S2,S3按照一列一列的方式排成行、32列的矩陣M1,M2,M3；步驟6：根據(jù)第三代移動通信標準化組織(3rdGenerationPartnershipProject，3GPP)TS36.212V9.3.0協(xié)議的交織表格生成32列的反交織表P1(1:32)，將M1,M2,M3以列的方式按照交織表P1(1:32)進列交織，將交織后的數(shù)據(jù)按照一行一行的方式讀出，讀出的時候，第一行要偏移32-A％32，讀出來的序列為K1,K2,K3，K1,K2,K3即為解速率匹配的輸出，要送到譯碼器進行譯碼。現(xiàn)有的解速率匹配方法具有如下缺點：第一，完整的按照速率匹配的逆過程來實現(xiàn)，較為繁雜，實現(xiàn)時較為復雜且極易出錯；第二，實現(xiàn)過程中存在多次數(shù)據(jù)重排，需要進行多次數(shù)據(jù)拷貝，拷貝時還需要考慮數(shù)據(jù)的對齊問題，實現(xiàn)時需要比較多的緩存；第三，較耗時，對于PDCCH盲檢需要進行多次速率匹配的場景，會大大的延長終端的處理時間。

技術(shù)實現(xiàn)要素：
本發(fā)明實施例提供一種解速率匹配方法和裝置，用于提高解速率匹配的效率。一種解速率匹配方法，該方法包括：接收輸入的需要進行解速率匹配的信號序列；若所述信號序列的長度大于編碼后且未速率匹配前的發(fā)送序列的比特長度，則將所述信號序列劃分為多個長度不大于所述比特長度的序列，并將劃分后的序列進行累加，得到累加后的序列；根據(jù)預先生成的解速率匹配映射表對累加后的序列進行數(shù)據(jù)重排，得到解速率匹配的輸出序列；若所述信號序列的長度不大于編碼后且未速率匹配前的發(fā)送序列的比特長度，則根據(jù)預先得到的解速率匹配映射表對所述信號序列進行數(shù)據(jù)重排，得到解速率匹配的輸出序列。一種解速率匹配裝置，該裝置包括：輸入序列接收單元，用于接收輸入的需要進行解速率匹配的信號序列；解速率匹配單元，用于在所述信號序列的長度大于編碼后且未速率匹配前的發(fā)送序列的比特長度時，將所述信號序列劃分為多個長度不大于所述比特長度的序列，并將劃分后的序列進行累加，得到累加后的序列；根據(jù)預先生成的解速率匹配映射表對累加后的序列進行數(shù)據(jù)重排，得到解速率匹配的輸出序列；在所述信號序列的長度不大于編碼后且未速率匹配前的發(fā)送序列的比特長度時，根據(jù)預先得到的解速率匹配映射表對所述信號序列進行數(shù)據(jù)重排，得到解速率匹配的輸出序列。本方案中，在接收到輸入的需要進行解速率匹配的信號序列后，若該信號序列的長度大于編碼后且未速率匹配前的發(fā)送序列的比特長度，則將所述信號序列劃分為多個長度不大于所述比特長度的序列，并將劃分后的序列進行累加，得到累加后的序列；根據(jù)預先生成的解速率匹配映射表對累加后的序列進行數(shù)據(jù)重排，得到解速率匹配的輸出序列；若該信號序列的長度不大于編碼后且未速率匹配前的發(fā)送序列的比特長度，則根據(jù)預先得到的解速率匹配映射表對該信號序列進行數(shù)據(jù)重排，得到解速率匹配的輸出序列?？梢?，本方案中，解速率匹配的過程僅需要按照解速率匹配映射表進行一次數(shù)據(jù)重排，實現(xiàn)流程簡單，大大的縮短了解速率匹配的時間，進而提高了解速率匹配的效率。附圖說明圖1為現(xiàn)有技術(shù)中解速率匹配的流程示意圖；圖2為本發(fā)明實施例提供的方法流程示意圖；圖3為本發(fā)明實施例一的流程示意圖；圖4為本發(fā)明實施例提供的裝置結(jié)構(gòu)示意圖。具體實施方式為了提高解速率匹配的效率，本發(fā)明實施例提供一種解速率匹配方法，本方法中，根據(jù)預先生成的解速率匹配映射表進行解速率匹配。參見圖2，本發(fā)明實施例提供的解速率匹配方法，包括以下步驟：步驟20：接收輸入的需要進行解速率匹配的信號序列；步驟21：若所述信號序列的長度大于編碼后且未速率匹配前的發(fā)送序列(該發(fā)送序列是在發(fā)送端的與所述信號序列對應的發(fā)送序列，本方法的執(zhí)行主體為接收端)的比特長度，則將所述信號序列劃分為多個長度不大于所述比特長度的序列，并將劃分后的序列進行累加，得到累加后的序列；根據(jù)預先生成的解速率匹配映射表對累加后的序列進行數(shù)據(jù)重排，得到解速率匹配的輸出序列；若所述信號序列的長度不大于編碼后且未速率匹配前的發(fā)送序列的比特長度，則根據(jù)預先得到的解速率匹配映射表對所述信號序列進行數(shù)據(jù)重排，得到解速率匹配的輸出序列。這里，將所述信號序列劃分為多個長度不大于所述比特長度的序列，并將劃分后的序列進行累加，是指將劃分后的各序列中對應位置的信息比特進行累加。例如，若所述信號序列的長度為13，編碼后的發(fā)送信號的長度為5，則將所述信號序列劃分為三個序列：第一個序列包含所述信號序列中的第1到第5比特位的信息比特，第二個序列包含所述信號序列中的第6到第10比特位的信息比特，第三個序列包含所述信號序列中的第11到第13比特位的信息比特；然后，將所述信號序列中第11比特位的信息比特與第6比特位的信息比特和第1比特位的信息比特累加，累加結(jié)果作為累加后的序列的第1個點，將所述信號序列中第12比特位的信息比特與第7比特位的信息比特和第2比特位的信息比特累加，累加結(jié)果作為累加后的序列的第2個點；將所述信號序列中第13比特位的信息比特與第8比特位的信息比特和第3比特位的信息比特累加，累加結(jié)果作為累加后的序列的第3個點；將所述信號序列中第9比特位的信息比特與第4比特位的信息比特累加，累加結(jié)果作為累加后的序列的第4個點；將所述信號序列中第10比特位的信息比特與第5比特位的信息比特累加，累加結(jié)果作為累加后的序列的第5個點；最終得到長度為5的累加后的序列。具體的，步驟21中，根據(jù)預先得到的解速率匹配映射表對所述信號序列進行數(shù)據(jù)重排，得到解速率匹配的輸出序列，具體實現(xiàn)可以如下：將解速率匹配的輸出序列K初始化為0，K的長度為編碼后且未速率匹配前的發(fā)送序列的比特長度；根據(jù)所述解速率匹配映射表對所述信號序列Z進行數(shù)據(jù)重排，使得K(M(i))＝Z(i),i∈[1:Q]；其中Q為所述信號序列的長度，M為所述解速率匹配映射表中包含的序列；M定義了累加后的序列或所述信號序列，與解速率匹配后的序列之間的映射關(guān)系。生成解速率匹配的輸出序列K1、K2和K3，其中K1＝K[1:A]，即序列K1由序列K中第1個信息比特到第A個信息比特構(gòu)成；K2＝K[A+1:2A]，即序列K2由序列K中第A+1個信息比特到第2A個信息比特構(gòu)成；K3＝K[2A+1:3A]，即序列K3由序列K中第2A+1個信息比特到第3A個信息比特構(gòu)成。其中A為編碼后且未速率匹配前的發(fā)送序列的比特長度的三分之一。具體的，步驟21中，根據(jù)預先得到的解速率匹配映射表對累加后的序列進行數(shù)據(jù)重排，得到解速率匹配的輸出序列，具體實現(xiàn)可以如下：所述累加后的序列為信號序列Z1，并表達為Z1(i),i∈[1:Q1]，對累加后的序列進行重排后輸出的序列為輸出序列K1；將解速率匹配的輸出序列K1初始化為0，K1的長度為編碼后且未速率匹配前的發(fā)送序列的比特長度；根據(jù)所述解速率匹配映射表對累加后的序列Z1進行數(shù)據(jù)重排，使得K1(M(i))＝Z1(i),i∈[1:Q1]；其中Q1為累加后的序列的長度，M為所述解速率匹配映射表中包含的序列；生成解速率匹配的輸出序列K11、K12和K13，其中K11＝K1[1:A]，即序列K11由序列K1中第1個信息比特到第A個信息比特構(gòu)成；K12＝K1[A+1:2A]，即序列K12由序列K1中第A+1個信息比特到第2A個信息比特構(gòu)成；K13＝K1[2A+1:3A]，即序列K13由序列K1中第2A+1個信息比特到第3A個信息比特構(gòu)成。其中A為編碼后且未速率匹配前的發(fā)送序列的比特長度的三分之一。預先生成所述解速率匹配映射表的方法可以如下：首先，生成序列A1、A2和A3，其中A1＝1：A，即序列A1的長度為A，序列A1的第i個信息比特為i，i在[1，A]中取值；A2＝A+1：2A，即序列A2的長度為A，序列A2的第i個信息比特為A+i，i在[1，A]中取值；A3＝2A+1：3A，即序列A3的長度為A，序列A3的第i個信息比特為2A+i，i在[1，A]中取值；A為編碼后且未速率匹配前的發(fā)送序列的比特長度的三分之一；然后，生成長度為pad_num+A的序列B1、B2和B3，其中B1＝[pad_num個null，A1]，即序列B1由pad_num個null及A1構(gòu)成；B2＝[pad_num個null，A2]，即序列B2由pad_num個null及A2構(gòu)成；B3＝[pad_num個null，A3]，即序列B3由pad_num個null及A3構(gòu)成；并分別將序列B1、B2和B3排列成row_num行、colon_num列的矩陣，其中N為交織表的長度，null為填充比特；colon_num＝N；這里，可以將序列B1、B2和B3，按照行的順序排列成row_num行、colon_num列的矩陣；接著，分別將得到的三個矩陣按照交織表進行列交織，讀出列交織后得到的矩陣中的信息比特，得到序列C1、C2和C3；根據(jù)C1、C2和C3構(gòu)造長度為row_num*colon_num*3的序列W：在k＝1,…,KΠ時，wk＝C1；在k＝0,…,K∏-1時，在k＝1,…,KΠ時，其中KΠ＝row_num*colon_num；這里，可以按照列的順序讀出列交織后得到的矩陣中的信息比特，得到序列C1、C2和C3。最后，依次讀出序列W中不為填充比特的信息比特，將由讀出的信息比特構(gòu)成的長度為3A的序列M添加到解速率匹配映射表中。本發(fā)明中，所述發(fā)送信號可以為：通過物理下行控制信道(PDCCH)發(fā)送的下行控制信息(DCI)；或者，通過物理上行共享信道(PUSCH)發(fā)送的信息長度大于11比特的信道質(zhì)量指示(CQI)信息。對發(fā)送信號進行編碼時采用的編碼方式可以為：卷積編碼或turbo編碼，等等。下面結(jié)合具體實施例對本發(fā)明進行說明：實施例一：可以適用于短block(即原始信息比特較少)的解速率匹配方案，如圖3所示，其實現(xiàn)方式如下：步驟31：生成解速率匹配映射表，解速率匹配映射表的生成可以預先生成，且只需要生成一次；步驟32：判斷輸入的需要進行解速率匹配的信號序列的長度N1是否大于編碼后且未速率匹配前的發(fā)送序列的比特長度N2，若是，則到步驟33，否則，將輸入的信號序列作為序列Z，并到步驟34；步驟33：將所述信號序列劃分為多個長度不大于N2的序列，并將劃分后的序列進行累加，得到累加后的序列Z；步驟34：根據(jù)預先生成的解速率匹配映射表對序列Z進行數(shù)據(jù)重排，得到解速率匹配的輸出序列K1、K2、K3。實施例二：速率匹配的過程就是對編碼完成的發(fā)送信號進行重排，打孔或者重復，實際上就可以理解為序列Z到Z1的一種映射，解速率匹配就是一個逆過程，即累加，反重排，打孔掉的數(shù)據(jù)填0，因此采用查表實現(xiàn)解速率匹配時，關(guān)鍵就是解速率匹配映射表的生成，這個表可以事先根據(jù)原始信息比特的長度及速率匹配的方式生成。場景假設：LTE系統(tǒng)的PDCCH使用卷積編碼方式，DCI的比特長度為51比特，PDCCH采用16位的CRC校驗，添加校驗信息后的信息比特長度為67比特，采用1/3的咬尾卷積編碼，編碼后DCI的長度為201，解速率匹配映射表只用201個字節(jié)即可。解速率匹配表的生成方式如下：步驟一、生成序列A1＝1:67,A2＝68:134,A3＝135:201；步驟二、設置row_num＝3,colon_num＝32，pad_num＝29，生成序列B1＝[pad_num個null，A1]，B2＝[pad_num個null，A2]B3＝[pad_num個null，A3]，分別將序列B1、B2和B3按照行的順序排列成row_num行，colon_num列的矩陣，其中null為填充比特；步驟三、分別將得到的三個矩陣按照P(1:32)的交織表進行列交織(注：表中的0對應第一列，依次類推)，分別將列交織得到的矩陣按照列的形式讀出，得到序列C1，C2，C3，并構(gòu)造序列W，KΠ＝96：wk＝C1fork＝1,…,KΠ；fork＝0,…,KΠ-1；fork＝1,…,KΠ；表1：列交織表步驟四：依次讀出序列W中的信息比特，若為填充比特，則直接跳過，讀一下值，依次繼續(xù)，最后將讀出來的得到的序列M添加到解速率匹配映射表中，序列M的長度為201，其中每個元素用一個字節(jié)表示。實施例三：場景假設：原始信息比特長度為67比特，采用1/3的咬尾卷積編碼，解速率匹配映射表M為201個字節(jié)，輸入的需要進行解速率匹配的信號序列為Z，其長度為144；解速率匹配過程如下：步驟一、將解速率匹配的輸出序列K初始化為0，K的長度為201；步驟二、根據(jù)解速率匹配映射表對序列Z進行數(shù)據(jù)重排，K(M(i))＝Z(i),i∈[1:144]；步驟三、生成解速率匹配的輸出序列K1、K2和K3，其中K1＝K[1:67],K2＝K[68:134],K3＝K[135:201]。參見圖4，本發(fā)明實施例提供一種解速率匹配裝置，該裝置包括：輸入序列接收單元40，用于接收輸入的需要進行解速率匹配的信號序列；解速率匹配單元41，用于在所述信號序列的長度大于編碼后且未速率匹配前的發(fā)送序列的比特長度時，將所述信號序列劃分為多個長度不大于所述比特長度的序列，并將劃分后的序列進行累加，得到累加后的序列；根據(jù)預先生成的解速率匹配映射表對累加后的序列進行數(shù)據(jù)重排，得到解速率匹配的輸出序列；在所述信號序列的長度不大于編碼后且未速率匹配前的發(fā)送序列的比特長度時，根據(jù)預先得到的解速率匹配映射表對所述信號序列進行數(shù)據(jù)重排，得到解速率匹配的輸出序列。進一步的，所述解速率匹配單元用于：按照如下方法根據(jù)預先得到的解速率匹配映射表對所述信號序列進行數(shù)據(jù)重排，得到解速率匹配的輸出序列：將解速率匹配的輸出序列K初始化為0，K的長度為編碼后且未速率匹配前的發(fā)送序列的比特長度；根據(jù)所述解速率匹配映射表對所述信號序列Z進行數(shù)據(jù)重排，使得K(M(i))＝Z(i),i∈[1:Q]；其中Q為所述信號序列的長度，M為所述解速率匹配映射表中包含的序列；生成解速率匹配的輸出序列K1、K2和K3，其中K1＝K[1:A],K2＝K[A+1:2A],K3＝K[2A+1:3A]，其中A為編碼后且未速率匹配前的發(fā)送序列的比特長度的三分之一。進一步的，所述解速率匹配單元用于：按照如下方法根據(jù)預先得到的解速率匹配映射表對累加后的序列進行數(shù)據(jù)重排，得到解速率匹配的輸出序列：所述累加后的序列為信號序列Z1，并表達為Z1(i),i∈[1:Q1]，對累加后的序列進行重排后輸出的序列為輸出序列K1；將解速率匹配的輸出序列K1初始化為0，K1的長度為編碼后且未速率匹配前的發(fā)送序列的比特長度；根據(jù)所述解速率匹配映射表對累加后的序列Z1進行數(shù)據(jù)重排，使得K1(M(i))＝Z1(i),i∈[1:Q1]；其中Q1為累加后的序列的長度，M為所述解速率匹配映射表中包含的序列；生成解速率匹配的輸出序列K11、K12和K13，其中K11＝K1[1:A],K12＝K1[A+1:2A],K13＝K1[2A+1:3A]，其中A為編碼后且未速率匹配前的發(fā)送序列的比特長度的三分之一。進一步的，該裝置還包括：映射表生成單元，用于生成長度為A的序列A1、A2和A3，其中A1＝1：A，A2＝A+1：2A，A3＝2A+1：3A；A為編碼后且未速率匹配前的發(fā)送序列的比特長度的三分之一；生成長度為pad_num+A的序列B1、B2和B3，其中B1＝[pad_num個null，A1]，B2＝[pad_num個null，A2]，B3＝[pad_num個null，A3]；分別將序列B1、B2和B3排列成row_num行、colon_num列的矩陣，其中N為交織表的長度，null為填充比特；colon_num＝N；分別將得到的三個矩陣按照交織表進行列交織，讀出列交織后得到的矩陣中的信息比特，得到序列C1、C2和C3；根據(jù)C1、C2和C3構(gòu)造長度為row_num*colon_num*3的序列W：在k＝1,…,KΠ時，wk＝C1；在k＝0,…,KΠ-1時，在k＝1,…,KΠ時，其中KΠ＝row_num*colon_num；依次讀出序列W中不為填充比特的信息比特，將由讀出的信息比特構(gòu)成的長度為3A的序列M添加到解速率匹配映射表中。進一步的，所述映射表生成單元用于：將序列B1、B2和B3，按照行的順序排列成row_num行、colon_num列的矩陣；按照列的順序讀出列交織后得到的矩陣中的信息比特，得到序列C1、C2和C3。進一步的，所述發(fā)送信號為：通過物理下行控制信道PDCCH發(fā)送的下行控制信息DCI；或者，通過物理上行共享信道PUSCH發(fā)送的信息比特大于11比特的信道質(zhì)量指示CQI信息。進一步的，對發(fā)送信號進行編碼時采用的編碼方式為：卷積編碼或turbo編碼。本發(fā)明不僅可以用于LTE、LTE-A中終端側(cè)的PDCCH的解速率匹配，也可以用于上行PUSCH中信息比特大于11比特的CQI信息的解速率匹配；本發(fā)明不僅可以用于LTE、LTE-A系統(tǒng)中，也可以用于類似的需要進行填充、交織解速率匹配較為繁雜的且原始信息比特較短的其它系統(tǒng)中；本發(fā)明不依賴于編碼的形式，不僅可用于卷積編碼的解速率匹配，也可以用于turbo編碼的解速率匹配等。綜上，本發(fā)明的有益效果包括：本發(fā)明實施例提供的方案中，在接收到輸入的需要進行解速率匹配的信號序列后，若該信號序列的長度大于編碼后且未速率匹配前的發(fā)送序列的比特長度，則將所述信號序列劃分為多個長度不大于所述比特長度的序列，并將劃分后的序列進行累加，得到累加后的序列；根據(jù)預先生成的解速率匹配映射表對累加后的序列進行數(shù)據(jù)重排，得到解速率匹配的輸出序列；若該信號序列的長度不大于編碼后且未速率匹配前的發(fā)送序列的比特長度，則根據(jù)預先得到的解速率匹配映射表對該信號序列進行數(shù)據(jù)重排，得到解速率匹配的輸出序列?？蓪?，本方案中，解速率匹配的過程僅需要按照解速率匹配映射表進行一次數(shù)據(jù)重排，實現(xiàn)流程簡單，大大的縮短了解速率匹配的時間，進而提高了解速率匹配的效率。本發(fā)明中，解速率匹配映射表預先生成，只需要計算一次，映射表的大小依賴于原始信息比特的長度，對于短block的場景，映射表的大小較小，利于實際產(chǎn)品實現(xiàn)；本發(fā)明中，對于LTE這種終端盲檢PDCCH需要進行多次解速率匹配的場景，大大的減少了終端盲檢的時間。本發(fā)明中，對于LTE-A存在載波聚合的場景，解速率匹配次數(shù)急劇增多的場景，該方案顯得更為必要。本發(fā)明是參照根據(jù)本發(fā)明實施例的方法、設備(系統(tǒng))、和計算機程序產(chǎn)品的流程圖和/或方框圖來描述的。應理解可由計算機程序指令實現(xiàn)流程圖和/或方框圖中的每一流程和/或方框、以及流程圖和/或方框圖中的流程和/或方框的結(jié)合?？商峁┻@些計算機程序指令到通用計算機、專用計算機、嵌入式處理機或其他可編程數(shù)據(jù)處理設備的處理器以產(chǎn)生一個機器，使得通過計算機或其他可編程數(shù)據(jù)處理設備的處理器執(zhí)行的指令產(chǎn)生用于實現(xiàn)在流程圖一個流程或多個流程和/或方框圖一個方框或多個方框中指定的功能的裝置。這些計算機程序指令也可存儲在能引導計算機或其他可編程數(shù)據(jù)處理設備以特定方式工作的計算機可讀存儲器中，使得存儲在該計算機可讀存儲器中的指令產(chǎn)生包括指令裝置的制造品，該指令裝置實現(xiàn)在流程圖一個流程或多個流程和/或方框圖一個方框或多個方框中指定的功能。這些計算機程序指令也可裝載到計算機或其他可編程數(shù)據(jù)處理設備上，使得在計算機或其他可編程設備上執(zhí)行一系列操作步驟以產(chǎn)生計算機實現(xiàn)的處理，從而在計算機或其他可編程設備上執(zhí)行的指令提供用于實現(xiàn)在流程圖一個流程或多個流程和/或方框圖一個方框或多個方框中指定的功能的步驟。盡管已描述了本發(fā)明的優(yōu)選實施例，但本領域內(nèi)的技術(shù)人員一旦得知了基本創(chuàng)造性概念，則可對這些實施例作出另外的變更和修改。所以，所附權(quán)利要求意欲解釋為包括優(yōu)選實施例以及落入本發(fā)明范圍的所有變更和修改。顯然，本領域的技術(shù)人員可以對本發(fā)明進行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動和變型在內(nèi)。