本發(fā)明是關(guān)于一種數(shù)據(jù)傳輸系統(tǒng)以及數(shù)據(jù)傳輸方法；特別是一種數(shù)字?jǐn)?shù)據(jù)傳輸系統(tǒng)以及數(shù)字?jǐn)?shù)據(jù)傳輸方法。

背景技術(shù)：
在目前串行列接(SerialLink)傳輸技術(shù)中，輸出端在輸出一位元組(Byte)前須對(duì)其編碼，以產(chǎn)生一待解碼位元組。解碼端則是在收到待解碼位元組之后，根據(jù)輸出端的編碼演算法判斷待解碼位元組是包含數(shù)據(jù)或是指令。在進(jìn)行編碼時(shí)，現(xiàn)有編碼技術(shù)通常是將該些八位元的數(shù)字?jǐn)?shù)據(jù)或數(shù)字指令轉(zhuǎn)換為九位元或十位元的待解碼位元組。上述待解碼位元組多出來(lái)的位元供解碼端判定數(shù)據(jù)的種類。上述根據(jù)將八位元的數(shù)字?jǐn)?shù)據(jù)或數(shù)字指令轉(zhuǎn)換為十位元待解碼位元組的傳輸技術(shù)包含用于PCI-E的8b10b編碼以及最小化傳輸差分信號(hào)(TransitionMinimizedDifferentialSignaling，TMDS)。上述用于PCI-E技術(shù)所產(chǎn)生的待解碼位元組通常具有相同數(shù)目的0和1，因此可達(dá)成直流平衡(DCBalance)的信號(hào)傳輸要求。此外，用于PCI-E技術(shù)所產(chǎn)生的待解碼位元組并不包含過(guò)長(zhǎng)連續(xù)排列的0或1。另一方面，最小化傳輸差分信號(hào)技術(shù)所產(chǎn)生的待解碼位元組則是具有最少的電壓位準(zhǔn)切換(DataTransition)，以避免信號(hào)在傳輸過(guò)程中產(chǎn)生過(guò)多的電磁干擾的影響。此外，根據(jù)將八位元的數(shù)字?jǐn)?shù)據(jù)或數(shù)字指令轉(zhuǎn)換為九位元待解碼位元組的傳輸技術(shù)則已用于MIPI(MobileIndustryProcessorInterface)。相較于上述編碼方法，MIPI技術(shù)所產(chǎn)生的待解碼位元組具有較少的額外信息(Overhead)，因此具有較高的數(shù)據(jù)傳輸率。然而，上述現(xiàn)有編碼技術(shù)所產(chǎn)生的待解碼位元組皆未能對(duì)數(shù)據(jù)傳輸時(shí)所遭遇的路徑損失(ChannelLoss)做出補(bǔ)償。因此，待解碼位元組在傳輸過(guò)程中仍會(huì)因位元信號(hào)相互干擾(又稱符際干擾，InterSymbolIntereference)而失真，并造成接收端信號(hào)錯(cuò)誤率上升。由此可見(jiàn)，如何在提升數(shù)據(jù)傳輸率的同時(shí)降低接收端信號(hào)錯(cuò)誤率，是目前串行列接傳輸技術(shù)的重要課題。

技術(shù)實(shí)現(xiàn)要素：
本發(fā)明的目的是提供一種數(shù)字?jǐn)?shù)據(jù)傳輸系統(tǒng)及數(shù)字?jǐn)?shù)據(jù)處理方法，以簡(jiǎn)化數(shù)字?jǐn)?shù)據(jù)及數(shù)字指令的編碼和解碼方式并由此簡(jiǎn)化編碼模塊及解碼模塊的結(jié)構(gòu)。本發(fā)明的目的是提供一種數(shù)字?jǐn)?shù)據(jù)傳輸系統(tǒng)及數(shù)字?jǐn)?shù)據(jù)處理方法，以簡(jiǎn)化設(shè)定等化器的設(shè)定方式并由此減少數(shù)據(jù)傳輸?shù)臄?shù)據(jù)毀損。本發(fā)明的數(shù)字?jǐn)?shù)據(jù)傳輸系統(tǒng)包含編碼端處理器、儲(chǔ)存模塊、編碼模塊、解碼端處理器、等化器及解碼模塊，其中儲(chǔ)存模塊包含復(fù)數(shù)字元組。編碼模塊是根據(jù)編碼端處理器所輸出的傳輸指令自位元組中選出其中之一。編碼模塊將偵測(cè)被選出位元組的第一位元并同時(shí)根據(jù)位元組的類別產(chǎn)生辨識(shí)位元。編碼模塊之后將辨識(shí)位元設(shè)置于位元組的第一位元之前以通過(guò)網(wǎng)絡(luò)將待解碼位元組傳輸至解碼模塊。解碼模塊所收到的待解碼位元組包含相鄰的第一位元及第二位元。解碼端處理器將于解碼模塊測(cè)得待解碼位元組的第一位元及第二位元相同后，根據(jù)待解碼位元組的位元組設(shè)定等化器的設(shè)定參數(shù)。首先，編碼模塊將根據(jù)傳輸指令自指令位元組中選出起始位元組，并偵測(cè)起始位元組的第一位元以產(chǎn)生對(duì)應(yīng)的辨識(shí)位元。上述對(duì)應(yīng)起始位元組的辨識(shí)位元相同于起始位元組的第一位元。編碼模塊隨后將辨識(shí)位元設(shè)置于起始位元組的第一位元之前以產(chǎn)生待解碼位元組。隨后，編碼模塊將根據(jù)傳輸指令自復(fù)數(shù)指示位元組中選出至少一個(gè)設(shè)定位元組，編碼模塊之后根據(jù)傳輸指令自復(fù)數(shù)指示位元組中選出至少一個(gè)設(shè)定位元組，編碼模塊隨后將辨識(shí)位元設(shè)置于設(shè)定位元組的第一位元前以產(chǎn)生待解碼位元組。接著，編碼模塊將根據(jù)傳輸指令自復(fù)數(shù)指示位元組中選出至少一個(gè)結(jié)束位元組，編碼模塊之后根據(jù)傳輸指令自復(fù)數(shù)指示位元組中選出至少一個(gè)結(jié)束位元組，編碼模塊隨后將辨識(shí)位元設(shè)置于結(jié)束位元組的第一位元之前以產(chǎn)生待解碼位元組。在編碼模塊輸出包含的待解碼位元組后，編碼模塊將自位元組中選出復(fù)數(shù)數(shù)據(jù)位元組。編碼模塊之后偵測(cè)數(shù)據(jù)位元組的第一位元并產(chǎn)生對(duì)應(yīng)辨識(shí)位元，其中辨識(shí)位元相異于數(shù)據(jù)位元組的第一位元，編碼模塊隨后將辨識(shí)位元設(shè)置于數(shù)據(jù)位元組的第一位元之前以產(chǎn)生待解碼位元組。附圖說(shuō)明圖1所示為本發(fā)明數(shù)字?jǐn)?shù)據(jù)傳輸系統(tǒng)的示意圖，傳輸包含起始位元組的待解碼位元組；圖2所示為本發(fā)明數(shù)字?jǐn)?shù)據(jù)傳輸系統(tǒng)的示意圖，傳輸包含設(shè)定位元組的待解碼位元組；圖3所示為本發(fā)明數(shù)字?jǐn)?shù)據(jù)傳輸系統(tǒng)的示意圖，傳輸包含結(jié)束位元組的待解碼位元組；圖4所示為本發(fā)明數(shù)字?jǐn)?shù)據(jù)傳輸系統(tǒng)的示意圖，傳輸包含數(shù)據(jù)位元組的待解碼位元組；以及圖5所示為本發(fā)明數(shù)字?jǐn)?shù)據(jù)處理方法的流程圖。主要元件符號(hào)說(shuō)明100數(shù)字?jǐn)?shù)據(jù)傳輸系統(tǒng)230編碼模塊200編碼端300解碼端210編碼端處理器310解碼端處理器220儲(chǔ)存模塊320解碼模塊330等化器D數(shù)據(jù)位元組400網(wǎng)絡(luò)E待解碼位元組A起始位元組E1第一位元序列B設(shè)定位元組E2第二位元序列C結(jié)束位元組I辨識(shí)位元具體實(shí)施方式本發(fā)明數(shù)字?jǐn)?shù)據(jù)傳輸系統(tǒng)及其數(shù)字?jǐn)?shù)據(jù)處理方法是用于串列接連(SerialLink)實(shí)體層纜線系統(tǒng)，但不限于此；在不同實(shí)施例中，本發(fā)明亦可用于其他需要在傳輸前設(shè)定數(shù)據(jù)接收端元件的傳輸系統(tǒng)。圖1所示為本發(fā)明數(shù)字?jǐn)?shù)據(jù)傳輸系統(tǒng)100的示意圖，其中本實(shí)施例的數(shù)字?jǐn)?shù)據(jù)傳輸系統(tǒng)100包含通過(guò)網(wǎng)絡(luò)400連接的編碼端200以及解碼端300。如圖1所示，編碼端200包含編碼端處理器210、儲(chǔ)存模塊220以及編碼模塊230。另一方面，解碼端300則是包含解碼端處理器310、解碼模塊320以及等化器330。在本實(shí)施例中，編碼端200的編碼模塊230將對(duì)數(shù)字?jǐn)?shù)據(jù)進(jìn)行編碼程序以將其轉(zhuǎn)換成復(fù)數(shù)待解碼位元組E，并隨即通過(guò)網(wǎng)絡(luò)400將待解碼位元組E傳輸至解碼端300。解碼端300將在收到待解碼位元組E后將其轉(zhuǎn)換回最初的數(shù)字?jǐn)?shù)據(jù)。此外，上述網(wǎng)絡(luò)400包含有線網(wǎng)絡(luò)(如電纜及光纖)及無(wú)線網(wǎng)絡(luò)(如微波及衛(wèi)星通訊)等用于傳輸數(shù)字?jǐn)?shù)據(jù)的單一路徑或多路徑網(wǎng)絡(luò)，但不限于此。當(dāng)網(wǎng)絡(luò)400包含長(zhǎng)路徑傳輸通道時(shí)，上述待解碼位元組E在網(wǎng)絡(luò)400到解碼端300接收的過(guò)程中會(huì)受到符際干擾(InterSymbolInterference，ISI)的影響而造成接收信號(hào)錯(cuò)誤率上升。因此，在進(jìn)行數(shù)據(jù)傳輸前須對(duì)網(wǎng)絡(luò)的通道響應(yīng)進(jìn)行評(píng)估并根據(jù)評(píng)估結(jié)果調(diào)整等化器330。如此一來(lái)，等化器330可根據(jù)設(shè)定補(bǔ)償網(wǎng)絡(luò)400的通道響應(yīng)做補(bǔ)償以降低傳送錯(cuò)誤率。在圖1所示的實(shí)施例中，編碼端處理器210將輸出一傳輸指令至編碼模塊230，以通知編碼模塊230接收數(shù)字?jǐn)?shù)據(jù)以及網(wǎng)絡(luò)400的評(píng)估結(jié)果。此外，編碼端處理器210將自儲(chǔ)存模塊220所包含的指令位元組中選出一個(gè)起始位元組A并將其傳輸至編碼模塊230，其中起始位元組A是用于通知解碼端300準(zhǔn)備設(shè)定等化器330。編碼模塊230將偵測(cè)起始位元組A的第一位元并產(chǎn)生一個(gè)相同于第一位元的辨識(shí)位元I。換言之，上述第一位元及辨識(shí)位元I將同時(shí)為0或同時(shí)為1。編碼模塊230之后將設(shè)置辨識(shí)位元I于起始位元組A的第一位元前以產(chǎn)生一待解碼位元組E。編碼模塊230隨后通過(guò)網(wǎng)絡(luò)400將該待解碼位元組E傳輸至解碼端300的解碼模塊320。本實(shí)施中儲(chǔ)存模塊220所包含的位元組較佳皆為八位元的數(shù)字?jǐn)?shù)據(jù)；因此，由辨識(shí)位元I及起始位元組A所組成的待解碼位元組E為九位元的數(shù)字?jǐn)?shù)據(jù)。解碼模塊320將在收到待解碼位元組E后偵測(cè)其第一位元及第二位元。當(dāng)測(cè)知待解碼位元組E第一位元及第二位元相同時(shí)，解碼模塊320即依內(nèi)部邏輯判斷待解碼位元組E為辨識(shí)位元I及起始位元組A的組合。此時(shí)，解碼模塊320將刪除辨識(shí)位元I以還原起始位元組A。此外，解碼端處理器310將在解碼模塊320還原起始位元組A后，通過(guò)起始位元組A得知編碼端200即將送出包含設(shè)定等化器330的數(shù)據(jù)。圖2所示為本發(fā)明另一實(shí)施例示意圖。在輸出包含起始位元組A使解碼端300得知即將收到包含設(shè)定等化器330的數(shù)據(jù)后，編碼端處理器210將自儲(chǔ)存模塊220所包含的位元組中選出至少一設(shè)定位元組B并將其傳輸至編碼模塊230，其中設(shè)定位元組B則是用于告知解碼端300設(shè)定等化器330的參數(shù)。同樣地，編碼模塊230將偵測(cè)設(shè)定位元組B的第一位元并產(chǎn)生對(duì)應(yīng)的辨識(shí)位元I，其中辨識(shí)位元I是相同于設(shè)定位元組B的第一位元。編碼模塊230之后將設(shè)置辨識(shí)位元I于設(shè)定位元組B的第一位元前以產(chǎn)生另一待解碼位元組E并隨后通過(guò)網(wǎng)絡(luò)400將該待解碼位元組E傳輸至解碼端300的解碼模塊320。解碼模塊320將在收到待解碼位元組E后偵測(cè)第一位元及第二位元。由于之前已收到起始位元組A，因此當(dāng)測(cè)知待解碼位元組E第一位元及第二位元相同時(shí)，解碼模塊320即依內(nèi)部邏輯設(shè)定判斷待解碼位元組E包含用以設(shè)定等化器330的設(shè)定位元組B。隨后，解碼端處理器310將根據(jù)設(shè)定位元組B所對(duì)應(yīng)的補(bǔ)償設(shè)定調(diào)整等化器330，以對(duì)通道響應(yīng)做補(bǔ)償并進(jìn)而降低傳送錯(cuò)誤率。在上述的實(shí)施例中，解碼端處理器310僅需取得單一設(shè)定位元組B即可設(shè)定等化器330。然而，在不同實(shí)施例中，編碼端200亦可根據(jù)復(fù)數(shù)設(shè)定位元組B產(chǎn)生復(fù)數(shù)待解碼位元組E。因此，在確認(rèn)收到所有設(shè)定位元組B前，解碼端處理器310亦可選擇性暫存還原的設(shè)定位元組B，以在收到所有設(shè)定數(shù)據(jù)之后開(kāi)始設(shè)定等化器330，但不限于此。其他實(shí)施例的解碼端處理器310亦可在取得第一個(gè)設(shè)定位元組B后馬上開(kāi)始設(shè)定等化器330。圖3所示為本發(fā)明另一實(shí)施例示意圖。在輸出所有設(shè)定等化器330的設(shè)定位元組B后，編碼端處理器210將進(jìn)一步自儲(chǔ)存模塊220所包含的指令位元組中選出至少一結(jié)束位元組C，其中結(jié)束位元組C則是告知解碼端200用于設(shè)定等化器210的設(shè)定位元組B已傳輸完成，已可準(zhǔn)備接收數(shù)據(jù)。同樣地，編碼模塊230將偵測(cè)結(jié)束位元組C的第一位元并產(chǎn)生對(duì)應(yīng)的辨識(shí)位元I，其中辨識(shí)位元I是相同于結(jié)束位元組C的第一位元。編碼模塊230之后將設(shè)置辨識(shí)位元I于結(jié)束位元組C的第一位元前以產(chǎn)生另一待解碼位元組E并隨后通過(guò)網(wǎng)絡(luò)400將該待解碼位元組E傳輸至解碼端300的解碼模塊320。在圖3所示的實(shí)施例中，解碼模塊320將在收到待解碼位元組E后確認(rèn)其第一位元和第二位元是否相等。在確認(rèn)第一位元和第二位元相等后還原結(jié)束位元組C。此外，解碼端處理器310將在取得結(jié)束位元組C后，即可確認(rèn)隨后收到的待解碼位元組E將包含著數(shù)據(jù)位元組D(DataByte)。在圖1-3所示的實(shí)施例中，在完成等化器330設(shè)定之前，為了避免符際干擾，編碼端200所輸出的待解碼位元組E僅包含兩個(gè)包含相異位元的第一位元序列E1及第二位元序列E2，但不限于此。如此一來(lái)，當(dāng)?shù)谝晃辉蛄蠩1由0組成時(shí)，第二位元序列E2將完全由1所組成；反之亦然。此外，在圖1-3所示的實(shí)施例中，解碼模塊320將于確認(rèn)待解碼位元組E的第一位元和第二位元相等后，刪除第一位元以還原指令位元組(起始位元組A、設(shè)定位元組B、結(jié)束位元組C)，以供解碼端處理器310根據(jù)指令位元組設(shè)定等化器330，但不限于此。在不同實(shí)施例中，解碼端處理器310可在解碼模塊320確認(rèn)待解碼位元組E的第一位元和第二位元相等后，直接待解碼位元組E的位元排列設(shè)定等化器330。圖4所示為本發(fā)明數(shù)字?jǐn)?shù)據(jù)傳輸系統(tǒng)100的示意圖。在本實(shí)施例中，解碼端300于收到包含結(jié)束位元組C的待解碼位元組E前，完成設(shè)定解碼端300的等化器330。隨后，編碼端處理器210將根據(jù)需要傳輸?shù)臄?shù)據(jù)自儲(chǔ)存模塊220所包含的指令位元組中選出復(fù)數(shù)數(shù)據(jù)位元組D。編碼模塊230接著將偵測(cè)數(shù)據(jù)位元組D的第一位元及第二位元并產(chǎn)生辨識(shí)位元I。然而，與前述實(shí)施例有所不同的是，在此產(chǎn)生的辨識(shí)位元I相異于數(shù)據(jù)位元組D的第一位元。此外，編碼模塊230之后將設(shè)置辨識(shí)位元I于數(shù)據(jù)位元組D的第一位元以輸出待解碼位元組E至解碼端300；亦因此，上述該解碼位元組的第一位元及第二位元相異。另一方面，解碼模塊320將在收到待解碼位元組E對(duì)其進(jìn)行解碼處理，其中解碼模塊320將于確認(rèn)第一位元及第二位元相異后，刪除第一位元以還原數(shù)據(jù)位元組D。此外，解碼模塊320將于取得數(shù)據(jù)位元組D后將其傳輸至解碼端處理器310，以對(duì)數(shù)據(jù)位元組D作進(jìn)一步的數(shù)據(jù)處理。綜上所述，本發(fā)明的編碼端200是根據(jù)位元組的種類來(lái)調(diào)整待解碼位元組E第一位元及第二位元之間的波形。當(dāng)編碼端200對(duì)設(shè)定等化器330相關(guān)數(shù)據(jù)(如起始位元組A、設(shè)定位元組B及結(jié)束位元組C)進(jìn)行編碼時(shí)，隨后產(chǎn)生的待解碼位元組E的第一位元及第二位元間將不會(huì)帶有邊緣(Edge)。上述編碼方法可確保設(shè)定等化器330相關(guān)數(shù)據(jù)不會(huì)再等化器330設(shè)定完成前，受到符際干擾等現(xiàn)象影響而失真。此外，當(dāng)編碼端200是根據(jù)數(shù)據(jù)位元組D產(chǎn)生待解碼位元組E時(shí)，隨后產(chǎn)生的待解碼位元組E的第一位元及第二位元間將有著明顯的邊緣(Edge)。上述邊緣為解碼模塊320在處理待解碼位元組E時(shí)，用于區(qū)別數(shù)據(jù)位元組D及設(shè)定等化器330相關(guān)數(shù)據(jù)的根據(jù)。此外，由于等化器330已完成設(shè)定，因此上述辨識(shí)用的邊緣(Edge)將不會(huì)被符際干擾等現(xiàn)象影響而消失。換言之，待編碼位元組所包含數(shù)據(jù)位元組D將不會(huì)因失真，而被誤認(rèn)為設(shè)定等化器330相關(guān)數(shù)據(jù)(如起始位元組A以及設(shè)定位元組B)。在圖1-4所示的實(shí)施例中，包含數(shù)據(jù)位元組D的待解碼位元組E的第一位元及第二位元間將有著明顯的邊緣(Edge)。另一方面，包含指令位元組(起始位元組A、設(shè)定位元組B及結(jié)束位元組C)的待解碼位元組E的第一位元及第二位元間不具邊緣，但不限于此。在本發(fā)明的不同實(shí)施例中，包含指令位元組的待解碼位元組E的第一位元及第二位元間可包含邊緣，而包含指令位元組的待解碼位元組E的第一位元及第二位元間則是不包含邊緣。圖5所示為本發(fā)明的數(shù)字?jǐn)?shù)據(jù)處理方法。如圖5所示，數(shù)字?jǐn)?shù)據(jù)處理方法包含步驟S800，自復(fù)數(shù)字元組合中選出復(fù)數(shù)指令位元組。在本實(shí)施例中，指令位元組是用于設(shè)定解收一側(cè)解碼端的等化器，以對(duì)網(wǎng)絡(luò)的響應(yīng)作補(bǔ)償而降低傳送錯(cuò)誤率。此外，指令位元組包含代表不同意義的起始位元組、設(shè)定位元組以及結(jié)束位元組。起始位元組是用于通知解碼端準(zhǔn)備設(shè)定等化器。設(shè)定位元組則是用于告知解碼端設(shè)定等化器的參數(shù)。結(jié)束位元組則是告知解碼端等化器的設(shè)定指令已傳輸完成，已可準(zhǔn)備接收數(shù)據(jù)位元組。本發(fā)明數(shù)字?jǐn)?shù)據(jù)處理方法包含S810，根據(jù)指令位元組產(chǎn)生復(fù)數(shù)待解碼位元組。首先，編碼端的編碼端處理器將偵測(cè)起始位元組的第一位元并產(chǎn)生對(duì)應(yīng)的辨識(shí)位元，其中辨識(shí)位元是相同于起始位元組的第一位元。如此一來(lái)，上述第一位元及辨識(shí)位元將同時(shí)為0或同時(shí)為1。編碼模塊之后將設(shè)置辨識(shí)位元于起始位元組的第一位元前，以產(chǎn)生待解碼位元組并隨后通過(guò)網(wǎng)絡(luò)將該待解碼位元組傳輸至解碼端的解碼模塊。此外，本實(shí)施中儲(chǔ)存模塊所包含的位元組皆為八位元的數(shù)字?jǐn)?shù)據(jù)，因此后續(xù)根據(jù)辨識(shí)位元產(chǎn)生的待解碼位元組為九位元的數(shù)字?jǐn)?shù)據(jù)。本發(fā)明數(shù)字?jǐn)?shù)據(jù)處理方法隨后將進(jìn)行S820，還原該指令位元組并根據(jù)指令位元組設(shè)定等化器的參數(shù)。在本實(shí)施例中，解碼模塊將在收到待解碼位元組后偵測(cè)其第一位元及第二位元。當(dāng)測(cè)知待解碼位元組第一位元及第二位元相同時(shí)，解碼模塊將刪除辨識(shí)位元以還原起始位元組。此外，解碼端處理器310將在解碼模塊還原起始位元組后，得知編碼端將接著送出包含設(shè)定等化器的指示數(shù)據(jù)。換言之，解碼端是通過(guò)輸出起始位元組來(lái)指示解碼端準(zhǔn)備根據(jù)后續(xù)的指示來(lái)設(shè)定等化器。在送出包含起始位元組的待解碼位元組后，本發(fā)明數(shù)字?jǐn)?shù)據(jù)處理方法將重新實(shí)行步驟S800-S810以輸出包含設(shè)定位元組的待解碼位元組至解碼端。數(shù)字?jǐn)?shù)據(jù)處理方法將進(jìn)行步驟S820，以指示解碼端根據(jù)收到的待解碼位元組還原設(shè)定位元組。隨后，數(shù)字?jǐn)?shù)據(jù)處理方法將根據(jù)設(shè)定位元組設(shè)定等化器，以對(duì)通道響應(yīng)做補(bǔ)償并進(jìn)而降低傳送錯(cuò)誤率。在等化器設(shè)定完成后，本發(fā)明數(shù)字?jǐn)?shù)據(jù)處理方法將重新實(shí)行步驟S800-S810以輸出包含結(jié)束位元組的待解碼位元組至解碼端。由此，本發(fā)明數(shù)字?jǐn)?shù)據(jù)處理方法可通知解碼端隨后收到的待解碼位元組將包含著數(shù)據(jù)位元組(DataByte)。本發(fā)明數(shù)字?jǐn)?shù)據(jù)處理方法是通過(guò)設(shè)定等化器，來(lái)指示解碼端對(duì)通道響應(yīng)做補(bǔ)償并進(jìn)而降低傳送錯(cuò)誤率。隨后，數(shù)字?jǐn)?shù)據(jù)處理方法將進(jìn)行S900，自復(fù)數(shù)字元組合中選出復(fù)數(shù)數(shù)據(jù)位元組。編碼端處理器將根據(jù)需要傳輸?shù)臄?shù)據(jù)從儲(chǔ)存模塊所包含的眾多指令位元組中選出復(fù)數(shù)數(shù)據(jù)位元組。隨后，本發(fā)明數(shù)字?jǐn)?shù)據(jù)處理方法將進(jìn)行步驟S910，根據(jù)數(shù)據(jù)位元組產(chǎn)生復(fù)數(shù)待解碼位元組。在本步驟中，編碼模塊將偵測(cè)數(shù)據(jù)位元組的第一位元及第二位元并產(chǎn)生辨識(shí)位元。然而，與前述實(shí)施例有所不同的是，在此產(chǎn)生的辨識(shí)位元是相異于數(shù)據(jù)位元組的第一位元。此外，編碼模塊之后將設(shè)置辨識(shí)位元于數(shù)據(jù)位元組的第一位元以輸出待解碼位元組至解碼端；亦因此，上述該解碼位元組的第一位元及第二位元相異。在送出包含結(jié)束位元組的待解碼位元組后，編碼端處理器將根據(jù)需要傳輸?shù)臄?shù)據(jù)自儲(chǔ)存模塊所包含的指令位元組中選出復(fù)數(shù)數(shù)據(jù)位元組。隨后，編碼模塊將偵測(cè)數(shù)據(jù)位元組的第一位元及第二位元并產(chǎn)生辨識(shí)位元。然而，與前述實(shí)施例有所不同的是，在此產(chǎn)生的辨識(shí)位元相異于數(shù)據(jù)位元組的第一位元。此外，編碼模塊之后將設(shè)置辨識(shí)位元于數(shù)據(jù)位元組的第一位元以輸出待解碼位元組至解碼端；亦因此，上述該解碼位元組的第一位元及第二位元相異。本發(fā)明數(shù)字?jǐn)?shù)據(jù)處理方法將于解碼端進(jìn)行步驟S920，還原數(shù)據(jù)位元組。在本步驟中，數(shù)字?jǐn)?shù)據(jù)處理方法將在收到待解碼位元組對(duì)其進(jìn)行解碼處理并將于確認(rèn)第一位元及第二位元相異后，刪除第一位元以還原數(shù)據(jù)位元組。此外，數(shù)字?jǐn)?shù)據(jù)處理方法將于取得數(shù)據(jù)位元組后將其傳輸至解碼端處理器，以供該元件對(duì)數(shù)據(jù)位元組作進(jìn)一步的數(shù)據(jù)處理。在圖5所示的實(shí)施例中，用于設(shè)定等化器的指令位元組(如起始位元組以及設(shè)定位元組)和數(shù)據(jù)位元組皆是八位元的數(shù)字?jǐn)?shù)據(jù)。因此，由辨識(shí)位元及上述位元組所組成的待解碼位元組為九位元的數(shù)字?jǐn)?shù)據(jù)。由此可見(jiàn)，本發(fā)明數(shù)字?jǐn)?shù)據(jù)處理方法所產(chǎn)生的待解碼位元組包含較少的額外信息(Overhead)，因此具有較高的數(shù)據(jù)傳輸率。本實(shí)施例用于設(shè)定等化器的指令位元組是由兩個(gè)復(fù)數(shù)連續(xù)且相同的位元所組成的位元序列所組成。此外，編碼端所輸出的待解碼位元組僅包含兩個(gè)包含相異位元的第一位元序列及第二位元序列。由此，待解碼位元可避免符際干擾并降低數(shù)據(jù)傳輸錯(cuò)誤率。雖然前述的描述及圖示已揭示本發(fā)明的較佳實(shí)施例，必須了解到各種增添、許多修改和取代可能使用于本發(fā)明較佳實(shí)施例，而不會(huì)脫離如所附申請(qǐng)專利范圍所界定的本發(fā)明原理的精神及范圍。本領(lǐng)域技術(shù)人員將可體會(huì)本發(fā)明可能使用于很多形式、結(jié)構(gòu)、布置、比例、材料、元件和組件的修改。因此，本文于此所揭示的實(shí)施例于所有觀點(diǎn)，應(yīng)被視為用以說(shuō)明本發(fā)明，而非用以限制本發(fā)明。本發(fā)明的范圍應(yīng)由后附申請(qǐng)專利范圍所界定，并涵蓋其合法均等物，并不限于先前的描述。