專利名稱：用于傳送被編碼以包括時鐘信息的信號的收發(fā)機(jī)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于經(jīng)由通信總線來發(fā)送和接收被編碼以包括數(shù)據(jù)和時鐘信息的數(shù)字信號的收發(fā)機(jī)。
背景技術(shù)：
基于諸如CAN總線和LIN總線的通信總線的通信系統(tǒng)頻繁地用作可安裝在機(jī)動車輛中的通信系統(tǒng)。例如，MICHIO SATO在CQ出版有限公司于2005年12月I日出版的“DETAILED DESCRIPTION OF VEHICLE NETWORK SYSTEM” 中公開了這種通信系統(tǒng)。這種類型的通信系統(tǒng)是由可通信地連接到通信總線的多個節(jié)點(diǎn)構(gòu)成；例如，這些節(jié)點(diǎn)是硬件計算終端或軟件模塊。該通信系統(tǒng)中的每一個節(jié)點(diǎn)配備有信號處理器(例如， CPU和定序器(sequencer))，以及用于經(jīng)由通信總線來發(fā)送和接收編碼的數(shù)字信號的收發(fā)機(jī)；編碼的數(shù)字信號包括根據(jù)從信號處理器提供的傳輸數(shù)據(jù)信號和時鐘信息的采樣數(shù)據(jù)。為了提高這種通信系統(tǒng)的數(shù)據(jù)傳輸效率，期望將通信系統(tǒng)中的相應(yīng)節(jié)點(diǎn)的收發(fā)機(jī)彼此同步。一種實(shí)現(xiàn)這種同步的技術(shù)方法是已知的。該技術(shù)方法被設(shè)計為使得節(jié)點(diǎn)的收發(fā)機(jī)從信號處理器提供的傳輸數(shù)據(jù)信號中采樣數(shù)據(jù)，并且對采樣的數(shù)據(jù)進(jìn)行編碼，使得編碼的數(shù)字信號包括采樣數(shù)據(jù)和時鐘信息。然后，收發(fā)機(jī)向通信總線發(fā)送該編碼的數(shù)字信號。在那時，替代節(jié)點(diǎn)從總線通信上的編碼的數(shù)字信號中恢復(fù)出時鐘信息。然后，該替代節(jié)點(diǎn)對其自己產(chǎn)生的自計時(self-clock)的頻率進(jìn)行劃分，以產(chǎn)生與該時鐘信息所定義的時鐘同步的總線時鐘,使得收發(fā)機(jī)按該總線時鐘進(jìn)行操作。最近，考慮到功耗和費(fèi)用的減少，這些通信系統(tǒng)的每一個節(jié)點(diǎn)的收發(fā)機(jī)可以配備有簡單的振蕩器(例如，環(huán)形振蕩器)，以產(chǎn)生具有適度準(zhǔn)確度的頻率(時鐘頻率)的自計時。

發(fā)明內(nèi)容
通常，每一個節(jié)點(diǎn)的信號處理器被配置為按其自己的與收發(fā)機(jī)所產(chǎn)生的總線時鐘不同的時鐘進(jìn)行操作。這意味著每一個節(jié)點(diǎn)的信號處理器與收發(fā)機(jī)是異步的。也就是說，如果信號處理器按總線時鐘進(jìn)行操作，則按總線時鐘操作的收發(fā)機(jī)可以在相應(yīng)比特的持續(xù)時間(寬度)的中間點(diǎn)時對從信號處理器提供的傳輸數(shù)據(jù)信號的每一個比特(I或O)(其與預(yù)置的高信號電平或預(yù)置的低信號電平相對應(yīng))進(jìn)行采樣。然而，由于信號處理器按其自己的與收發(fā)機(jī)所產(chǎn)生的總線時鐘不同的時鐘進(jìn)行操作，因此收發(fā)機(jī)可能在信號處理器提供的傳輸數(shù)據(jù)信號從O轉(zhuǎn)換到I或者從I轉(zhuǎn)換到O時從該傳輸數(shù)據(jù)信號中采樣這些比特(信號電平)。這可能使收發(fā)機(jī)誤識別從信號處理器提供的傳輸數(shù)據(jù)信號的信號電平(相應(yīng)比特)。由于每一個節(jié)點(diǎn)的信號處理器與收發(fā)機(jī)異步，因此在收發(fā)機(jī)所產(chǎn)生的總線時鐘的周期(每一個循環(huán)的長度)與從信號處理器提供的傳輸數(shù)據(jù)信號的每一個比特的持續(xù)時間之間可能存在差異。由于該差異，在采樣期間，傳輸數(shù)據(jù)信號的每一個比特的持續(xù)時間中的采樣點(diǎn)的位置可能逐漸地從預(yù)定的位置(例如，相應(yīng)比特的持續(xù)時間的中間)發(fā)生偏移。由于此原因，因此需要確定傳輸數(shù)據(jù)信號的起始比特的持續(xù)時間中的在寬度的中間或者其附近處的采樣點(diǎn)的位置。具體地說，如果每一個節(jié)點(diǎn)的收發(fā)機(jī)配備有用于產(chǎn)生具有適度準(zhǔn)確度的頻率的自計時的簡單振蕩器，則這可能導(dǎo)致收發(fā)機(jī)產(chǎn)生的總線時鐘的重復(fù)周期和從信號處理器提供的傳輸數(shù)據(jù)信號的每一個比特的持續(xù)時間之間的差異。這可能增加確定傳輸數(shù)據(jù)信號的起始比特的持續(xù)時間中的在該持續(xù)時間的中間或者其附近處的采樣點(diǎn)的位置的需要?？紤]到上面所闡述的環(huán)境之后，本發(fā)明的一個方面試圖提供一種用于發(fā)送和接收被編碼以包括數(shù)據(jù)和時鐘信息的數(shù)字信號的收發(fā)機(jī)，該收發(fā)機(jī)被設(shè)計為解決上面所闡述的問題和/或需求中的至少一個。具體地說，本發(fā)明的替代方面旨在提供這樣的收發(fā)機(jī)，該收發(fā)機(jī)能夠減少傳輸數(shù)據(jù)信號的信號電平(即，比特)的誤識別，換言之，能夠?qū)鬏敂?shù)據(jù)信號的信號電平進(jìn)行適當(dāng)?shù)夭蓸印?
本發(fā)明的另一方面旨在提供一種用于發(fā)送和接收被編碼以包括數(shù)據(jù)和時鐘信息的數(shù)字信號的收發(fā)機(jī)，其中該收發(fā)機(jī)能夠滿足用于確定傳輸數(shù)據(jù)信號的起始比特的持續(xù)時間中的在持續(xù)時間的中間或者其附近處的采樣點(diǎn)的位置的需要。根據(jù)本發(fā)明的第一示例性方面，提供了一種用于通過通信總線來傳送被編碼以包括第一時鐘的信息的數(shù)字信號的收發(fā)機(jī)。該收發(fā)機(jī)包括時鐘發(fā)生器，所述時鐘發(fā)生器被配置為產(chǎn)生與所述第一時鐘同步的第二時鐘。第二時鐘具有與所述數(shù)字信號的一個比特的持續(xù)時間相對應(yīng)的周期。該收發(fā)機(jī)包括采樣時序發(fā)生器，所述采樣時序發(fā)生器被配置為當(dāng)與所述第二時鐘異步的第一傳輸數(shù)據(jù)被提供給收發(fā)機(jī)時，檢測所述第一傳輸數(shù)據(jù)的起始數(shù)據(jù)作為起始時刻，并且響應(yīng)所述起始時刻，基于所述第一時鐘來產(chǎn)生采樣時刻。所述采樣時刻具有間隔，所述間隔中的每一個被定義為與所述第二時鐘的周期相對應(yīng)，并且所述采樣時刻中的第一采樣時刻與所述起始時刻分隔開。該收發(fā)機(jī)包括采樣模塊，所述采樣模塊被配置為在所述采樣時刻中的每一個采樣時刻對所述第一傳輸數(shù)據(jù)進(jìn)行采樣，從而產(chǎn)生與所述第二時鐘同步的第二傳輸數(shù)據(jù)。該收發(fā)機(jī)包括發(fā)射機(jī)，所述發(fā)射機(jī)被配置為將所述第二傳輸數(shù)據(jù)編碼為所述數(shù)字信號，并且通過所述通信總線來發(fā)送所述數(shù)字信號。本發(fā)明的第一不例性方面確定用于所述第一傳輸數(shù)據(jù)的米樣時刻，使得所述米樣時刻具有這樣的間隔，所述間隔中的每一個被定義為與所述第二時鐘的周期相對應(yīng)，并且所述采樣時刻中的第一采樣時刻與所述起始時刻分隔開。這確保所述第一傳輸數(shù)據(jù)中的每一個比特的電平轉(zhuǎn)換和該相應(yīng)比特的相應(yīng)采樣時刻之間存在間隔。因此，可以適當(dāng)?shù)貙λ龅谝粋鬏敂?shù)據(jù)的比特進(jìn)行采樣。在本發(fā)明的第一示例性方面的第一結(jié)構(gòu)類型中，所述時鐘發(fā)生器被配置為產(chǎn)生在所述第二時鐘的每一個循環(huán)中具有作為采樣沿的N個電平轉(zhuǎn)換邊沿的倍頻時鐘，其中N是等于或大于3的整數(shù)，并且所述采樣時序發(fā)生器被配置為在檢測到所述起始時刻之后，每當(dāng)所述倍頻時鐘的第(P+k · N)個采樣沿出現(xiàn)時，產(chǎn)生所述采樣時刻中的相應(yīng)一個，其中，當(dāng)N 是奇數(shù)時，P= (N+1)/2，當(dāng) N 是偶數(shù)時，P=(N+2)/2，k 是 0、1、2、...、KLIM，其中，KLIM 是基于所述傳輸數(shù)據(jù)的長度所確定的k的上限。由于電平轉(zhuǎn)換邊沿作為采樣沿，因此可以使用倍頻時鐘的上升沿、下降沿或者上升沿和下降沿二者。如果僅將倍頻時鐘的上升沿或者下降沿用作采樣沿，則倍頻時鐘在頻率上是第二時鐘的N倍，換言之，在周期上，其是第二時鐘的N約數(shù)。否則，如果將倍頻時鐘的上升沿和下降沿二者均用作采樣沿，則倍頻時鐘在頻率上是第二時鐘的2N倍，換言之，在周期上，其是第二時鐘的2N約數(shù)。本發(fā)明的第一示例性方面的第一結(jié)構(gòu)類型的配置在從(P-I)/N和第一傳輸數(shù)據(jù)的一個比特的持續(xù)時間之積到P/N和第一傳輸數(shù)據(jù)的一個比特的持續(xù)時間之積的范圍之內(nèi)確定第一傳輸數(shù)據(jù)的起始數(shù)據(jù)的第一采樣時刻。這導(dǎo)致確保在第一傳輸數(shù)據(jù)中的每一個比特的電平轉(zhuǎn)換和該相應(yīng)比特的相應(yīng)采樣時刻之間存在空白；即使在最壞情況下，該空白具有等于第一傳輸數(shù)據(jù)的相應(yīng)比特的持續(xù)時間的四分之一的長度。因此，可以適當(dāng)?shù)貙Φ谝粋鬏敂?shù)據(jù)的比特進(jìn)行采樣，并且減小對第一傳輸數(shù)據(jù)的比特的誤識別，從而提高采樣的第一傳輸數(shù)據(jù)的可靠性。在本發(fā)明的第一示例性方面的第二結(jié)構(gòu)類型中，所述采樣時序發(fā)生器還包括計數(shù)器，所述計數(shù)器被配置為根據(jù)所述第一時鐘對所述數(shù)字信號的一個比特的持續(xù)時間進(jìn)行計 數(shù)作為周期計數(shù)值。所述采樣時序發(fā)生器被配置為在所述計數(shù)器達(dá)到與所述數(shù)字信號的一個比特的持續(xù)時間相對應(yīng)的周期計數(shù)值的一半的時刻，產(chǎn)生所述第一采樣時刻；并且在產(chǎn)生所述第一采樣時刻之后，每當(dāng)所述計數(shù)器達(dá)到與所述數(shù)字信號的一個比特的持續(xù)時間相對應(yīng)的周期計數(shù)值時，產(chǎn)生剩余的采樣時刻中的相應(yīng)一個。本發(fā)明的第一示例性方面的第二結(jié)構(gòu)類型的配置確保在第一傳輸數(shù)據(jù)中的每一個比特的電平轉(zhuǎn)換和該相應(yīng)比特的相應(yīng)采樣時刻之間存在空白；該空白具有基本等于第一傳輸數(shù)據(jù)的相應(yīng)比特的持續(xù)時間的一半的長度。因此，除了本發(fā)明的第一示例性方面的第一示例以外，這也可以提高采樣的第一傳輸數(shù)據(jù)的可靠性，從而進(jìn)一步減小由于第二時鐘的周期和第一傳輸數(shù)據(jù)的每一個比特的持續(xù)時間之間的差異而造成的對第一傳輸數(shù)據(jù)的比特的誤識別。在本發(fā)明的第一示例性方面的第三結(jié)構(gòu)類型中，所述采樣時序發(fā)生器還包括計數(shù)器，其被配置為根據(jù)所述第一時鐘對所述數(shù)字信號的一個比特的持續(xù)時間進(jìn)行計數(shù)作為周期計數(shù)值；偏移值發(fā)生器，其被配置為產(chǎn)生目標(biāo)沿與所述起始時刻之間的間隔，所述目標(biāo)沿是所述第二時鐘中的在所述起始時刻即將到來之前出現(xiàn)的電平轉(zhuǎn)換邊沿。所述采樣時序發(fā)生器被配置為在所述計數(shù)器達(dá)到與所述數(shù)字信號的一個比特的持續(xù)時間相對應(yīng)的周期計數(shù)值的一半的時刻，產(chǎn)生所述第一采樣時刻；并且在產(chǎn)生所述第一采樣時刻之后，響應(yīng)于所述第二時鐘中的與所述目標(biāo)沿相對應(yīng)的相應(yīng)電平轉(zhuǎn)換邊沿的發(fā)生，每當(dāng)所述計數(shù)器達(dá)到所述偏移值和所述循環(huán)計數(shù)值的一半之和時，產(chǎn)生剩余的采樣時刻中的相應(yīng)一個。本發(fā)明的第一示例性方面的第三結(jié)構(gòu)類型的配置確保在第一傳輸數(shù)據(jù)中的每一個比特的電平轉(zhuǎn)換和該相應(yīng)比特的相應(yīng)采樣時刻之間存在與本發(fā)明的第一示例性方面的第二示例相同的邊際。因此，可以實(shí)現(xiàn)與第二示例相同的技術(shù)效果。根據(jù)本發(fā)明的第二示例性方面，提供了一種通信系統(tǒng)。該通信系統(tǒng)包括通信總線；以及多個節(jié)點(diǎn)，其可通過所述總線彼此通信地耦合。所述多個節(jié)點(diǎn)中的每一個包括用于通過所述通信總線來傳送對被編碼以包括第一時鐘的信息的數(shù)字信號的收發(fā)機(jī)。該收發(fā)機(jī)包括時鐘發(fā)生器，所述時鐘發(fā)生器被配置為產(chǎn)生與所述第一時鐘同步的第二時鐘。所述第二時鐘具有與所述通信總線上的數(shù)字信號的一個比特的持續(xù)時間相對應(yīng)的周期。該收發(fā)機(jī)包括采樣時序發(fā)生器，所述采樣時序發(fā)生器被配置為當(dāng)與所述第二時鐘異步的第一傳輸數(shù)據(jù)被提供給收發(fā)機(jī)時，檢測所述第一傳輸數(shù)據(jù)的起始數(shù)據(jù)作為起始時刻，并且響應(yīng)于所述起始時刻，產(chǎn)生采樣時刻。所述采樣時刻具有間隔，所述間隔中的每一個被定義為與所述第二時鐘的周期相對應(yīng)。所述采樣時刻中的第一采樣時刻與所述起始時刻分隔開。該收發(fā)機(jī)包括采樣模塊，所述采樣模塊被配置為在所述采樣時刻中的每一個采樣時刻對所述第一傳輸數(shù)據(jù)進(jìn)行采樣，從而產(chǎn)生與所述第二時鐘同步的第二傳輸數(shù)據(jù)。該收發(fā)機(jī)包括發(fā)射機(jī)，所述發(fā)射機(jī)被配置為將所述第二傳輸數(shù)據(jù)編碼為包括所述第一時鐘的信息的數(shù)字信號，并且通過所述通信總線來發(fā)送所述數(shù)字信號。本發(fā)明的第二不例性方面確定用于所述第一傳輸數(shù)據(jù)的米樣時刻，使得所述米樣時刻具有這樣的間隔，所述間隔中的每一個被定義為與所述第二時鐘的周期相對應(yīng)，并且所述采樣時刻中的第一采樣時刻與所述起始時刻分隔開。這確保在所述第一傳輸數(shù)據(jù)中的每一個比特的電平轉(zhuǎn)換和該相應(yīng)比特的相應(yīng)采樣時刻之間存在間隔。因此，可以適當(dāng)?shù)貙λ龅谝粋鬏敂?shù)據(jù)的比特進(jìn)行采樣。在結(jié)合附圖考慮下面的描述之后，將進(jìn)一步清楚本發(fā)明的各個方面的以上和/或其它特征和/或優(yōu)點(diǎn)。本發(fā)明的各個方面可以包括或者排除不同的特征和/或優(yōu)點(diǎn)(如果適用的話)。此外，本發(fā)明的各個方面可以組合其它實(shí)施例的一個或多個特征(如果適用的話)。特定的實(shí)施例的特征和/或優(yōu)點(diǎn)的描述不應(yīng)被解釋為對其它實(shí)施例或權(quán)利要求進(jìn)行限制。


通過下面參照附圖對實(shí)施例的描述，本發(fā)明的其它方面將變得顯而易見，其中圖I是示意性地示出了根據(jù)本發(fā)明的第一實(shí)施例的通信系統(tǒng)的整體結(jié)構(gòu)的示例的框圖；圖2A是示意性地示出了在圖3中所示的通信總線中使用的編碼信號的示例的視圖；圖2B是示意性地示出了可通過通信總線進(jìn)行傳送的幀的結(jié)構(gòu)的示例的視圖；圖2C是示意性地示出了可在圖3中所示的信號處理器的UART和圖3中所示的收發(fā)機(jī)之間傳送的塊數(shù)據(jù)的視圖；圖3是示意性地示出了構(gòu)成圖I中所示的通信系統(tǒng)的主節(jié)點(diǎn)和每一個從節(jié)點(diǎn)的結(jié)構(gòu)的示例的框圖；圖4是示意性地示出了圖3中所示的時序發(fā)生器所產(chǎn)生的各種時序信號的時序圖；圖5是示意性地示出了圖3中所示的編碼器/解碼器的結(jié)構(gòu)的示例的框圖；圖6A是示意性地示出了圖5中所示的主節(jié)點(diǎn)的編碼器的操作的時序圖；圖6B是示意性地示出了圖5中所示的每一個從節(jié)點(diǎn)的編碼器的操作的時序圖；圖7是示意性地示出了圖5中所示的同步電路的結(jié)構(gòu)的示例的框圖；圖8A是示意性地示出了同步電路的操作的第一示例的時序圖；圖8B是示意性地示出了同步電路的操作的第二示例的時序圖；圖9是示意性地示出了根據(jù)本發(fā)明的第二實(shí)施例的同步電路的結(jié)構(gòu)的示例的框圖；圖10是示意性地示出了圖9中所示的同步電路的操作的示例的時序圖；圖11是示意性地示出了根據(jù)本發(fā)明的第三實(shí)施例的同步電路的結(jié)構(gòu)的示例的框圖；以及圖12是示意性地示出了圖11中所示的同步電路的操作的示例的時序圖。
具體實(shí)施例方式下面將參照附圖來描述本發(fā)明的實(shí)施例。在這些實(shí)施例中，省略或者簡化了指定有相同附圖標(biāo)記的相同部件，以避免冗長的描述。
第一實(shí)施例圖I中示出了根據(jù)本發(fā)明的第一實(shí)施例安裝在作為目標(biāo)車輛的機(jī)動車輛中的通信系統(tǒng)I的整體結(jié)構(gòu)的示例。通信系統(tǒng)I是由多個節(jié)點(diǎn)3和作為通信路徑的通信總線5構(gòu)成，其中多個節(jié)點(diǎn)3通過通信總線5可相互通信耦合。例如，每ー個節(jié)點(diǎn)3是硬件計算終端或軟件模塊。在第一實(shí)施例中，節(jié)點(diǎn)3包括用于運(yùn)行汽車車身(automotive-body)部件(例如，目標(biāo)車輛的鏡子、門鎖、窗戶等等)的車身應(yīng)用(應(yīng)用程序)的車身ECU。節(jié)點(diǎn)3還包括用于對機(jī)動車輛的運(yùn)行狀況進(jìn)行測量并且用于對目標(biāo)車輛的運(yùn)行狀況進(jìn)行控制的設(shè)備(例如，照明設(shè)備、驅(qū)動器和傳感器)。參見圖1，例如，節(jié)點(diǎn)3的車身E⑶包括車身/雨刷ECU、座椅E⑶、鏡子E⑶、滑門ECU、后門ECU、照明控制ECU、電動傾斜和伸縮ECU等等。例如，節(jié)點(diǎn)3的設(shè)備包括照明開關(guān)(SW)、雨刷開關(guān)、光傳感器、雨水傳感器等等。雨刷開關(guān)通常是關(guān)閉的，并且在目標(biāo)車輛的駕駛員開啟時打開，而雨水傳感器被配置為例如檢測目標(biāo)車輛的擋風(fēng)玻璃上的水滴。車身/雨刷ECU電連接到雨水傳感器和用于驅(qū)動汽車車身部件的雨刷的雨刷驅(qū)動器。車身/雨刷ECU被配置為執(zhí)行對目標(biāo)車輛的汽車車身部件和其它ECU以及所有開關(guān)的整體控制，特別是控制雨刷驅(qū)動器，以便根據(jù)雨刷開關(guān)的開/關(guān)狀態(tài)和/或雨水傳感器所檢測的信息來激活或停用雨刷。座椅E⑶電連接到用于調(diào)整目標(biāo)車輛的每ー個座椅的位置的驅(qū)動器。座椅E⑶被配置為在其中存儲目標(biāo)車輛的姆ー個座椅的最佳位置，并且控制姆ー個座椅的驅(qū)動器，以便當(dāng)操作相應(yīng)的電動座椅開關(guān)時，將每一個座椅的位置調(diào)整到相應(yīng)的最佳位置。如果在目標(biāo)車輛中安裝了至少ー個滑門，則在其中安裝滑門E⑶。具體地說，滑門ECU電連接到這樣的驅(qū)動器，所述驅(qū)動器用于在所述至少ー個滑門關(guān)閉的情況下，當(dāng)切換相應(yīng)的車門開關(guān)時自動地打開目標(biāo)車輛的所述至少一個滑門，以及用于在所述至少一個滑門打開的情況下，當(dāng)切換相應(yīng)的車門開關(guān)時自動地關(guān)閉所述至少一個滑門。鏡子E⑶電連接到用于調(diào)整目標(biāo)車輛的至少ー個鏡子的驅(qū)動器。鏡子E⑶被配置為控制用于所述至少ー個鏡子的驅(qū)動器，以便當(dāng)操作相應(yīng)的開關(guān)時，有角度地調(diào)整所述至少ー個鏡子。如果在目標(biāo)車輛中安裝了后門，則在其中安裝后門E⑶。具體地說，后門E⑶電連接到這樣的驅(qū)動器，該驅(qū)動器用于在所述后門關(guān)閉的情況下，當(dāng)切換相應(yīng)的車門開關(guān)時自動地打開該后門，以及用于在該后門打開的情況下，當(dāng)切換相應(yīng)的車門開關(guān)時自動地關(guān)閉該門。為用于照明目標(biāo)車輛周圍的相應(yīng)區(qū)域的每ー個照明設(shè)備提供照明開關(guān)。照明開關(guān)通常是關(guān)閉的，并且在目標(biāo)車輛的駕駛員開啟時打開。光傳感器被配置為對目標(biāo)車輛前面的照明的亮度水平進(jìn)行測量。照明控制E⑶電連接到照明開關(guān)、光傳感器和每ー個照明設(shè)備，并且被配置為根據(jù)照明開關(guān)的相應(yīng)ー個的開/關(guān)狀態(tài)和光傳感器所測量的照明的亮度水平，對至少ー個照明設(shè)備進(jìn)行控制。電動傾斜和伸縮E⑶用作電動駕駛位置調(diào)整設(shè)備，并且被配置為對目標(biāo)車輛的方向盤的傾斜和伸縮進(jìn)行調(diào)整。根據(jù)該實(shí)施例的通信總線5可以具有高信號電平和低信號電平(例如，高電壓電平和低電壓電平)。通信總線5被設(shè)計為使得如果將第一信號的高電平部分和第二信號的 低電平部分同時輸出到通信總線5，則在通信總線5上呈現(xiàn)低電平部分，換言之，第二信號贏得(第一信號輸?shù)?總線仲裁。下面將參照圖2A來描述用于通過通信總線5進(jìn)行傳送的編碼信號的示例。參見圖2A，在第一實(shí)施例中，將PWM編碼信號用作用于通過通信總線5傳送的編碼信號的示例。PWM編碼信號由ー組第一 PWM碼和第二 PWM碼構(gòu)成；第一 PWM碼和第二 PWM碼中的每ー個與要通過通信總線5傳送的數(shù)據(jù)比特相對應(yīng)。第一 PWM碼和第二 PWM碼具有彼此不同的預(yù)定的第一占空比和第二占空比；第一占空比和第二占空比中的每ー個是低信號電平的持續(xù)時間和與通過通信總線5傳送的每ー個數(shù)據(jù)比特的持續(xù)時間相對應(yīng)的總持續(xù)時間之比。也就是說，第一 PWM碼的第一占空比表示數(shù)據(jù)比特0，第二 PWM碼的第二占空比表示數(shù)據(jù)比特I。具體地說，將通過通信總線5傳送的數(shù)據(jù)比特O表示成由ー組邏輯值“001”構(gòu)成的第一 PWM碼。同樣，將通過通信總線5傳送的數(shù)據(jù)比特I表示成由ー組邏輯值“011”構(gòu)成的第二 PWM碼。邏輯值O與通信總線5上的低信號電平相對應(yīng)，邏輯值I與通信總線5上的高信號電平相對應(yīng)。也就是說，與第二占空比相比，第一占空比更大。具體地說，通過通信總線5傳送的數(shù)據(jù)比特O的持續(xù)時間的第一個三分之一與邏輯值O (低信號電平)的持續(xù)時間相對應(yīng)，下ー個三分之一與邏輯值O的持續(xù)時間相對應(yīng)，最后ー個三分之一與邏輯值I (高信號電平)的持續(xù)時間相對應(yīng)。同樣，通過通信總線5傳送的數(shù)據(jù)比特I的持續(xù)時間的第一個三分之一與邏輯值O的持續(xù)時間相對應(yīng)，下ー個三分之一與邏輯值I的持續(xù)時間相對應(yīng)，最后ー個三分之一與邏輯值I的持續(xù)時間相對應(yīng)。應(yīng)當(dāng)注意，第一 PWM碼和第二 PWM碼將分別稱為顯性碼(顯性比特O)和隱性碼(隱性比特I)。如果從節(jié)點(diǎn)3發(fā)送的信號的顯性碼在通信總線5上與從替代節(jié)點(diǎn)3發(fā)送的另ー個信號的隱性碼沖突，則該顯性碼贏得總線仲裁，而替代節(jié)點(diǎn)3輸?shù)艨偩€仲裁。例如，基于CSMA/CA (載波監(jiān)聽多路訪問/沖突避免)來配置根據(jù)該實(shí)施例的通信系統(tǒng)I。因此，當(dāng)基于通信總線5的狀態(tài)了解到總線仲裁的結(jié)果時，替代節(jié)點(diǎn)停止信號的傳輸，使得贏得總線仲裁的節(jié)點(diǎn)3連續(xù)地發(fā)送信號。根據(jù)該實(shí)施例的節(jié)點(diǎn)3按照預(yù)先選擇的主從協(xié)議進(jìn)行操作。在主從協(xié)議中，作為主節(jié)點(diǎn)的一個節(jié)點(diǎn)3被設(shè)計為使用幀與作為從節(jié)點(diǎn)的另ー個節(jié)點(diǎn)3進(jìn)行通信，其中所述幀中的每ー個是要經(jīng)由通信總線5發(fā)送和接收的數(shù)據(jù)單元。圖2B示意性地示出了根據(jù)該實(shí)施例的幀的結(jié)構(gòu)。如圖2B中所示，幀或消息幀是由以下各項(xiàng)構(gòu)成 用于指定主節(jié)點(diǎn)3允許發(fā)送的數(shù)據(jù)的報頭(H)以及包括由該報頭指定的數(shù)據(jù)的可變長度響應(yīng)。幀的報頭由主節(jié)點(diǎn)3允許發(fā)送的數(shù)據(jù)的ID構(gòu)成。這種幀被設(shè)計為使得報頭的值越低，該幀贏得總線仲裁的可能性(概率)越高。巾貞的響應(yīng)至少包括要發(fā)送的相應(yīng)數(shù)據(jù)、指示該數(shù)據(jù)的大小(相應(yīng)的響應(yīng)的大小)的信息、以及作為錯誤檢測碼的示例的用于檢查該數(shù)據(jù)中的錯誤的CRC (循環(huán)冗余校驗(yàn))碼。因此，通過通信總線5將數(shù)據(jù)作為包括ー組報頭和響應(yīng)的幀(消息幀)進(jìn)行發(fā)送。在通信總線5上，為ー個幀分配ー個時隙，并且傳送ー個幀需要ー個時隙。應(yīng)當(dāng)注意，ID是分配給允許發(fā)送的數(shù)據(jù)的編號，以用于對數(shù)據(jù)進(jìn)行唯一標(biāo)識。接下來，將描述每ー個節(jié)點(diǎn)3 (換言之，主3a和從3b中的每ー個)的整體結(jié)構(gòu)的示例。每ー個節(jié)點(diǎn)3被設(shè)計為在喚醒模式或者睡眠模式中進(jìn)行操作。喚醒模式是在其中每ー個節(jié)點(diǎn)3可以執(zhí)行分配給相應(yīng)節(jié)點(diǎn)的所有功能(任務(wù))的操作模式，而睡眠模式是在其中每ー個節(jié)點(diǎn)3不能執(zhí)行ー些功能(任務(wù))以便減少功耗的操作模式。在第一實(shí)施例中，節(jié)點(diǎn)3中的車身/雨刷E⑶用作主節(jié)點(diǎn)(主)3a，而其它節(jié)點(diǎn)3用作從節(jié)點(diǎn)(從)3b。在主從協(xié)議中，主3a以第一通信模式(常規(guī)通信模式)操作，以便連續(xù)地發(fā)送報頭，進(jìn)而連續(xù)地指定允許相應(yīng)的從3b發(fā)送的數(shù)據(jù)段，從而將該相應(yīng)的從3b指定成被請求發(fā)送該相應(yīng)的數(shù)據(jù)段的目標(biāo)從3b。換言之，主3a對從3進(jìn)行輪詢。通過報頭指定的每ー個目標(biāo)從3b以第一通信模式進(jìn)行操作以發(fā)送響應(yīng)(數(shù)據(jù))。在主從協(xié)議中，每ー個從3b以第二通信模式(事件通信模式)操作，以便獨(dú)立于來自主3a的指令，主動地發(fā)送數(shù)據(jù)。此后，將參照圖3來描述主3a的結(jié)構(gòu)和每ー個從3b的結(jié)構(gòu)的示例。主3a是由信號處理器10和收發(fā)機(jī)20構(gòu)成。信號處理器10可與收發(fā)機(jī)20進(jìn)行通信，并且被配置為基于信息來執(zhí)行向其分配的任務(wù)；已經(jīng)通過主3a和其它節(jié)點(diǎn)3之間的經(jīng)由通信總線5的通信獲得了該信息。收發(fā)機(jī)20與通信總線5相連，并且被配置為將從信號處理器10提供的基于NRZ (非歸零)碼的傳輸數(shù)據(jù)TXD編碼成基于PWM碼的傳輸數(shù)據(jù)TX，其中信號處理器10與收發(fā)機(jī)20的內(nèi)部時鐘CK異步；并且向通信總線5輸出該傳輸數(shù)據(jù)TX。此外，收發(fā)機(jī)20被配置為從通信總線5接收基于PWM碼的數(shù)據(jù)RX ;將所接收的數(shù)據(jù)RX解碼成基于NRZ碼的接收的數(shù)據(jù)RXD，并將解碼后的數(shù)據(jù)RXD提供給信號處理器10。信號處理器10被設(shè)計成例如普通微計算機(jī)電路，該普通微計算機(jī)電路是由例如以下各項(xiàng)構(gòu)成CPU、包括非易失性存儲器的存儲介質(zhì)、IO (輸入和輸出)接ロ等等。特別地，信號處理器10是由UART (通用異步接收機(jī)發(fā)射機(jī))11和振蕩器(OSC) 12構(gòu)成。UART 11被配置為按例如20Kbps的預(yù)定的數(shù)據(jù)傳輸速率(比特速率)來執(zhí)行串行啟動終止通信。UART 11可以設(shè)計成硬件電路或軟件模塊。振蕩器12被配置為生成信號處理器10按其操作的操作時鐘，并且生成具有與UART 11的比特速率基本相同的預(yù)定的速率的內(nèi)部時鐘CK，從而將該內(nèi)部時鐘CK提供給收發(fā)機(jī)20。
在該實(shí)施例中，使用石英晶體振蕩器來設(shè)計振蕩器12，因此振蕩器12能夠產(chǎn)生這些具有穩(wěn)定頻率的時鐘信號。信號處理器10被配置為以喚醒模式或睡眠模式進(jìn)行操作，并且向收發(fā)機(jī)20提供指示相應(yīng)的節(jié)點(diǎn)(主3a)的當(dāng)前操作模式的模式信號MD。圖2C示意性地示出了從UART 11發(fā)送的數(shù)據(jù)TXD和由此接收的數(shù)據(jù)RXD中的每ー個的結(jié)構(gòu)的示例。參見圖2C，將來自UART 11的數(shù)據(jù)TXD和由此要接收的數(shù)據(jù)RXD中的每一個設(shè)計成塊數(shù)據(jù)，使得一個數(shù)據(jù)塊接ー個數(shù)據(jù)塊地發(fā)送或接收數(shù)據(jù)TXD或RXD。數(shù)據(jù)TXD或RXD的塊是由以下各項(xiàng)構(gòu)成具有低信號電平的起始比特(O比持)、可配置數(shù)量的數(shù)據(jù)比特(在該實(shí)施例中，8比特)、以及具有高信號電平的ー個或多個停止比特(在該實(shí)施例中，一個停止比持)。也就是說，將根據(jù)該實(shí)施例的數(shù)據(jù)TXD和數(shù)據(jù)RXD中的每ー個設(shè)計成10比特的塊數(shù)據(jù)。數(shù)據(jù)TXD和RXD中的每ー個被配置為使得將最低有效位(LSB)分配給作為相應(yīng)數(shù)據(jù)TXD或RXD的主要部分的8比特數(shù)據(jù)的第一比特，并且將最高有效位(MSB)分配給其最后的比持。在該實(shí)施例中，上面所闡述的幀的報頭是由單個塊數(shù)據(jù)構(gòu)成，每ー個數(shù)據(jù)TXD/RXD 將從節(jié)點(diǎn)3發(fā)送的響應(yīng)是由預(yù)定數(shù)量的(例如，ー個或多個)塊數(shù)據(jù)段構(gòu)成?？梢詫⒋笮⌒畔⒋鎯υ陧憫?yīng)中的第一塊中。返回到圖3，收發(fā)機(jī)20是由以下各項(xiàng)構(gòu)成時序發(fā)生器21、編碼器/解碼器22、發(fā)送緩沖器23、接收緩沖器24和模式控制器25。時序發(fā)生器21配備有由環(huán)形振蕩器構(gòu)成的簡單振蕩器21a ;環(huán)形振蕩器由以環(huán)形形式連接的多個變極器構(gòu)成。簡單振蕩器21a被配置為產(chǎn)生計數(shù)時鐘CCK。時序發(fā)生器21被配置為對計數(shù)時鐘CCK進(jìn)行劃分，以生成多個時序信號，多個時序信號中的每ー個都與從信號處理器10提供的內(nèi)部時鐘CK同歩。編碼器/解碼器22被配置為根據(jù)時序發(fā)生器21所產(chǎn)生的時序信號，對數(shù)據(jù)(傳輸數(shù)據(jù))TXD進(jìn)行編碼，并且根據(jù)時序發(fā)生器21所產(chǎn)生的時序信號，對接收的數(shù)據(jù)RXD進(jìn)行解碼。發(fā)送緩沖器23被配置為將編碼器/解碼器22所編碼的數(shù)據(jù)作為編碼的傳輸數(shù)據(jù)TX發(fā)送給通信總線5。接收緩沖器24被配置為在通信總線5上捕獲數(shù)據(jù)(信號)作為接收的數(shù)據(jù)RX。模式控制器25被配置為根據(jù)從信號處理器10提供的模式信號MD，控制時序發(fā)生器21和編碼器/解碼器22的操作。如上所述，為了對通信總線5進(jìn)行總線仲裁，可以使用例如單個線、公用集電極開路電路和上拉電阻，來構(gòu)造通信總線5和發(fā)送緩沖器23的結(jié)構(gòu)。例如，接收緩沖器24被設(shè)計成公用比較器，并且被配置為如果通信總線5上的電平高于預(yù)先設(shè)置的閾值電平，則輸出高信號電平，而如果通信總線5上的電平低于預(yù)先設(shè)置的閾值電平，則輸出低信號電平。模式控制器25被配置為如果模式信號MD表示喚醒模式，則向時序發(fā)生器21和編碼器/解碼器22中的每ー個輸出控制信號，以啟用時序發(fā)生器21和編碼器/解碼器22中的姆ー個，而如果模式信號MD表不睡眠模式,則使時序發(fā)生器21不能產(chǎn)生時序信號。圖4是示意性地示出了時序發(fā)生器21所產(chǎn)生的各種時序信號的時序圖。在該實(shí)施例中，與內(nèi)部時鐘CK相比，計數(shù)時鐘CCK在頻率上充分更高。
例如，除了振蕩器21a之外，時序發(fā)生器21還由計數(shù)器21b和分頻器21c構(gòu)成。計數(shù)器21b被配置為根據(jù)振蕩器21a所產(chǎn)生的計數(shù)時鐘CCK對內(nèi)部時鐘CK的相鄰下降沿(高到低轉(zhuǎn)換邊沿)的間隔的長度進(jìn)行測量，也就是說，內(nèi)部時鐘CK的每ー個循環(huán)的長度。分頻器21c被配置為對表示內(nèi)部時鐘CK的每ー第i個循環(huán)的長度(也就是說，內(nèi)部時鐘的周期)的計數(shù)器21b的周期計數(shù)值Ci進(jìn)行分頻(i=l、2、…)，從而產(chǎn)生與內(nèi)部時鐘CK同步的各種時序信號。具體地說，響應(yīng)于計數(shù)時鐘CCK的脈沖與內(nèi)部時鐘CK的每ー第i個循環(huán)的下降沿基本同步，計數(shù)器21b從例如初始值O開始對周期計數(shù)值Ci進(jìn)行向上計數(shù)，并且響應(yīng)于計數(shù)時鐘CCK的脈沖與內(nèi)部時鐘CK的相應(yīng)第i個循環(huán)的上升沿(低到高轉(zhuǎn)換邊沿)基本同歩，停止對周期計數(shù)值Ci的計數(shù)，并且將周期計數(shù)值Ci重置為初始值。在針對內(nèi)部時鐘CK的每ー第i循環(huán)重置周期計數(shù)值Ci即將到來之前停止計數(shù)吋，分頻器21c對計數(shù)器21b的周期計數(shù)值Ci進(jìn)行劃分，從而產(chǎn)生與內(nèi)部時鐘CK同步的各種時序信號。
在該實(shí)施例中，時序發(fā)生器21產(chǎn)生如下文所描述的各種時序信號的各種時鐘；這些各種時鐘的每ー個具有為內(nèi)部時鐘CK的周期的整數(shù)約數(shù)的周期。換言之，分頻器21c用作頻率乘法器，該頻率乘法器產(chǎn)生多種時鐘中的每ー個，其中這些時鐘針對內(nèi)部時鐘CK的每ー循環(huán)具有多個上升沿或下降沿。參見圖4，時序發(fā)生器21產(chǎn)生總線時鐘BCK、采樣時鐘SCK、隱性生成的時鐘RCK和顯性生成的時鐘DCK。每ー個時鐘是由周期的(循環(huán)的)脈沖(脈沖型的波形)構(gòu)成的信號?？偩€時鐘BCK具有與通過通信總線5傳送的信號的比特(隱性比特或顯性比持)的持續(xù)時間相對應(yīng)的周期。
具體地說，時序發(fā)生器21產(chǎn)生總線時鐘BCK，使得對于總線時鐘BCK的(i+Ι)循環(huán)來說，將總線時鐘BCK的每ー對相鄰的下降沿和上升沿之間的間隔的長度設(shè)置為計數(shù)器21b內(nèi)部時鐘CK的針對第i個循環(huán)的周期計數(shù)值Ci的一半；周期計數(shù)值Ci表示內(nèi)部時鐘CK的第i個循環(huán)的長度。因此，總線時鐘BCK具有與內(nèi)部時鐘CK的重復(fù)周期的一半相對應(yīng)的50%的占空比。更具體地說，時序發(fā)生器21產(chǎn)生總線時鐘BCK，使得總線時鐘BCK的每ー個循環(huán)的下降沿與內(nèi)部時鐘CK的相應(yīng)循環(huán)的下降沿基本同歩，并且總線時鐘BCK的每ー循環(huán)的下降沿與其相應(yīng)循環(huán)的上升沿之間的間隔被設(shè)置為內(nèi)部時鐘CK的相應(yīng)循環(huán)的一半。例如，參見圖4，時序發(fā)生器21產(chǎn)生與內(nèi)部時鐘CK的第i個循環(huán)的下降沿基本同步的總線時鐘BCK的第(i+Ι)個循環(huán)的下降沿，并且產(chǎn)生總線時鐘BCK的第(i+Ι)個循環(huán)的上升沿，使得總線時鐘BCK的第(i+Ι)個循環(huán)的下降沿和上升沿之間的間隔與計數(shù)器21b的針對內(nèi)部時鐘CK的第i個循環(huán)的周期計數(shù)值Ci的一半(1/2)相一致。時序發(fā)生器21還產(chǎn)生采樣時鐘SCK，使得采樣時鐘SCK的一個循環(huán)的上升沿與總線時鐘BCK的相應(yīng)循環(huán)的下降沿基本同步，其中總線時鐘BCK的相應(yīng)循環(huán)的下降沿與內(nèi)部時鐘CK的相應(yīng)循環(huán)的下降沿相對應(yīng)，并且采樣時鐘SCK的每ー對相鄰上升沿之間的間隔的長度(也就是說，采樣時鐘SCK的每ー個循環(huán)的長度)被設(shè)置為計數(shù)器21b的針對內(nèi)部時鐘CK的第i個循環(huán)的周期計數(shù)值Ci的四分之一；周期計數(shù)值Ci表示內(nèi)部時鐘CK的第i個循環(huán)的長度。因此，采樣時鐘SCK具有與內(nèi)部時鐘CK的周期的四分之一(1/4)相對應(yīng)的25%的占空比。換言之，針對總線時鐘BCK (內(nèi)部時鐘CK)的每ー循環(huán)，采樣時鐘SCK具有四個上升沿。例如，參見圖4，時序發(fā)生器21產(chǎn)生采樣時鐘SCK，使得采樣時鐘SCK的第一循環(huán)的上升沿與總線時鐘BCK的相應(yīng)第(i+Ι)循環(huán)的下降沿基本同步，其中總線時鐘BCK的相應(yīng)第(i+Ι)循環(huán)的下降沿與內(nèi)部時鐘CK的相應(yīng)第(i+1)循環(huán)的下降沿相對應(yīng)；采樣時鐘SCK的第一循環(huán)的上升沿和下ー個第二循環(huán)的上升沿之間的間隔與計數(shù)器21b的針對內(nèi)部時鐘CK的第i個循環(huán)的周期計數(shù)值Ci的1/4相一致；采樣時鐘SCK的第二循環(huán)的上升沿和下ー個第三循環(huán)的上升沿之間的間隔與計 數(shù)器21b的針對內(nèi)部時鐘CK的第i個循環(huán)的周期計數(shù)值Ci的2/4相一致；以及采樣時鐘SCK的第三循環(huán)的上升沿和下一個第四循環(huán)的上升沿之間的間隔與計數(shù)器21b的針對內(nèi)部時鐘CK的第i個循環(huán)的周期計數(shù)值Ci的3/4相一致。時序發(fā)生器21還產(chǎn)生隱性生成的時鐘RCK，使得在自從總線時鐘BCK的相應(yīng)循環(huán)的下降沿開始經(jīng)過內(nèi)部時鐘CK的周期的長度的1/3的時刻時，出現(xiàn)隱性生成的時鐘RCK的每ー個循環(huán)的上升沿。例如，參見圖4，時序發(fā)生器21產(chǎn)生隱性生成的時鐘RCK，使得在自從總線時鐘BCK的第(i+Ι)個循環(huán)的下降沿開始經(jīng)過計數(shù)器21b的針對內(nèi)部時鐘CK的第i個循環(huán)的周期計數(shù)值Ci的1/3的時刻時，出現(xiàn)隱性生成的時鐘RCK的第(i+Ι)個循環(huán)的上升沿。時序發(fā)生器21還產(chǎn)生顯性生成的時鐘DCK，使得在自從總線時鐘BCK的相應(yīng)循環(huán)的下降沿開始經(jīng)過內(nèi)部時鐘CK的周期的長度的2/3的時刻吋，出現(xiàn)顯性生成的時鐘DCK的每ー個循環(huán)的上升沿。例如，參見圖4，時序發(fā)生器21產(chǎn)生顯性生成的時鐘DCK，使得在自從總線時鐘BCK的第(i+Ι)個循環(huán)的下降沿開始經(jīng)過計數(shù)器21b的針對內(nèi)部時鐘CK的第i個循環(huán)的周期計數(shù)值Ci的2/3的時刻時，出現(xiàn)顯性生成的時鐘DCK的第(i+Ι)個循環(huán)的上升沿。應(yīng)當(dāng)注意，時序發(fā)生器21被配置為如果相應(yīng)節(jié)點(diǎn)(主3a)的操作模式是喚醒模式，則根據(jù)從模式控制器25提供的指令來激活振蕩器21a以產(chǎn)生計數(shù)時鐘CCK，并且如果模式信號MD表示睡眠模式，則禁用時序發(fā)生器21。接下來，下面將參照圖5來描述收發(fā)機(jī)20的編碼器/解碼器22的結(jié)構(gòu)的示例。參見圖5，編碼器/解碼器22是由以下各項(xiàng)構(gòu)成同步電路(SYNC)26、編碼器27、解碼器28和比特判決器29。同步電路26被配置為將從信號處理器10提供的NRZ編碼的傳輸數(shù)據(jù)TXD與時序發(fā)生器21產(chǎn)生的總線時鐘BCK同步，從而產(chǎn)生同步的傳輸數(shù)據(jù)dTXD。編碼器27被配置為將從同步電路26輸出的同步后的傳輸數(shù)據(jù)dTXD編碼成PWM編碼的傳輸數(shù)據(jù)TX，并且將所編碼的傳輸數(shù)據(jù)TX提供給發(fā)送緩沖器23。解碼器28被配置為將經(jīng)由接收緩沖器24接收的PWM編碼的數(shù)據(jù)RX解碼成NRZ編碼的接收的數(shù)據(jù)RXD，并且將解碼后的接收數(shù)據(jù)RXD提供給信號處理器10。比特判決器29被配置為ー個比特接ー個比特(一個碼接一個碼)地將編碼器27編碼的傳輸數(shù)據(jù)TX與接收緩沖器24所接收的接收數(shù)據(jù)RX進(jìn)行比較，并且如果基于該比較結(jié)果，在通信總線5上，傳輸數(shù)據(jù)TX的第一代碼或第二代碼的信號電平與所接收的數(shù)據(jù)RX的第一代碼或第二代碼相一致，則向編碼器27輸出沖突檢測信號CD。例如，根據(jù)該實(shí)施例的比特判決器29是由XOR門構(gòu)成。判決器29被配置為按與總線時鐘BCK的每ー個循環(huán)的上升沿同步的時序，來對傳輸數(shù)據(jù)TX和接收的數(shù)據(jù)RX中的每ー個的信號電平進(jìn)行采樣，并且使用XOR門將傳輸數(shù)據(jù)TX的采樣的信號電平與接收的數(shù)據(jù)RX的采樣的信號電平進(jìn)行比較，從而將沖突檢測信號CD的活躍電平(高或低電平)或非活躍電平(活躍電平的相反電平)作為XOR門的輸出進(jìn)行輸出。具體地說，判決器29將相應(yīng)節(jié)點(diǎn)(主3a)所產(chǎn)生的傳輸數(shù)據(jù)TX的采樣的信號電平與從替代節(jié)點(diǎn)輸出的接收的數(shù)據(jù)RX的采樣的信號電平進(jìn)行比較，并且如果傳輸數(shù)據(jù)TX的采樣的信號電平是第二代碼(隱性碼)而所接收的數(shù)據(jù)RX的采樣的信號電平是顯性碼，則輸出沖突信號CD的活躍電平，使得相應(yīng)的節(jié)點(diǎn)(主3a)輸?shù)艨偩€仲裁。另ー方面，如果傳輸數(shù)據(jù)TX的采樣的信號電平不是第二代碼(隱性碼)，則判決器29輸出沖突信號CD的非活躍電平，使得相應(yīng)的節(jié)點(diǎn)(主3a)不輸?shù)艨偩€仲裁。 圖6A是示意性地示出了主3a的編碼器27的操作的時序圖。參見圖6A，如果同步的傳輸數(shù)據(jù)dTXD的采樣的信號電平(采樣的比持)顯示低信號電平(O比持)(例如，參見第一循環(huán))，則編碼器27使用總線時鐘BCK (具體地說，相應(yīng)的下降沿)和顯性生成的時鐘DCK，來產(chǎn)生編碼的傳輸數(shù)據(jù)TX的顯性碼，使得同步的傳輸數(shù)據(jù)dTXD的O比特的持續(xù)時間的2/3是低信號電平，而O比特的持續(xù)時間的剩余1/3是高信號電平。另ー方面，如果同步的傳輸數(shù)據(jù)dTXD的采樣的信號電平(采樣的比持)顯示高信號電平(I比持)(例如，參見第二循環(huán))，則編碼器27使用總線時鐘BCK (具體地說，相應(yīng)的下降沿)和隱性生成的時鐘RCK，產(chǎn)生編碼的傳輸數(shù)據(jù)TX的第二代碼(隱性碼)，使得同步的傳輸數(shù)據(jù)dTXD的I比特的持續(xù)時間的1/3是低信號電平，而I比特的持續(xù)時間的剩余2/3是聞イ目號電平。應(yīng)當(dāng)注意的是，如果信號處理器10未提供傳輸數(shù)據(jù)TXD，則同步電路26的輸入，并且因此編碼器27的輸入保持高電平，使得經(jīng)由發(fā)送緩沖器23從編碼器27向通信總線5不斷地提供第二比特(隱性比持)。此后，與第二代碼(隱性碼)相對應(yīng)的預(yù)定數(shù)量的比特在通信總線5上持續(xù)的時間段將稱為IFS (幀間狀態(tài))，并且如果將IFS檢測為通信總線5的當(dāng)前狀態(tài)，則通信總線5處于空閑狀態(tài)。如果沖突檢測信號CD從非活躍電平改變?yōu)榛钴S電平，則編碼器27被配置為強(qiáng)制地輸出第二代碼(隱性碼)，直到獨(dú)立于相應(yīng)的同步的傳輸數(shù)據(jù)dTXD的信號電平，完成對包括該同步的傳輸數(shù)據(jù)dTXD的塊數(shù)據(jù)的信號處理為止。解碼器28被配置為在總線時鐘BCK的每ー個循環(huán)的下降沿處對接收的數(shù)據(jù)RX進(jìn)行采樣，并且將采樣的結(jié)果作為解碼的接收數(shù)據(jù)RXD進(jìn)行輸出。接下來，下面將參照圖7來描述同步電路26的結(jié)構(gòu)的示例。參見圖7，同步電路26是由以下各項(xiàng)構(gòu)成起始比特檢測器51、降值計數(shù)器52、0R門53、計數(shù)值選擇器54、第一鎖存器55和第二鎖存器56。起始比特檢測器51被配置為檢測從信號處理器10提供的傳輸數(shù)據(jù)TXD的起始比特的下降沿(起始沿)。降值計數(shù)器52被配置為每當(dāng)采樣時鐘SCK的上升沿出現(xiàn)時，對從計數(shù)值選擇器54裝載的計數(shù)值遞減I。OR門53被配置為在起始比特的起始沿的第一時刻或者在降值計數(shù)器52已經(jīng)計數(shù)完(count out)(即，裝載的計數(shù)值已經(jīng)達(dá)到O)的第二時刻，產(chǎn)生用于將計數(shù)值裝載到降值計數(shù)器52的信號；第一時刻將稱為“起始時刻”，第二時刻將稱為“CO時刻”。計數(shù)值選擇器54被配置為根據(jù)起始時刻和CO時刻，選擇準(zhǔn)備的計數(shù)值中的ー個作為要裝載到降值計數(shù)器52的計數(shù)值。第一鎖存器55被配置為在CO時刻，將從信號處理器10提供的傳輸數(shù)據(jù)TXD的信號電平進(jìn)行鎖存。第二鎖存器56被配置為每當(dāng)總線時鐘BCK的下降沿出現(xiàn)時，對第一鎖存器55的輸出進(jìn)行鎖存。同步電路26被配置為將第二鎖存器56的輸出作為同步的傳輸數(shù)據(jù)dTXD進(jìn)行輸出。在該實(shí)施例中，將2和4用作準(zhǔn)備的計數(shù)值。也就是說，計數(shù)值選擇器54被配置為選擇以下各項(xiàng)作為裝載到降值計數(shù)器52的計數(shù)值 在起始時刻出現(xiàn)之后、在第一 CO時刻出現(xiàn)之前，要裝載到降值計數(shù)器52的計數(shù)值2 ；在第一 CO時刻出現(xiàn)之后，要裝載到降值計數(shù)器52的計數(shù)值4 ;以及在與傳輸數(shù)據(jù)TXD的塊的比特數(shù)量(10比特)相對應(yīng)的10次CO時刻已經(jīng)出現(xiàn)(換言之，第十次CO時刻出現(xiàn))之后，要裝載到降值計數(shù)器52的計數(shù)值2。具體地說，如圖8A和圖SB的每ー個中所示，當(dāng)在時間tl，起始比特檢測器51檢測到從信號處理器10提供的傳輸數(shù)據(jù)TXD的起始比特的起始沿時，在當(dāng)時間tl之后采樣時鐘SCK的第二上升沿出現(xiàn)的時間t2處，第一鎖存器55對傳輸數(shù)據(jù)TXD的信號電平(比持)進(jìn)行采樣(鎖存)，使得第一鎖存器55的輸出保持在傳輸數(shù)據(jù)TXD在時間t2時的采樣的數(shù)據(jù)。此后，每當(dāng)在相應(yīng)的鎖存(采樣)之后采樣時鐘SCK的第四上升沿出現(xiàn)時(t3al、t3a2、…、t3a9)，第一鎖存器55對傳輸數(shù)據(jù)TXD的信號電平(比特)進(jìn)行采樣(鎖存)，使得第一鎖存器55的輸出保持在傳輸數(shù)據(jù)TXD每次(t3al、t3a2、…、t3a9)的采樣的數(shù)據(jù)。在那時，第二鎖存器56在總線時鐘BCK的每ー個下降沿處對第一鎖存器55的輸出進(jìn)行采樣(鎖存)，從而產(chǎn)生與總線時鐘BCK同步的同步傳輸數(shù)據(jù)dTXD。也就是說，在起始時刻出現(xiàn)之后，每當(dāng)采樣時鐘SCK的第(4Xk+2)個上升沿出現(xiàn)時(k=0、l、2、…、9)，第一鎖存器55對傳輸數(shù)據(jù)TXD的信號電平進(jìn)行采樣(鎖存)，使得第一鎖存器55的輸出保持在傳輸數(shù)據(jù)TXD在每ー個采樣時刻處的采樣的數(shù)據(jù)。然后，第二鎖存器56在總線時鐘BCK的每ー個下降沿處對第一鎖存器55的輸出進(jìn)行采樣(鎖存)，從而產(chǎn)生與總線時鐘BCK同步的同步傳輸數(shù)據(jù)dTXD。應(yīng)當(dāng)注意，圖8A和圖8B是示出了同步電路26的操作的時序圖。圖8A示出了當(dāng)傳輸數(shù)據(jù)TXD的起始時刻緊接著采樣時鐘SCK的上升沿之后出現(xiàn)時的同步電路26的操作的第一示例，圖8B示出了當(dāng)采樣時鐘SCK的上升沿緊接著傳輸數(shù)據(jù)TXD的起始時刻之后出現(xiàn)時的同步電路26的操作的第二示例。在第一示例和第二示例的每ー個中，在傳輸數(shù)據(jù)TXD的起始比特的采樣時間時，確保從O到I或者從I到O的傳輸數(shù)據(jù)TXD的轉(zhuǎn)換和通過采樣時鐘SCK的相應(yīng)上升沿進(jìn)行的傳輸數(shù)據(jù)TXD的相應(yīng)比特的采樣時刻之間存在間隔；該間隔具有等于或大于傳輸數(shù)據(jù)TXD的相應(yīng)比特的持續(xù)時間(寬度)的四分之ー的長度。也就是說，如圖SB中所示，即使采樣時鐘SCK的上升沿緊接著傳輸數(shù)據(jù)TXD的起始時刻之后出現(xiàn)，也可以確保該間隔具有等于或者大于傳輸數(shù)據(jù)TXD的相應(yīng)比特的持續(xù)時間(寬度)的四分之ー的長度。如上所述，除了對從信號處理器10提供的傳輸數(shù)據(jù)TXD進(jìn)行編碼并且對來自通信總線5的接收數(shù)據(jù)RXD進(jìn)行解碼之外，主3a的收發(fā)機(jī)20還被設(shè)計為即使信號處理器10未向收發(fā)機(jī)20提供傳輸數(shù)據(jù)TXD，以喚醒模式作為其操作模式，來執(zhí)行第二代碼(隱性碼)向通信總線5的連續(xù)輸出。這允許收發(fā)機(jī)20用作向不同于主3a的另ー個節(jié)點(diǎn)3提供內(nèi)部時鐘CK的時鐘信息的時鐘主控部件(clock master)。返回到圖3，每ー個從3b以類似于主3a的方式，由信號處理器30和收發(fā)機(jī)40構(gòu)成。信號處理器30可與收發(fā)機(jī)40進(jìn)行通信，并且被配置為基于相應(yīng)的從3b和其它節(jié)點(diǎn)3之間的經(jīng)由通信總線5的通信所獲得的信息，來執(zhí)行向其分配的任務(wù)。收發(fā)機(jī)40與通信總線5相連，并且被配置為將從信號處理器30提供的基于NRZ碼的傳輸數(shù)據(jù)TXD編碼成基于PWM碼的傳輸數(shù)據(jù)TX ;并且向通信總線5輸出傳輸數(shù)據(jù)TX。此外，收發(fā)機(jī)40被配置為從 通信總線5接收基于PWM碼的數(shù)據(jù)RX ;將所接收的數(shù)據(jù)RX解碼成基于NRZ碼的接收數(shù)據(jù)RXD,并且將解碼后的數(shù)據(jù)RXD提供給信號處理器30。除了省略向收發(fā)機(jī)40提供內(nèi)部時鐘CK的功能之外，信號處理器30具有與信號處理器10相同的結(jié)構(gòu)。應(yīng)當(dāng)注意，信號處理器30不需要被配置成微型計算機(jī)電路。具體地說，信號處理器30可以由用作UART 11的定序器和用于產(chǎn)生定序器按其操作的操作時鐘的振蕩器構(gòu)成。除了收發(fā)機(jī)10之外，收發(fā)機(jī)40也是由以下各項(xiàng)構(gòu)成時序發(fā)生器41、編碼器/解碼器42、發(fā)送緩沖器43、接收緩沖器44和模式控制器45。時序發(fā)生器41的一部分與時序發(fā)生器21不同，并且編碼器/解碼器42的一部分與編碼器/解碼器22不同，以致下面將主要描述這些不同點(diǎn)。具體地說，時序發(fā)生器41與時序發(fā)生器21的不同點(diǎn)在干，時序發(fā)生器41被配置為產(chǎn)生多個時序信號，所述多個時序信號中的每ー個與接收的數(shù)據(jù)RX同步，其中這些數(shù)據(jù)與內(nèi)部時鐘CK不同；通過時序發(fā)生器21使用內(nèi)部時鐘CK相同的方法，經(jīng)由接收緩沖器24從通信總線5捕獲接收的數(shù)據(jù)RX (參見圖4)。也就是說，時序發(fā)生器41被配置為對從通信總線5捕獲的接收數(shù)據(jù)RX的下降沿進(jìn)行采樣；這些下降沿是接收的數(shù)據(jù)RX的作為時鐘信息的相鄰的顯性碼和/或隱性碼(即，相鄰顯性比特和/或隱性比持)的邊界。然后，時序發(fā)生器41被配置為產(chǎn)生具有與接收的數(shù)據(jù)RX的時鐘信息(采樣的下降沿)同步的下降沿的總線時鐘BCK，從而基于該總線時鐘BCK對從信號處理器30提供的傳輸數(shù)據(jù)TXD進(jìn)行編碼，并且基于該總線時鐘BCK對接收的數(shù)據(jù)RX進(jìn)行解碼。這通過通信總線5在節(jié)點(diǎn)3之間建立通信。如上所述，通信系統(tǒng)I中的每ー個節(jié)點(diǎn)3的收發(fā)機(jī)20或40的同步電路26被配置為在起始時刻時間出現(xiàn)之后，每當(dāng)采樣時鐘SCK的第(4Xk+2)個上升沿出現(xiàn)時(k=0、l、2、…、9)，對從信號處理器10或30提供的傳輸數(shù)據(jù)TXD的信號電平進(jìn)行采樣(鎖存)。然后，同步電路26被配置為在總線時鐘BCK的每ー個下降沿處對鎖存的信號電平進(jìn)行采樣(鎖存)，從而產(chǎn)生與總線時鐘BCK同步的同步傳輸數(shù)據(jù)dTXD。每ー個節(jié)點(diǎn)3的收發(fā)機(jī)20或40的編碼器27或47被配置為對同步電路26所產(chǎn)生的同步傳輸數(shù)據(jù)dTXD進(jìn)行編碼。
同步電路26的配置確保在從O到I或者從I到O的傳輸數(shù)據(jù)TXD的轉(zhuǎn)換和采樣時鐘SCK的相應(yīng)上升沿進(jìn)行的傳輸數(shù)據(jù)TXD的相應(yīng)比特的采樣時刻之間存在間隔，即使在最壞情況下，該間隔也具有等于傳輸數(shù)據(jù)TXD的相應(yīng)比特的持續(xù)時間(寬度)的四分之一的長度。因此，可以對傳輸數(shù)據(jù)TXD的信號電平(比持)進(jìn)行適當(dāng)?shù)夭蓸?，從而減少對傳輸數(shù)據(jù)TXD的信號電平(比持)的誤識別。應(yīng)當(dāng)注意，每ー個節(jié)點(diǎn)3的收發(fā)機(jī)20或40的同步電路26被配置為在起始時刻出現(xiàn)之后，每當(dāng)采樣時鐘SCK的第(4Xk+2)個上升沿出現(xiàn)時(k=0、l、2、…、9)，對從信號處理器10或30提供的傳輸數(shù)據(jù)TXD的信號電平進(jìn)行采樣(鎖存)，但是可以配置為在起始時刻出現(xiàn)之后，每當(dāng)采樣時鐘SCK的第(4Xk+3)個上升沿出現(xiàn)時(k=0、l、2、…、9)，對從信號處理器10或30提供的傳輸數(shù)據(jù)TXD的信號電平進(jìn)行采樣(鎖存)。此外，應(yīng)當(dāng)注意，基于采樣時鐘SCK針對總線時鐘BCK的每ー循環(huán)具有四個上升沿的事實(shí)，來確定傳輸數(shù)據(jù)TXD的采樣(鎖存)時刻(也就是說，采樣時鐘SCK的第(4Xk+2)個上升沿的出現(xiàn)(k=0、l、2、…、9))。
一般而言，如果采樣時鐘SCK針對總線時鐘BCK的每ー循環(huán)具有N個上升沿或下降沿(N是等于或大于3的整數(shù))，則每ー個節(jié)點(diǎn)3的收發(fā)機(jī)20或40的同步電路26可以配置為，在起始時刻出現(xiàn)之后，每當(dāng)采樣時鐘SCK的第(P+k-N)個上升沿出現(xiàn)時(k=0、l、2、…、9)，對從信號處理器10或30提供的傳輸數(shù)據(jù)TXD的信號電平進(jìn)行采樣(鎖存)，其中，當(dāng)N是奇數(shù)吋，P是(N+l)/2，當(dāng)N是偶數(shù)吋，P是(N+2)/2。也就是說，基于傳輸數(shù)據(jù)TXD的塊的大小(長度)來確定k。在第一實(shí)施例中，時序發(fā)生器21和41中的每ー個用作本發(fā)明的第一示例性方面的時鐘發(fā)生器的示例，并且由同步電路26的起始比特檢測器51、計數(shù)器52和選擇器54構(gòu)成的第一電路用作本發(fā)明的第一不例性方面的米樣時序發(fā)生器的不例。由第一鎖存器55和第二鎖存器56構(gòu)成的第二電路用作本發(fā)明的第一示例性方面的采樣模塊的示例，編碼器27用作本發(fā)明的第一示例性方面的發(fā)射機(jī)的示例。此外，計數(shù)器52用作本發(fā)明的第一示例性方面的采樣時序發(fā)生器的生成模塊。第二實(shí)施例將參照圖9和圖10來描述根據(jù)本發(fā)明的第二實(shí)施例的通信系統(tǒng)。根據(jù)第二實(shí)施例的控制系統(tǒng)的結(jié)構(gòu)和/或功能與通信系統(tǒng)I具有以下不同點(diǎn)。所以，下文將主要描述這些不同點(diǎn)。編碼器/解碼器22和42中的每ー個是由同步電路26a構(gòu)成，同步電路26a的結(jié)構(gòu)與根據(jù)第一實(shí)施例的同步電路26的結(jié)構(gòu)不同。也就是說，主3a的收發(fā)機(jī)20的同步電路26a在結(jié)構(gòu)上與每ー個從3b的收發(fā)機(jī)40的同步電路26相同。參見圖9，除了同步電路26以外，同步電路26a也由以下各項(xiàng)構(gòu)成起始比特檢測器51、降值計數(shù)器52a、OR門53、計數(shù)值選擇器54a、第一鎖存器55和第二鎖存器56。起始比特檢測器51、OR門53、第一鎖存器55和第二鎖存器56的結(jié)構(gòu)和操作與同步電路26的組件51、53、55和56的結(jié)構(gòu)和操作基本相同。降值計數(shù)器52a被配置為每當(dāng)計數(shù)時鐘CCK的上升沿出現(xiàn)時，將從計數(shù)值選擇器54a裝載的計數(shù)值減小I。計數(shù)值選擇器54a被配置為接收計數(shù)器21b的針對內(nèi)部時鐘CK的每ー第i個循環(huán)的周期計數(shù)值Ci，并且選擇以下各項(xiàng)作為裝載到降值計數(shù)器52a的計數(shù)值“Ci/2”，其是在起始時刻出現(xiàn)之后、在第一 CO時刻出現(xiàn)之前，要裝載到降值計數(shù)器52a的周期計數(shù)值Ci的一半；在第一 CO時刻出現(xiàn)之后，要裝載到降值計數(shù)器52a的周期計數(shù)值Ci ;以及“Ci/2”，其是在與傳輸數(shù)據(jù)TXD的塊的比特數(shù)量(10比特)相對應(yīng)的10次CO時刻出現(xiàn)(換言之，第十次CO時刻出現(xiàn))之后，要裝載到降值計數(shù)器52a的周期計數(shù)值Ci的一半。具體地說，如圖10中所示，當(dāng)起始比特檢測器51在時間til檢測到從信號處理器10提供的傳輸數(shù)據(jù)TXD的起始比特的起始沿時，第一鎖存器55在降值計數(shù)器52a已經(jīng)計數(shù)完計數(shù)值“Cl/2 (i=l)”的時間tl2時對傳輸數(shù)據(jù)TXD的信號電平(比持)進(jìn)行采樣(鎖存)，使得第一鎖存器55的輸出保持在傳輸數(shù)據(jù)TXD在時間tl2時的采樣的數(shù)據(jù)。 此后，每當(dāng)自相應(yīng)的鎖存(采樣)之后降值計數(shù)器52a已經(jīng)計數(shù)完計數(shù)值(C2、C3、…、C9)時(tl3al、tl3a2、…、tl3a9)，第一鎖存器55對傳輸數(shù)據(jù)TXD的信號電平(比特)進(jìn)行采樣(鎖存)，使得第一鎖存器55的輸出保持在傳輸數(shù)據(jù)TXD的每次(tl3al、tl3a2、···、tl3a9)的采樣的數(shù)據(jù)。在那時，第二鎖存器56在總線時鐘BCK的每ー個下降沿處對第一鎖存器55的輸出進(jìn)行采樣(鎖存)，從而產(chǎn)生與總線時鐘BCK同步的同步傳輸數(shù)據(jù)dTXD。也就是說，在起始時刻出現(xiàn)以后，每當(dāng)自相應(yīng)的鎖存(采樣)之后降值計數(shù)器52a已經(jīng)計數(shù)完計數(shù)值(Ci/2+kXCi)時(k=0、l、2、…、9)，第一鎖存器55對傳輸數(shù)據(jù)TXD的信號電平進(jìn)行采樣(鎖存)，使得第一鎖存器55的輸出保持在傳輸數(shù)據(jù)TXD在每ー個采樣時刻處的采樣的數(shù)據(jù)。然后，第二鎖存器56在總線時鐘BCK的每ー個下降沿處對第一鎖存器55的輸出進(jìn)行采樣(鎖存)，從而產(chǎn)生與總線時鐘BCK同步的同步傳輸數(shù)據(jù)dTXD。通過使用同步電路26a的配置，由于計數(shù)器21b的周期計數(shù)值Ci表示內(nèi)部時鐘CK(也就是說，總線時鐘BCK)的周期，因此可以確定傳輸數(shù)據(jù)TXD的每ー個比特的在其相應(yīng)比特的持續(xù)時間的中間或其附近出的采樣時刻(采樣位置)。因此，可以更適當(dāng)?shù)貙鬏敂?shù)據(jù)TXD的信號電平(比持)進(jìn)行采樣，從而進(jìn)ー步減小傳輸數(shù)據(jù)TXD的信號電平(比持)的誤識別。此外，同步電路26a的配置使得可以相對于同步電路26的總線時鐘BCK的周期和傳輸數(shù)據(jù)TXD的每ー個比特的持續(xù)時間之差，增加總線時鐘BCK的周期和傳輸數(shù)據(jù)TXD的每ー個比特的持續(xù)時間之差的可允許范圍。由于該差別，這增加了傳輸數(shù)據(jù)TXD的相應(yīng)比特的采樣時刻的可允許變化范圍，從而有助于實(shí)現(xiàn)收發(fā)機(jī)20和40的設(shè)計和制造。應(yīng)當(dāng)注意，在該實(shí)施例中，可以將計數(shù)器2b的針對總線時鐘BCK的每ー個循環(huán)獲得的周期計數(shù)值用作周期計數(shù)值Ci，將針對總線時鐘BCK的相應(yīng)循環(huán)的計數(shù)值的簡單平均，或者針對其相應(yīng)循環(huán)的計數(shù)值的移動平均，用作計數(shù)器2b的周期計數(shù)值Ci。在第二實(shí)施例中，時序發(fā)生器21和41中的每ー個的計數(shù)器21b用作本發(fā)明的第一示例性方面的第二結(jié)構(gòu)類型的采樣時序發(fā)生器的示例，并且計數(shù)器52用作本發(fā)明的第一示例性方面的第二結(jié)構(gòu)類型的采樣時序發(fā)生器的生成模塊的示例。第三實(shí)施例將參照圖11和圖12來描述根據(jù)本發(fā)明的第三實(shí)施例的通信系統(tǒng)。
根據(jù)第三實(shí)施例的控制系統(tǒng)的結(jié)構(gòu)和/或功能與通信系統(tǒng)I具有以下不同點(diǎn)。所以，下文將主要描述這些不同點(diǎn)。編碼器/解碼器22和42中的每ー個是由同步電路26b構(gòu)成，同步電路26b的結(jié)構(gòu)與根據(jù)第一實(shí)施例的同步電路26的結(jié)構(gòu)不同。也就是說，主3a的收發(fā)機(jī)20的同步電路26b在結(jié)構(gòu)上與每ー個從3b的收發(fā)機(jī)40的同步電路26相同。參見圖11，同步電路26c是由以下各項(xiàng)構(gòu)成第一計數(shù)器61、起始比特檢測器62、第一鎖存器63和邊沿選擇器64、第二計數(shù)器65、計算器66、比較器67、第二鎖存器68和第三鎖存器69。第一計數(shù)器61被配置為每當(dāng)計數(shù)時鐘CCK的上升沿或下降沿出現(xiàn)時，對計數(shù)值進(jìn) 行向上計數(shù)，并且每當(dāng)總線時鐘BCK的上升沿和下降沿中的每ー個出現(xiàn)時 ，對計數(shù)值進(jìn)行重置。起始比特檢測器62被配置為檢測從信號處理器10提供的傳輸數(shù)據(jù)TXD的起始比特的下降沿(起始沿)。第一鎖存器63被配置為在起始比特檢測器62所檢測的起始沿的時刻(起始時刻)，對第一計數(shù)器61的計數(shù)值進(jìn)行鎖存。邊沿選擇器64被配置為將總線時鐘BCK的上升沿或下降沿選擇為目標(biāo)沿；目標(biāo)沿的類型(上升沿或下降沿)與在起始時刻即將到來之前出現(xiàn)的邊沿的類型相匹配。第二計數(shù)器65被配置為每當(dāng)計數(shù)時鐘CCK的上升沿或下降沿出現(xiàn)時，對計數(shù)值向上計數(shù)。OR門70被配置為在邊沿選擇器64所選擇的目標(biāo)沿的時刻和起始時刻中的每ー個處，產(chǎn)生用于重置第二計數(shù)器65的計數(shù)值的重置信號。計算器66被配置為響應(yīng)于OR門70的輸出，選擇以下各項(xiàng)中的ー個時序發(fā)生器21或41所產(chǎn)生的計數(shù)器21b的周期計數(shù)值的一半(Ci/2);通過將Ci/2與第一鎖存器63所鎖存的計數(shù)器61的計數(shù)值Cof相加所產(chǎn)生的值“Cof+Ci/2”。值Ci/2將稱為“半周期計數(shù)值”，計數(shù)值Cof將稱為“偏移值”。計算器66還被配置為將半周期計數(shù)值Ci/2和偏移值Cof中的所選擇ー個作為比較值進(jìn)行輸出。比較器67被配置為將計數(shù)器65的計數(shù)值與所述比較值進(jìn)行比較，并且當(dāng)確定計數(shù)器65的計數(shù)值與該比較值相一致時，輸出信號。第二鎖存器68被配置為在比較器67確定計數(shù)器65的計數(shù)值與所述比較值相ー致的時刻，對從信號處理器10提供的傳輸數(shù)據(jù)TX的信號電平(比持)進(jìn)行鎖存，使得第二鎖存器68的輸出保持在傳輸數(shù)據(jù)TXD的采樣的數(shù)據(jù)。第三鎖存器69被配置為在總線時鐘BCK的每ー個下降沿處對第二鎖存器68的輸出進(jìn)行采樣(鎖存)，從而產(chǎn)生與總線時鐘BCK同步的同步傳輸數(shù)據(jù)dTXD。具體地說，計算器66被配置為選擇以下各項(xiàng)作為所述比較值在第一目標(biāo)沿出現(xiàn)之后、在比較器67的第一輸出出現(xiàn)之前，半周期計數(shù)值Ci/2 ；在第一目標(biāo)沿出現(xiàn)之后，偏移值Cof和半周期計數(shù)值Ci/2之和(Cof+Ci/2)；以及在邊沿選擇器64已經(jīng)選擇了與傳輸數(shù)據(jù)TXD的塊的比特數(shù)量(10比持)相對應(yīng)的多個目標(biāo)沿之后，半周期計數(shù)值Ci/2。
具體地說，如圖12中所示，當(dāng)起始比特檢測器62在時間t21檢測到從信號處理器10提供的傳輸數(shù)據(jù)TXD的起始比特的起始沿時，第一鎖存器63將計數(shù)器61在時間t21時的當(dāng)前計數(shù)值作為偏移值Cof進(jìn)行鎖存。由于在起始比特出現(xiàn)之前緊鄰的總線時鐘BCK的邊沿是下降沿，因此邊沿選擇器64將下降沿選擇為目標(biāo)沿。在起始時刻出現(xiàn)之后、在總線時鐘BCK的第一目標(biāo)沿(第一下降沿)出現(xiàn)(時間t23)之前，將計算器66的比較值維持成半周期計數(shù)值Cl/2(i=l)。因此，當(dāng)該比較值(C1/2)與第二計數(shù)器65在時間t22時的計數(shù)值相一致時，第二鎖存器63在時間t22對傳輸數(shù)據(jù)TXD的信號電平(比特)進(jìn)行采樣(鎖存)，使得第二鎖存器65的輸出保持在傳輸數(shù)據(jù)TXD在時間t22時的采樣的數(shù)據(jù)。在總線時鐘BCK的第一目標(biāo)沿(第一下降沿)在時間t23出現(xiàn)之后，對第二計數(shù)器65的計數(shù)值進(jìn)行重置，并且將計算器66的比較值設(shè)置為偏移值Cof和半周期計數(shù)值C2/2(1=2)之和“((0デ+02/2)”。然后，當(dāng)該比較值(Cof+C2/2)與第二計數(shù)器65在時間t24al時 的計數(shù)值相一致時，第二鎖存器63在時間t24al對傳輸數(shù)據(jù)TXD的信號電平(比持)進(jìn)行采樣(鎖存)，使得第二鎖存器65的輸出保持在傳輸數(shù)據(jù)TXD在時間t24al時的采樣的數(shù)據(jù)。也就是說，每當(dāng)?shù)诙嫈?shù)器65的計數(shù)值與所述比較值(Cof+C2/2、Cof+C3/2、…、Cof+C9/2)相一致時(t24al、t24a2、…、t24a9)，第二鎖存器65對傳輸數(shù)據(jù)TXD的信號電平(比持)進(jìn)行采樣(鎖存)，使得第二鎖存器68的輸出保持在傳輸數(shù)據(jù)TXD的毎次(t24al、t24a2、…、t24a9)的采樣的數(shù)據(jù)。在那時，第三鎖存器69在總線時鐘BCK的每ー下降沿處對第二鎖存器68的輸出進(jìn)行采樣(鎖存)，從而產(chǎn)生與總線時鐘BCK同步的同步傳輸數(shù)據(jù)dTXD。也就是說，由于計數(shù)器21b的周期計數(shù)值Ci表示內(nèi)部時鐘CK的周期(也就是說，總線時鐘BCK)，因此可以確定傳輸數(shù)據(jù)TXD的每ー個比特的在其相應(yīng)比特的持續(xù)時間的中間或者其附近處的采樣時刻(采樣位置)。因此，可以實(shí)現(xiàn)與第二實(shí)施例的通信系統(tǒng)相同的效果。在第三實(shí)施例中，時序發(fā)生器21和41中的每ー個的計數(shù)器21b用作本發(fā)明的第一示例性方面的第三結(jié)構(gòu)類型的采樣時序發(fā)生器的計數(shù)器的示例，并且第一計數(shù)器61和第一鎖存器63用作本發(fā)明的第一示例性方面的第三結(jié)構(gòu)類型的采樣時序發(fā)生器的偏移值發(fā)生器的示例。第二鎖存器68和第三鎖存器69用作本發(fā)明的第一示例性方面的第三結(jié)構(gòu)類型的采樣模塊的第一鎖存器和第二鎖存器的示例。已經(jīng)描述了本發(fā)明的第一實(shí)施例至第三實(shí)施例，但是本發(fā)明并不限于這些實(shí)施例，因此，本發(fā)明可以包括落入其范圍之內(nèi)的、第一實(shí)施例至第三實(shí)施例中的每ー個的各種修改。在第一實(shí)施例中，將由周期的脈沖型波形構(gòu)成的信號用作采樣時鐘SCK，并且將采樣時鐘SCK的上升沿用作用于對傳輸數(shù)據(jù)TXD進(jìn)行采樣的采樣沿，但是本發(fā)明并不受限于此。具體地說，可以將具有50%占空比的信號用作采樣時鐘SCK，并且將該信號的上升沿和下降沿用作用于對傳輸數(shù)據(jù)TXD進(jìn)行采樣的采樣沿。雖然本文描述了本發(fā)明的示例性實(shí)施例，但是本發(fā)明并不限于本文所描述的實(shí)施例，而是包括具有如本領(lǐng)域技術(shù)人員基于本發(fā)明將清楚的修改、省略、(例如，貫穿各個實(shí)施例的方面的)組合、調(diào)整和/或替代的任何和所有實(shí)施例。權(quán)利要求中的限定將基于權(quán)利要求中使用的語言來廣泛地解釋，而并不限于本說明書所描述的示例或者在該申請的實(shí)施期 間所描述的示例，其中示例應(yīng)被解釋為非排他性的。
權(quán)利要求
1.一種用于通過通信總線來傳送被編碼以包括第一時鐘的信息的數(shù)字信號的收發(fā)機(jī)，所述收發(fā)機(jī)包括 時鐘發(fā)生器，其被配置為產(chǎn)生與所述第一時鐘同步的第二時鐘，所述第二時鐘具有與所述通信總線上的數(shù)字信號的一個比特的持續(xù)時間相對應(yīng)的周期； 采樣時序發(fā)生器，其被配置為當(dāng)與所述第二時鐘異步的第一傳輸數(shù)據(jù)被提供給所述收發(fā)機(jī)時,檢測所述第一傳輸數(shù)據(jù)的起始數(shù)據(jù)作為起始時刻,并且響應(yīng)于所述起始時刻,產(chǎn)生采樣時刻，所述采樣時刻具有間隔，所述間隔中的每一個被定義為與所述第二時鐘的所述周期相對應(yīng)，所述采樣時刻中的第一采樣時刻與所述 起始時刻分隔開； 采樣模塊，其被配置為在所述采樣時刻中的每一個采樣時刻對所述第一傳輸數(shù)據(jù)進(jìn)行采樣，從而產(chǎn)生與所述第二時鐘同步的第二傳輸數(shù)據(jù)；以及 發(fā)射機(jī)，其被配置為將所述第二傳輸數(shù)據(jù)編碼為包括所述第一時鐘的信息的數(shù)字信號，并且通過所述通信總線來發(fā)送所述數(shù)字信號。
2.根據(jù)權(quán)利要求I所述的收發(fā)機(jī)，其中，所述時鐘發(fā)生器被配置為產(chǎn)生在所述第二時鐘的每一個循環(huán)中具有作為采樣沿的N個電平轉(zhuǎn)換邊沿的倍頻時鐘，其中N是等于或大于3的整數(shù)；并且所述采樣時序發(fā)生器被配置為在檢測到所述起始時刻之后，每當(dāng)所述倍頻時鐘的第(P+k N)個采樣沿出現(xiàn)時，產(chǎn)生所述采樣時刻中的相應(yīng)一個(中相應(yīng)的一個采樣時刻？)，其中，當(dāng)N是奇數(shù)時，P=(N+l)/2,當(dāng)N是偶數(shù)時，P=(N+2)/2，并且k是0、1、2、…、KUM，其中，KLIM是基于所述傳輸數(shù)據(jù)的長度所確定的k的上限。
3.根據(jù)權(quán)利要求I所述的收發(fā)機(jī)，其中，所述采樣時序發(fā)生器還包括計數(shù)器，所述計數(shù)器被配置為根據(jù)所述第一時鐘對所述數(shù)字信號的一個比特的所述持續(xù)時間進(jìn)行計數(shù)作為周期計數(shù)值，并且 其中，所述采樣時序發(fā)生器被配置為 在所述計數(shù)器達(dá)到與所述數(shù)字信號的一個比特的所述持續(xù)時間相對應(yīng)的所述周期計數(shù)值的一半的時刻，產(chǎn)生所述第一采樣時刻；以及 在產(chǎn)生所述第一采樣時刻之后，每當(dāng)所述計數(shù)器達(dá)到與所述數(shù)字信號的一個比特的所述持續(xù)時間相對應(yīng)的所述周期計數(shù)值時，產(chǎn)生剩余的采樣時刻中的相應(yīng)一個。
4.根據(jù)權(quán)利要求I所述的收發(fā)機(jī)，其中，所述采樣時序發(fā)生器還包括 計數(shù)器，其被配置為根據(jù)所述第一時鐘對所述數(shù)字信號的一個比特的所述持續(xù)時間進(jìn)行計數(shù)作為周期計數(shù)值；以及 偏移值發(fā)生器，其被配置為產(chǎn)生目標(biāo)沿與所述起始時刻之間的間隔，所述目標(biāo)沿是所述第二時鐘中的在所述起始時刻即將到來之前出現(xiàn)的電平轉(zhuǎn)換邊沿，并且其中，所述采樣時序發(fā)生器被配置為 在所述計數(shù)器達(dá)到與所述數(shù)字信號的一個比特的所述持續(xù)時間相對應(yīng)的所述周期計數(shù)值的一半的時刻，產(chǎn)生所述第一采樣時刻；以及 在產(chǎn)生所述第一米樣時刻之后，響應(yīng)于所述第二時鐘中的與所述目標(biāo)沿相對應(yīng)的相應(yīng)電平轉(zhuǎn)換邊沿的出現(xiàn)，每當(dāng)所述計數(shù)器達(dá)到所述偏移值和所述周期計數(shù)值的一半之和時，產(chǎn)生剩余的采樣時刻中的相應(yīng)一個。
5.根據(jù)權(quán)利要求2所述的收發(fā)機(jī)，其中，所述采樣時序發(fā)生器包括 起始時刻檢測器，其被配置為檢測所述第一傳輸數(shù)據(jù)的所述起始數(shù)據(jù)作為所述起始時刻；以及 生成模塊，其被配置為測量自從檢測到所述起始時刻開始直到所述倍頻時鐘的第(P+k *N)個采樣沿已經(jīng)出現(xiàn)為止的時段，并且每當(dāng)測量到所述時段時，產(chǎn)生所述采樣時刻中的相應(yīng)一個，并且 其中所述采樣模塊還包括 第一鎖存器，其被配置為在所述采樣時刻中的每一個采樣時刻， 對所述第一傳輸數(shù)據(jù)的相應(yīng)比特進(jìn)行鎖存；以及 第二鎖存器，其被配置為在與所述第二時鐘的每一個電平轉(zhuǎn)換邊沿同步的時刻，對所述第一鎖存器的所鎖存的比特中的相應(yīng)一個進(jìn)行鎖存。
6.根據(jù)權(quán)利要求3所述的收發(fā)機(jī)，其中，所述采樣時序發(fā)生器還包括 起始時刻檢測器，其被配置為檢測所述第一傳輸數(shù)據(jù)的所述起始數(shù)據(jù)作為所述起始時刻；以及 生成模塊，其被配置為每當(dāng)所述計數(shù)器達(dá)到與所述數(shù)字信號的一個比特的所述持續(xù)時間相對應(yīng)的所述周期計數(shù)值時，產(chǎn)生所述剩余的采樣時刻中的相應(yīng)一個，并且其中，所述采樣模塊還包括 第一鎖存器，其被配置為在所述采樣時刻中的每一個采樣時刻，對所述第一傳輸數(shù)據(jù)的相應(yīng)比特進(jìn)行鎖存；以及 第二鎖存器，其被配置為在與所述第二時鐘的每一個電平轉(zhuǎn)換邊沿同步的時刻，對所述第一鎖存器的所鎖存的比特中的相應(yīng)一個進(jìn)行鎖存。
7.根據(jù)權(quán)利要求4所述的收發(fā)機(jī)，其中，所述采樣時序發(fā)生器還包括 起始時刻檢測器，其被配置為檢測所述第一傳輸數(shù)據(jù)的所述起始數(shù)據(jù)作為所述起始時刻；以及 生成模塊，其被配置為響應(yīng)于所述第二時鐘中的與所述目標(biāo)沿相對應(yīng)的相應(yīng)電平轉(zhuǎn)換邊沿的出現(xiàn)，每當(dāng)所述計數(shù)器達(dá)到所述偏移值和所述循環(huán)計數(shù)值的一半之和時，產(chǎn)生所述剩余的采樣時刻中的相應(yīng)一個，并且其中，所述采樣模塊還包括 第一鎖存器，其被配置為在所述采樣時刻中的每一個采樣時刻，對所述第一傳輸數(shù)據(jù)的相應(yīng)比特進(jìn)行鎖存；以及 第二鎖存器，其被配置為在與所述第二時鐘的每一個電平轉(zhuǎn)換邊沿同步的時刻，對所述第一鎖存器的所鎖存的比特中的相應(yīng)一個進(jìn)行鎖存。
8.一種通信系統(tǒng)，包括 通信總線；以及 多個節(jié)點(diǎn)，所述多個節(jié)點(diǎn)能夠通過所述總線通信地相互耦合，所述多個節(jié)點(diǎn)中的每一個包括 收發(fā)機(jī)，其用于通過所述通信總線來傳送被編碼以包括第一時鐘的信息的數(shù)字信號，所述收發(fā)機(jī)包括 時鐘發(fā)生器，其被配置為產(chǎn)生與所述第一時鐘同步的第二時鐘，所述第二時鐘具有與所述通信總線上的數(shù)字信號的一個比特的持續(xù)時間相對應(yīng)的周期； 采樣時序發(fā)生器，其被配置為當(dāng)與所述第二時鐘異步的第一傳輸數(shù)據(jù)被提供給所述收發(fā)機(jī)時,檢測所述第一傳輸數(shù)據(jù)的起始數(shù)據(jù)作為起始時刻,并且響應(yīng)于所述起始時刻,產(chǎn)生采樣時刻，所述采樣時刻具有間隔，所述間隔中的每一個被定義為與所述第二時鐘的所述周期相對應(yīng)，所述采樣時刻中的第一采樣時刻與所述起始時刻分隔開； 采樣模塊，其被配置 為在所述采樣時刻中的每一個采樣時刻，對所述第一傳輸數(shù)據(jù)進(jìn)行采樣，從而產(chǎn)生與所述第二時鐘同步的第二傳輸數(shù)據(jù)；以及 發(fā)射機(jī)，其被配置為將所述第二傳輸數(shù)據(jù)編碼為包括所述第一時鐘的信息的數(shù)字信號，并且通過所述通信總線來發(fā)送所述數(shù)字信號。
9.根據(jù)權(quán)利要求8所述的通信系統(tǒng)，其中，所述時鐘發(fā)生器被配置為產(chǎn)生在所述第二時鐘的每一個循環(huán)中具有作為采樣沿的N個電平轉(zhuǎn)換邊沿的倍頻時鐘，其中N是等于或大于3的整數(shù)，并且所述采樣時序發(fā)生器被配置為在檢測到所述起始時刻之后，每當(dāng)所述倍頻時鐘的第(P+k* N)個采樣沿出現(xiàn)時，產(chǎn)生所述采樣時刻中的相應(yīng)一個，其中，當(dāng)N是奇數(shù)時，P= (N+1) /2，當(dāng)N是偶數(shù)時，P=(N+2) /2，并且k是O、1、2、…、KUM，其中，KUM是基于所述傳輸數(shù)據(jù)的長度所確定的k的上限。
10.根據(jù)權(quán)利要求8所述的通信系統(tǒng)，還包括 計數(shù)器，其被配置為根據(jù)所述第一時鐘對所述數(shù)字信號的一個比特的所述持續(xù)時間進(jìn)行計數(shù)作為周期計數(shù)值， 其中，所述采樣時序發(fā)生器被配置為 在所述計數(shù)器達(dá)到與所述數(shù)字信號的一個比特的所述持續(xù)時間相對應(yīng)的所述周期計數(shù)值的一半的時刻，產(chǎn)生所述第一采樣時刻；以及 在產(chǎn)生所述第一采樣時刻之后，每當(dāng)所述計數(shù)器達(dá)到與所述數(shù)字信號的一個比特的所述持續(xù)時間相對應(yīng)的所述周期計數(shù)值時，產(chǎn)生剩余的采樣時刻中的相應(yīng)一個。
11.根據(jù)權(quán)利要求8所述的通信系統(tǒng)，還包括 計數(shù)器，其被配置為根據(jù)所述第一時鐘對所述數(shù)字信號的一個比特的所述持續(xù)時間進(jìn)行計數(shù)作為周期計數(shù)值；以及 偏移值發(fā)生器，其被配置為產(chǎn)生從目標(biāo)沿到所述起始時刻的間隔，所述目標(biāo)沿是所述第二時鐘中在所述起始時刻即將到來之前出現(xiàn)的電平轉(zhuǎn)換邊沿， 其中，所述采樣時序發(fā)生器被配置為 在所述計數(shù)器達(dá)到與所述數(shù)字信號的一個比特的所述持續(xù)時間相對應(yīng)的所述周期計數(shù)值的一半的時刻，產(chǎn)生所述第一采樣時刻；以及 在產(chǎn)生所述第一米樣時刻之后，響應(yīng)于所述第二時鐘中的與所述目標(biāo)沿相對應(yīng)的相應(yīng)電平轉(zhuǎn)換邊沿的出現(xiàn)，每當(dāng)所述計數(shù)器達(dá)到所述偏移值和所述循環(huán)計數(shù)值的一半之和時，產(chǎn)生剩余的采樣時刻中的相應(yīng)一個。
全文摘要
在收發(fā)機(jī)中，時鐘發(fā)生器產(chǎn)生與第一時鐘同步的第二時鐘。第二時鐘具有與數(shù)字信號的一個比特的持續(xù)時間相對應(yīng)的周期。當(dāng)與第二時鐘異步的第一傳輸數(shù)據(jù)被提供給收發(fā)機(jī)時，采樣時序發(fā)生器檢測第一傳輸數(shù)據(jù)的起始數(shù)據(jù)作為起始時刻，并且響應(yīng)于該起始時刻，基于第一時鐘來產(chǎn)生采樣時刻。采樣時刻具有間隔，所述間隔中的每一個被定義為與第二時鐘的周期相對應(yīng)。第一采樣時刻與起始時刻分隔開。采樣模塊在采樣時刻中的每一個對第一傳輸數(shù)據(jù)進(jìn)行采樣，從而產(chǎn)生與第二時鐘同步的第二傳輸數(shù)據(jù)。
文檔編號H04L7/00GK102820900SQ20121018921
公開日2012年12月12日 申請日期2012年6月8日 優(yōu)先權(quán)日2011年6月8日
發(fā)明者加島英樹, 岸上友久, 金子尚司 申請人:株式會社電裝