專利名稱：發(fā)送端iq調(diào)制信號自適應(yīng)同步對齊的系統(tǒng)及方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通信系統(tǒng)中的實(shí)時(shí)發(fā)送領(lǐng)域，特別是涉及ー種發(fā)送端IQ調(diào)制信號自適應(yīng)同步對齊的系統(tǒng)及方法。
背景技術(shù)：
在基于通信系統(tǒng)的實(shí)時(shí)發(fā)送系統(tǒng)中，當(dāng)使用高速收發(fā)設(shè)備，例如FPGA (Field-Programmable Gate Array,現(xiàn)場可編程門陣列)、或 ASIC (ApplicationSpecific Integrated Circuit,專用集成電路)芯片，來發(fā)送I路和Q路基帶數(shù)據(jù)時(shí)，由于高速收發(fā)通道的內(nèi)部結(jié)構(gòu)原因，例如，F(xiàn)PGA的transceiver不同的通道用的不同的PLL(Phase Locked Loop，鎖相回路或鎖相環(huán))，而通道間在缺乏有效的對齊機(jī)制時(shí)，可能會(huì) 出現(xiàn)發(fā)送的兩路數(shù)據(jù)不對齊，前后錯(cuò)位N(N為正整數(shù))個(gè)bit的現(xiàn)象，造成接收端數(shù)據(jù)解調(diào)錯(cuò)誤。對于此種現(xiàn)象的檢測和調(diào)整，一般需用專用的檢測設(shè)備，例如示波器等輔助工具，不僅糾錯(cuò)效率低下，而且成本較高。

發(fā)明內(nèi)容
本發(fā)明的目的是為了克服上述背景技術(shù)的不足，提供一種發(fā)送端IQ調(diào)制信號自適應(yīng)同步對齊的系統(tǒng)及方法，能自動(dòng)檢測系統(tǒng)發(fā)送端的IQ兩路數(shù)據(jù)是否同步對齊，當(dāng)檢測到兩路數(shù)據(jù)有bit錯(cuò)位的情況發(fā)生吋，能自動(dòng)調(diào)整其中一路數(shù)據(jù)發(fā)送的相對位置，使得兩路數(shù)據(jù)最終達(dá)到對齊的狀態(tài)。本發(fā)明提供的發(fā)送端IQ調(diào)制信號自適應(yīng)同步對齊的系統(tǒng)，包括第一數(shù)據(jù)選擇器、第一高速發(fā)送通道、第二數(shù)據(jù)選擇器、自適應(yīng)移位調(diào)整模塊、第二高速發(fā)送通道、合路器、高速接收通道和誤碼檢測模塊，第一數(shù)據(jù)選擇器與第一高速發(fā)送通道相連，第二數(shù)據(jù)選擇器通過自適應(yīng)移位調(diào)整模塊與第二高速發(fā)送通道相連，第一數(shù)據(jù)選擇器和第二數(shù)據(jù)選擇器均用于接收調(diào)制數(shù)據(jù)、測試碼數(shù)據(jù)和測試使能信號，并通過測試使能信號的電平來選擇輸出調(diào)制數(shù)據(jù)還是測試碼數(shù)據(jù)，第一高速發(fā)送通道和第二高速發(fā)送通道組成兩個(gè)差分通道，IQ兩路調(diào)制數(shù)據(jù)或者測試碼數(shù)據(jù)經(jīng)過數(shù)據(jù)選擇器輸入兩個(gè)高速發(fā)送通道；系統(tǒng)啟動(dòng)后首先設(shè)置測試使能信號，選擇測試碼數(shù)據(jù)作為數(shù)據(jù)源，輸入給I路的數(shù)據(jù)直接進(jìn)入第一高速發(fā)送通道將并行數(shù)據(jù)轉(zhuǎn)換為高速串行差分信號輸出，輸入給Q路的數(shù)據(jù)經(jīng)過自適應(yīng)移位調(diào)整模塊，依據(jù)反饋的錯(cuò)誤指示信號對數(shù)據(jù)流進(jìn)行移位，再送入第二高速發(fā)送通道轉(zhuǎn)換為高速串行差分信號輸出；兩路差分信號的正端輸出作為調(diào)制信號輸入IQ調(diào)制器，兩路差分信號的負(fù)端經(jīng)合路器相加后還回給系統(tǒng)的高速接收通道，高速接收通道將串行數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)后送入誤碼檢測模塊；誤碼檢測模塊對經(jīng)合路器相加后還回給系統(tǒng)高速接收通道的接收數(shù)據(jù)進(jìn)行測試碼的誤碼檢測，若發(fā)現(xiàn)誤碼，則表示發(fā)送的兩路IQ數(shù)據(jù)未對齊，檢測電路產(chǎn)生錯(cuò)誤指示信號，并啟動(dòng)自適應(yīng)移位調(diào)整模塊對進(jìn)入Q路的數(shù)據(jù)依次進(jìn)行-N到N位范圍的移位，N為正整數(shù)，直至錯(cuò)誤指示信號失效，移位停止，實(shí)現(xiàn)移位后的Q路數(shù)據(jù)與I路數(shù)據(jù)對齊，對齊后切換測試使能信號的電平，選擇輸入調(diào)制數(shù)據(jù)作為數(shù)據(jù)源。
在上述技術(shù)方案中，所述高速接收通道為FPGA的高速發(fā)送或者接收端ロ。在上述技術(shù)方案中，所述高速接收通道為專用ASIC芯片的高速發(fā)送或者接收端□。本發(fā)明還提供一種基于上述系統(tǒng)的發(fā)送端IQ調(diào)制信號自適應(yīng)同步對齊的方法，包括以下步驟:A、切換測試使能信號的電平，選擇輸入測試碼數(shù)據(jù)作為數(shù)據(jù)源，采用預(yù)定的循環(huán)碼序列作為IQ兩路調(diào)制數(shù)據(jù)的測試碼數(shù)據(jù)，將相同的測試碼數(shù)據(jù)通過高速發(fā)送端ロ分別發(fā)送到兩個(gè)差分通道上，然后將這兩路差分信號的負(fù)端ロ輸出使用合路器相加，將相加后的數(shù)據(jù)還回輸入給高速接收通道；而差分信號的正端ロ輸出則作為調(diào)制信號直接輸入IQ調(diào)制器；B、對經(jīng)合路器相加后還回給系統(tǒng)高速接收通道的接收數(shù)據(jù)進(jìn) 行測試碼的誤碼檢測，若發(fā)現(xiàn)誤碼，則表示發(fā)送的兩路IQ數(shù)據(jù)未對齊，檢測電路產(chǎn)生錯(cuò)誤指示信號，并啟動(dòng)自適應(yīng)移位調(diào)整模塊對進(jìn)入Q路的數(shù)據(jù)依次進(jìn)行-N到N位范圍的移位，N為正整數(shù)，直至錯(cuò)誤指示信號失效，移位停止，實(shí)現(xiàn)移位后的Q路數(shù)據(jù)與I路數(shù)據(jù)對齊，對齊后切換測試使能信號的電平，選擇輸入調(diào)制數(shù)據(jù)作為數(shù)據(jù)源。在上述技術(shù)方案中，步驟A中所述預(yù)定的循環(huán)碼序列為偽隨機(jī)碼序列、循環(huán)遞增序列或者循環(huán)遞減序列。在上述技術(shù)方案中，步驟B中所述自適應(yīng)移位調(diào)整模塊對數(shù)據(jù)進(jìn)行移位的步驟如下按照啟動(dòng)后先左移I位，仍有誤碼則右移I位，仍有誤碼則左移2位，仍有誤碼則右移2位的規(guī)律工作，累加位數(shù)直至找到兩路輸出數(shù)據(jù)對齊的位置，檢測到無誤碼吋，自適應(yīng)移位調(diào)整模塊停止工作。與現(xiàn)有技術(shù)相比，本發(fā)明的優(yōu)點(diǎn)如下(I)本發(fā)明能脫離示波器等輔助工具，自動(dòng)檢測系統(tǒng)發(fā)送端的IQ兩路數(shù)據(jù)是否同步對齊，當(dāng)檢測到兩路數(shù)據(jù)有bit錯(cuò)位的情況發(fā)生吋，能自動(dòng)調(diào)整其中一路數(shù)據(jù)發(fā)送的相對位置，使得兩路數(shù)據(jù)最終達(dá)到對齊的狀態(tài)。(2)由于本發(fā)明在脫離示波器等輔助工具的基礎(chǔ)上實(shí)現(xiàn)IQ兩路數(shù)據(jù)的自動(dòng)檢測及自動(dòng)調(diào)整，明顯提高了系統(tǒng)的糾錯(cuò)效率。(3)本發(fā)明無需采用示波器等專用的檢測設(shè)備作為輔助工具，明顯降低了系統(tǒng)成本。


圖I是本發(fā)明實(shí)施例中IQ調(diào)制信號發(fā)送同步檢測的系統(tǒng)框圖；圖2是發(fā)送相同的測試碼時(shí)IQ兩路bit對齊的波形圖。圖3是IQ兩路信號對齊時(shí)經(jīng)過合路器相加后的波形圖。圖4是發(fā)送相同的測試碼時(shí)IQ兩路bit錯(cuò)位的波形圖。圖5是IQ兩路信號錯(cuò)位時(shí)經(jīng)過合路器相加后的波形圖。
具體實(shí)施例方式下面結(jié)合附圖及具體實(shí)施例對本發(fā)明作進(jìn)ー步的詳細(xì)描述。參見圖I所示，本發(fā)明實(shí)施例中，發(fā)送端IQ調(diào)制信號自適應(yīng)同步對齊的系統(tǒng)，包括第一數(shù)據(jù)選擇器、第一高速發(fā)送通道、第二數(shù)據(jù)選擇器、自適應(yīng)移位調(diào)整模塊、第二高速發(fā)送通道、合路器、高速接收通道和誤碼檢測模塊，第一數(shù)據(jù)選擇器與第一高速發(fā)送通道相連，第二數(shù)據(jù)選擇器通過自適應(yīng)移位調(diào)整模塊與第二高速發(fā)送通道相連，第一數(shù)據(jù)選擇器和第二數(shù)據(jù)選擇器均用于接收調(diào)制數(shù)據(jù)、測試碼數(shù)據(jù)和測試使能信號，并通過測試使能信號的電平來選擇輸出調(diào)制數(shù)據(jù)還是測試碼數(shù)據(jù)，IQ兩路調(diào)制數(shù)據(jù)或者測試碼數(shù)據(jù)經(jīng)過數(shù)據(jù)選擇器輸入兩個(gè)高速發(fā)送通道，第一高速發(fā)送通道和第二高速發(fā)送通道組成兩個(gè)差分通道。系統(tǒng)啟動(dòng)后首先設(shè)置測試使能信號，選擇測試碼數(shù)據(jù)作為數(shù)據(jù)源，輸入給I路的數(shù)據(jù)直接進(jìn)入第一高速發(fā)送通道將并行數(shù)據(jù)轉(zhuǎn)換為高速串行差分信號輸出，輸入給Q路的數(shù)據(jù)經(jīng)過自適應(yīng)移位調(diào)整模塊，依據(jù)反饋的錯(cuò)誤指示信號對數(shù)據(jù)流進(jìn)行移位，再送入第二高速發(fā)送通道轉(zhuǎn)換為高速串行差分信號輸出。然后將這兩路差分信號的負(fù)端ロ(N端)輸出使用合路器相加，將相加后的數(shù)據(jù)還回輸入給高速接收通道；而兩路差分信號的正端ロ(P端)輸出則作為調(diào)制信號直接輸入IQ調(diào)制器；高速接收通道將串行數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)后送入誤碼檢測模塊，誤碼檢測模塊對接收數(shù)據(jù)進(jìn)行測試碼的誤碼檢測，利用同步對齊的兩路串行數(shù)據(jù)經(jīng)合路器相加后數(shù)據(jù)不變這ー特點(diǎn)，若發(fā)現(xiàn)誤碼，則表示發(fā)送的兩路IQ數(shù)據(jù)未對齊，檢測電路產(chǎn)生錯(cuò)誤指示信號，點(diǎn)亮LED指示燈，并啟動(dòng)自適應(yīng)移位調(diào)整模塊對進(jìn)入 Q路的數(shù)據(jù)依次進(jìn)行-N到N位范圍的移位，N為正整數(shù)，按照啟動(dòng)后先左移I位，仍有誤碼則右移I位，仍有誤碼則左移2位，仍有誤碼則右移2位的規(guī)律工作，累加位數(shù)直至找到兩路輸出數(shù)據(jù)對齊的位置，錯(cuò)誤指示信號失效，移位停止，即檢測到無誤碼時(shí)，實(shí)現(xiàn)移位后的Q路數(shù)據(jù)與I路數(shù)據(jù)對齊，自適應(yīng)移位調(diào)整模塊停止工作，然后切換測試使能信號的電平，選擇輸入調(diào)制數(shù)據(jù)作為數(shù)據(jù)源。在上述系統(tǒng)的基礎(chǔ)上，本發(fā)明實(shí)施例還提供一種發(fā)送端IQ調(diào)制信號自適應(yīng)同步對齊的方法，包括以下步驟A、切換測試使能信號的電平，選擇輸入測試碼數(shù)據(jù)作為數(shù)據(jù)源，采用預(yù)定的循環(huán)碼序列，作為IQ兩路調(diào)制數(shù)據(jù)的測試碼數(shù)據(jù)，例如，偽隨機(jī)碼序列、循環(huán)遞增序列、循環(huán)遞減序列或某種其它具有固定規(guī)則的碼序列，只需在發(fā)送和接收端約定好，任何有規(guī)律的數(shù)據(jù)序列均可用以檢測誤碼。將相同的測試碼數(shù)據(jù)通過高速發(fā)送端ロ分別發(fā)送到兩個(gè)差分通道上，然后將這兩路差分信號的負(fù)端ロ(N端)輸出使用合路器相加，將相加后的數(shù)據(jù)還回輸入給高速接收通道；而差分信號的正端ロ(P端)輸出則作為調(diào)制信號直接輸入IQ調(diào)制器；高速接收通道將串行數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)后送入誤碼檢測模塊。B、利用同步對齊的兩路串行數(shù)據(jù)經(jīng)合路器相加后數(shù)據(jù)不變這ー特點(diǎn)，誤碼檢測模塊對經(jīng)合路器相加后還回給系統(tǒng)高速接收通道的接收數(shù)據(jù)進(jìn)行測試碼的誤碼檢測。若發(fā)現(xiàn)誤碼，說明發(fā)送的兩路IQ數(shù)據(jù)未對齊，檢測電路產(chǎn)生錯(cuò)誤指示信號，并啟動(dòng)自適應(yīng)移位調(diào)整模塊對進(jìn)入Q路的數(shù)據(jù)依次進(jìn)行-N到N(N為正整數(shù))位范圍的移位按照啟動(dòng)后先左移I位，仍有誤碼則右移I位，仍有誤碼則左移2位，仍有誤碼則右移2位的規(guī)律工作，累加位數(shù)直至找到兩路輸出數(shù)據(jù)對齊的位置，檢測到無誤碼時(shí)，移位后的Q路數(shù)據(jù)與I路數(shù)據(jù)對齊，此時(shí)錯(cuò)誤指示信號失效，移位停止，自適應(yīng)移位調(diào)整模塊停止工作，然后切換測試使能信號的電平，選擇輸入調(diào)制數(shù)據(jù)作為數(shù)據(jù)源。本發(fā)明實(shí)施例的工作流程如下系統(tǒng)上電、復(fù)位后，首先將測試使能信號輸入管腳置高，選擇測試模式，即將特定的測試碼序列作為的輸入數(shù)據(jù)。若IQ兩路數(shù)據(jù)完全同步對齊，其波形參見圖2所示，則誤碼檢測模塊接收到正確的測試碼數(shù)據(jù)，其波形參見圖3所示，LED誤碼指示燈滅。此時(shí)可直接切換測試使能信號輸入管腳為低電平，發(fā)送正常的IQ兩路數(shù)據(jù)給IQ調(diào)制器。若出現(xiàn)IQ兩路不對齊的情況，其波形參見圖4所示，則誤碼檢測模塊接收到錯(cuò)誤的測試碼數(shù)據(jù)，其波形參見圖5所示，LED誤碼指示燈亮，此時(shí)等待系統(tǒng)自動(dòng)對數(shù)據(jù)位置進(jìn)行調(diào)整，直至LED指示燈熄滅，IQ兩路數(shù)據(jù)達(dá)到對齊，再切換測試使能輸入管腳為低電平，發(fā)送正常數(shù)據(jù)輸入給IQ調(diào)制器。顯然，本領(lǐng)域的技術(shù)人員可以對本發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明的精 神和范圍，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明包含這些改動(dòng)和變型在內(nèi)。本說明書中未作詳細(xì)描述的內(nèi)容屬于本領(lǐng)域?qū)I(yè)技術(shù)人員公知的現(xiàn)有技木。
權(quán)利要求
1.一種發(fā)送端IQ調(diào)制信號自適應(yīng)同步對齊的系統(tǒng)，其特征在于包括第一數(shù)據(jù)選擇器、第一高速發(fā)送通道、第二數(shù)據(jù)選擇器、自適應(yīng)移位調(diào)整模塊、第二高速發(fā)送通道、合路器、高速接收通道和誤碼檢測模塊，第一數(shù)據(jù)選擇器與第一高速發(fā)送通道相連，第二數(shù)據(jù)選擇器通過自適應(yīng)移位調(diào)整模塊與第二高速發(fā)送通道相連，第一數(shù)據(jù)選擇器和第二數(shù)據(jù)選擇器均用于接收調(diào)制數(shù)據(jù)、測試碼數(shù)據(jù)和測試使能信號，并通過測試使能信號的電平來選擇輸出調(diào)制數(shù)據(jù)還是測試碼數(shù)據(jù)，第一高速發(fā)送通道和第二高速發(fā)送通道組成兩個(gè)差分通道；IQ兩路調(diào)制數(shù)據(jù)或者測試碼數(shù)據(jù)經(jīng)過數(shù)據(jù)選擇器輸入兩個(gè)高速發(fā)送通道；系統(tǒng)啟動(dòng)后首先設(shè)置測試使能信號，選擇測試碼數(shù)據(jù)作為數(shù)據(jù)源，輸入給I路的數(shù)據(jù)直接進(jìn)入第一高速發(fā)送通道將并行數(shù)據(jù)轉(zhuǎn)換為高速串行差分信號輸出，輸入給Q路的數(shù)據(jù)經(jīng)過自適應(yīng)移位調(diào)整模塊，依據(jù)反饋的錯(cuò)誤指示信號對數(shù)據(jù)流進(jìn)行移位，再送入第二高速發(fā)送通道轉(zhuǎn)換為高速串行差分信號輸出；兩路差分信號的正端輸出作為調(diào)制信號輸入IQ調(diào)制器，兩路差分信號的負(fù)端經(jīng)合路器相加后還回給系統(tǒng)的高速接收通道，高速接收通道將串行數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)后送入誤碼檢測模塊；誤碼檢測模塊對經(jīng)合路器相加后還回給系統(tǒng)高速接收通道的接收數(shù)據(jù)進(jìn)行測試碼的誤碼檢測，若發(fā)現(xiàn)誤碼，則表示發(fā)送的兩路IQ數(shù)據(jù)未對齊，檢測電路產(chǎn)生錯(cuò)誤指示信號，并啟動(dòng)自適應(yīng)移位調(diào)整模塊對進(jìn)入Q路的數(shù)據(jù)依次進(jìn)行-N到N位 范圍的移位，此處N為正整數(shù)，直至錯(cuò)誤指示信號失效，移位停止，實(shí)現(xiàn)移位后的Q路數(shù)據(jù)與I路數(shù)據(jù)對齊，對齊后切換測試使能信號的電平，選擇輸入調(diào)制數(shù)據(jù)作為數(shù)據(jù)源。
2.基于權(quán)利要求I所述系統(tǒng)的發(fā)送端IQ調(diào)制信號自適應(yīng)同步對齊的系統(tǒng)，其特征在于所述高速接收通道為FPGA的高速發(fā)送或者接收端ロ。
3.基于權(quán)利要求I所述系統(tǒng)的發(fā)送端IQ調(diào)制信號自適應(yīng)同步對齊的系統(tǒng)，其特征在于所述高速接收通道為專用ASIC芯片的高速發(fā)送或者接收端ロ。
4.基于權(quán)利要求I或2或3所述系統(tǒng)的發(fā)送端IQ調(diào)制信號自適應(yīng)同步對齊的方法，其特征在于，包括以下步驟 A、切換測試使能信號的電平，選擇輸入測試碼數(shù)據(jù)作為數(shù)據(jù)源，采用預(yù)定的循環(huán)碼序列作為IQ兩路調(diào)制數(shù)據(jù)的測試碼數(shù)據(jù)，將相同的測試碼數(shù)據(jù)通過高速發(fā)送端ロ分別發(fā)送到兩個(gè)差分通道上，然后將這兩路差分信號的負(fù)端ロ輸出使用合路器相加，將相加后的數(shù)據(jù)還回輸入給高速接收通道；而差分信號的正端ロ輸出則作為調(diào)制信號直接輸入IQ調(diào)制器； B、對經(jīng)合路器相加后還回給系統(tǒng)高速接收通道的接收數(shù)據(jù)進(jìn)行測試碼的誤碼檢測，若發(fā)現(xiàn)誤碼，則表示發(fā)送的兩路IQ數(shù)據(jù)未對齊，檢測電路產(chǎn)生錯(cuò)誤指示信號，并啟動(dòng)自適應(yīng)移位調(diào)整模塊對進(jìn)入Q路的數(shù)據(jù)依次進(jìn)行-N到N位范圍的移位，N為正整數(shù)，直至錯(cuò)誤指示信號失效，移位停止，實(shí)現(xiàn)移位后的Q路數(shù)據(jù)與I路數(shù)據(jù)對齊，對齊后切換測試使能信號的電平，選擇輸入調(diào)制數(shù)據(jù)作為數(shù)據(jù)源。
5.如權(quán)利要求4所述的發(fā)送端IQ調(diào)制信號自適應(yīng)同步對齊的方法，其特征在于步驟A中所述預(yù)定的循環(huán)碼序列為偽隨機(jī)碼序列、循環(huán)遞增序列或者循環(huán)遞減序列。
6.如權(quán)利要求4或5所述的發(fā)送端IQ調(diào)制信號自適應(yīng)同步對齊的方法，其特征在于步驟B中所述自適應(yīng)移位調(diào)整模塊對數(shù)據(jù)進(jìn)行移位的步驟如下按照啟動(dòng)后先左移I位，仍有誤碼則右移I位，仍有誤碼則左移2位，仍有誤碼則右移2位的規(guī)律工作，累加位數(shù)直至找到兩路輸出數(shù)據(jù)對齊的位置，檢測到無誤碼吋，自適應(yīng)移位調(diào)整模塊停止工作。
全文摘要
本發(fā)明公開了一種發(fā)送端IQ調(diào)制信號自適應(yīng)同步對齊的系統(tǒng)及方法，涉及通信系統(tǒng)的實(shí)時(shí)發(fā)送領(lǐng)域，該方法的步驟將相同的測試碼數(shù)據(jù)通過高速發(fā)送端口發(fā)送到兩個(gè)差分通道上，將兩路差分信號的負(fù)端口輸出使用合路器相加，相加后的數(shù)據(jù)還回輸入給高速接收通道；差分信號的正端口輸出則作為調(diào)制信號輸入IQ調(diào)制器；對環(huán)回的接收數(shù)據(jù)進(jìn)行誤碼檢測，若發(fā)現(xiàn)誤碼，產(chǎn)生錯(cuò)誤指示信號，對進(jìn)入Q路的數(shù)據(jù)依次進(jìn)行-N到N位范圍的移位，直至錯(cuò)誤指示信號失效。本發(fā)明能自動(dòng)檢測系統(tǒng)發(fā)送端的IQ兩路數(shù)據(jù)是否同步對齊，當(dāng)檢測到兩路數(shù)據(jù)有bit錯(cuò)位的情況發(fā)生時(shí)，能自動(dòng)調(diào)整其中一路數(shù)據(jù)發(fā)送的相對位置，使兩路數(shù)據(jù)對齊。
文檔編號H04L27/20GK102833203SQ20121029475
公開日2012年12月19日 申請日期2012年8月20日 優(yōu)先權(quán)日2012年8月20日
發(fā)明者李婕, 楊奇, 曾韜, 潘勇, 肖瀟 申請人:武漢郵電科學(xué)研究院