專利名稱：一種兩線接口時間同步協(xié)議方法
技術(shù)領(lǐng)域：
本發(fā)明涉及時間同步方法，特別是指一種兩線接口時間同步協(xié)議方法。
背景技術(shù)：
現(xiàn)有的時間同步協(xié)議主要是IEEE1588，這個協(xié)議在通訊、工業(yè)控制等領(lǐng)域應用較多。通訊、工業(yè)領(lǐng)域的IEEE1588實現(xiàn)主要基于以太網(wǎng)的底層網(wǎng)絡架構(gòu)，IEEE1588和以太網(wǎng)都是針對大型、復雜的網(wǎng)絡設(shè)計的，需要軟件、硬件協(xié)同工作，非常復雜，成本也非常高。雖然IEEE1588可以實現(xiàn)I微妙的精度，但是，不適用于小型系統(tǒng)中，例如機箱內(nèi)多塊電路板之間的時間同步。

發(fā)明內(nèi)容
為了解決上述問題，本發(fā)明提出了一種兩線接口時間同步協(xié)議方法。本發(fā)明提出的一種兩線接口時間同步協(xié)議方法，解決在一個小系統(tǒng)中比如機箱內(nèi)多塊電路板間進行可靠的時間同步的方法，這個方法要求簡單、可靠，時間同步精度高，同時成本低，實現(xiàn)簡單。本發(fā)明的技術(shù)方案是這樣實現(xiàn)的一種兩線接口時間同步協(xié)議方法，包括SO :定義授時主控板；SI :授時主控板提取時間信息；S2 :授時主控板將時間信息封裝；S3 :授時主控板將封裝好的時間信息發(fā)送至受控板；S4 :受控板接收授時主控板發(fā)送的封裝好的時間信息；S5 :受控板將封裝好的時間信息解密；S6 :受控板讀取時間信息；S7 :受控板校驗時間信息；S8 :受控板更新時間；其中，步驟S7中，受控板通過循環(huán)冗余校驗碼校驗時間信息。上述的一種兩線接口時間同步協(xié)議方法，其中，所述授時主控板與受控板之間通過低頻時鐘線與串行數(shù)據(jù)線并行連接，所述授時主控板設(shè)有定時鐘，該定時鐘設(shè)定每隔O. 1ms，通過低頻時鐘線輸出一脈沖，同時將封裝好的時間信息通過串行數(shù)據(jù)線發(fā)送至受控板。上述的一種兩線接口時間同步協(xié)議方法，其中，所述脈沖頻率為8ΚΗζ 12ΚΗζ，占空比為20% 70%。上述的一種兩線接口時間同步協(xié)議方法，其中，所述步驟SO中的授時主控板包括主授時主控板與從授時主控板，所述步驟S5包括S501:校驗主授時主控板的時間信息是否完整，如果完整，接步驟S6，如果不完整，接步驟S502 ；
S502:校驗從授時主控板的時間信息是否完整，如果完整，接步驟S6，如果不完整，接步驟SI。 上述的一種兩線接口時間同步協(xié)議方法，其中，所述步驟S7包含3個校驗步驟，具體如下S701 :物理電氣層校驗，通過限制低速時鐘線和串行數(shù)據(jù)線的速率來剔除出現(xiàn)的干擾脈沖信息；S702:鏈路數(shù)據(jù)層校驗，用以發(fā)送包含正、反數(shù)據(jù)的數(shù)據(jù)包，所述數(shù)據(jù)包附帶循環(huán)冗余校驗碼；S703 :系統(tǒng)層校驗，通過采用兩個授時主控板同時授時的架構(gòu)校驗時間信息。本發(fā)明的有益效果為時間同步精度更高，可做到亞微妙的精度；實現(xiàn)簡單和對主從備份的支持，大大提高系統(tǒng)可靠性；成本低廉，可利用低成本的可編程芯片實現(xiàn)整個協(xié)議。


為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。圖I為本發(fā)明一種兩線接口時間同步協(xié)議方法的流程圖；圖2為本發(fā)明一種兩線接口時間同步協(xié)議方法中受控板校驗時間信息的流程圖。
具體實施例方式下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。實施例I如圖1-2所示，一種兩線接口時間同步協(xié)議方法，包括SO :定義授時主控板，所述授時主控板包括主授時主控板與從授時主控板。SI :授時主控板提取時間信息。S2 :授時主控板將時間信息封裝，通過將一個32位的二進制計數(shù)器填入到發(fā)送的時間信息數(shù)據(jù)包中，實現(xiàn)對時間信息的封裝。S3 :授時主控板將封裝好的時間信息發(fā)送至受控板。S4 :受控板接收授時主控板發(fā)送的封裝好的時間信息。S5 :受控板將封裝好的時間信息解密，其中，S501，校驗主授時主控板的時間信息是否完整，如果完整，接步驟S6，如果不完整，接步驟S502 ；S502，校驗從授時主控板的時間信息是否完整，如果完整，接步驟S6，如果不完整，接步驟SI。
S6 :受控板讀取時間信息。S7:受控板通過循環(huán)冗余校驗碼校驗時間信息，本步驟包含三個校驗步驟，分別是S701，物理電氣層校驗，主要用以限制低速時鐘線和串行數(shù)據(jù)線的速率來提供較大時序余量，從而剔除出現(xiàn)的干擾脈沖信息；S702，鏈路數(shù)據(jù)層校驗，主要用以發(fā)送包含正、反數(shù)據(jù)的數(shù)據(jù)包，所述數(shù)據(jù)包附帶循環(huán)冗余校驗碼，可以再次對接收的時間信息的正確性做出保障；S703，系統(tǒng)層校驗，通過采用兩個授時主控板同時授時的架構(gòu)校驗時間信息，在系統(tǒng)層面提高授時的可靠性。S8 受控板更新時間。上述的一種兩線接口時間同步協(xié)議方法，其中，所述時間信息為相對時間信息。上述的一種兩線接口時間同步協(xié)議方法，其中，所述授時主控板與受控板之間通過低頻時鐘線與串行數(shù)據(jù)線并行連接，所述授時主控板設(shè)有定時鐘，該定時鐘設(shè)定每隔O. 1ms，通過低頻時鐘線輸出一脈沖，同時將封裝好的時間信息通過串行數(shù)據(jù)線發(fā)送至受控板；所述脈沖頻率為8KHz，占空比為20%。實施例2本實施例一種兩線接口時間同步協(xié)議方法的步驟同實施例I。所述時間信息為相對時間信息。所述授時主控板與受控板之間通過低頻時鐘線與串行數(shù)據(jù)線并行連接，所述授時主控板設(shè)有定時鐘，該定時鐘設(shè)定每隔O. 1ms，通過低頻時鐘線輸出一脈沖，同時將封裝好的時間信息通過串行數(shù)據(jù)線發(fā)送至受控板；所述脈沖頻率為12KHz,占空比為70%ο實施例3本實施例一種兩線接口時間同步協(xié)議方法的步驟同實施例I。所述時間信息為相對時間信息。所述授時主控板與受控板之間通過低頻時鐘線與串行數(shù)據(jù)線并行連接，所述授時主控板設(shè)有定時鐘，該定時鐘設(shè)定每隔O. 1ms，通過低頻時鐘線輸出一脈沖，同時將封裝好的時間信息通過串行數(shù)據(jù)線發(fā)送至受控板；所述脈沖頻率為9KHz,占空比為55%。以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護范圍之內(nèi)。
權(quán)利要求
1.一種兩線接口時間同步協(xié)議方法，其特征在于包括 50:定義授時主控板； 51:授時主控板提取時間信息； 52:授時主控板將時間信息封裝； 53:授時主控板將封裝好的時間信息發(fā)送至受控板； 54:受控板接收授時主控板發(fā)送的封裝好的時間信息； 55:受控板將封裝好的時間信息解密； 56:受控板讀取時間信息； 57:受控板校驗時間信息； 58:受控板更新時間；其中， 步驟S7中，受控板通過循環(huán)冗余校驗碼校驗時間信息。
2.根據(jù)權(quán)利要求I所述的一種兩線接口時間同步協(xié)議方法，其特征在于，所述授時主控板與受控板之間通過低頻時鐘線與串行數(shù)據(jù)線并行連接，所述授時主控板設(shè)有定時鐘，該定時鐘設(shè)定每隔O. 1ms，通過低頻時鐘線輸出一脈沖，同時將封裝好的時間信息通過串行數(shù)據(jù)線發(fā)送至受控板。
3.根據(jù)權(quán)利要求2所述的一種兩線接口時間同步協(xié)議方法，其特征在于，所述脈沖頻率為8KHz 12KHz，占空比為20% 70%。
4.根據(jù)權(quán)利要求2所述的一種兩線接口時間同步協(xié)議方法，其特征在于，所述步驟SO中的授時主控板包括主授時主控板與從授時主控板，所述步驟S5包括 S501:校驗主授時主控板的時間信息是否完整，如果完整，接步驟S6，如果不完整，接步驟S502 ； S502:校驗從授時主控板的時間信息是否完整，如果完整，接步驟S6，如果不完整，接步驟SI。
5.根據(jù)權(quán)利要求4所述的一種兩線接口時間同步協(xié)議方法，其特征在于，所述步驟S7包含3個校驗步驟，具體如下 S701 :物理電氣層校驗，通過限制低速時鐘線和串行數(shù)據(jù)線的速率來剔除出現(xiàn)的干擾脈沖信息； S702:鏈路數(shù)據(jù)層校驗，用以發(fā)送包含正、反數(shù)據(jù)的數(shù)據(jù)包，所述數(shù)據(jù)包附帶循環(huán)冗余校驗碼； S703:系統(tǒng)層校驗，通過采用兩個授時主控板同時授時的架構(gòu)校驗時間信息。
全文摘要
本發(fā)明提出了一種兩線接口時間同步協(xié)議方法，包括S0定義授時主控板；S1授時主控板提取時間信息；S2授時主控板將時間信息封裝；S3授時主控板將封裝好的時間信息發(fā)送至受控板；S4受控板接收授時主控板發(fā)送的封裝好的時間信息；S5受控板將封裝好的時間信息解密；S6受控板讀取時間信息；S7受控板校驗時間信息；S8受控板更新時間；其中，步驟S7中，受控板通過循環(huán)冗余校驗碼校驗時間信息。本發(fā)明的有益效果為要求簡單、可靠，時間同步精度高，同時成本低，實現(xiàn)簡單。
文檔編號H04L7/00GK102882669SQ201210301910
公開日2013年1月16日 申請日期2012年8月23日 優(yōu)先權(quán)日2012年8月23日
發(fā)明者徐紅建, 陳亞駿, 黃偉 申請人:上海柏飛電子科技有限公司