專利名稱：一種報文加/解密方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)據(jù)加解密技術(shù)領(lǐng)域，特別是涉及ー種報文加/解密方法。
背景技術(shù)：
當前網(wǎng)絡(luò)設(shè)備大多采用多核架構(gòu)，例如多個通用CPU加一個專用加 /解密CPU(例如cavium芯片)的處理器架構(gòu)，其中，通用CPU用于進行報文轉(zhuǎn)發(fā)，而專用加/解密CPU專門用于對需要加密或解密的報文進行加密或解密。而由于對ー個報文進行轉(zhuǎn)發(fā)處理的速度要遠遠大于對ー個報文進行加密或解密處理的速度，因此，當多個普通CPU同時向ー個專用加/解密CPU發(fā)送需要加解密處理的報文吋，經(jīng)常會出現(xiàn)專用加/解密CPU的處理速度跟不上通用CPU處理速度的問題，這就會導致報文的丟失，而如果增加專用加/解密CPU的話則會大大提高成本，因此，如何克服這個技術(shù)瓶頸成為了當前亟待解決的技術(shù)問題。

發(fā)明內(nèi)容
(一)要解決的技術(shù)問題本發(fā)明要解決的技術(shù)問題是如何在不提高硬件成本的前提下解決由于報文加/解密速度跟不上報文轉(zhuǎn)發(fā)速度而出現(xiàn)的報文丟失問題。(ニ)技術(shù)方案為了解決上述技術(shù)問題，本發(fā)明提供ー種報文加密方法，包括以下步驟SI、接收待加密報文，將所述待加密報文加上序號后放入待加密報文隊列，每接收到ー個待加密報文，序號加I ;S2、判斷待加密報文隊列中的報文數(shù)是否超過預設(shè)閾值，若是，則對所述待加密報文進行軟加密，否則對所述待加密報文進行硬加密；S3、將加密后的報文按照步驟SI中接收的順序進行轉(zhuǎn)發(fā)。優(yōu)選地，在步驟SI中接收待加密報文的同時，將報文的序號與一個鏈表的節(jié)點按照從小到大的順序一一對應，在步驟S3中對加密后的報文進行轉(zhuǎn)發(fā)時，按照鏈表中節(jié)點逐ー遞增的順序轉(zhuǎn)發(fā)報文。優(yōu)選地，所述軟加密的操作由主處理器執(zhí)行，所述硬加密的操作由協(xié)處理器執(zhí)行。優(yōu)選地，所述主處理器為通用CPU，所述協(xié)處理器為cavium芯片。對應地，本發(fā)明還提供了ー種報文解密方法，包括以下步驟SI’、接收待解密報文，將所述待解密報文加上序號后放入待解密報文隊列，每接收到ー個待解密報文，序號加I ;S2’、判斷待解密報文隊列中的報文數(shù)是否超過預設(shè)閾值，若是，則對所述待解密報文進行軟解密，否則對所述待解密報文進行硬解密；S3’、將解密后的報文按照接收的順序進行轉(zhuǎn)發(fā)。優(yōu)選地，步驟S3’具體為將解密后的報文放入保序隊列，若保序隊列中出現(xiàn)解密后的報文的序號不連續(xù)的情況，則等待下一個解密后的報文到來，直到保序隊列中所有解密后的報文的序號都連續(xù)，然后按照序號由小到大的順序?qū)饷芎蟮膱笪倪M行轉(zhuǎn)發(fā)。優(yōu)選地，所述軟解密的操作由主處理器執(zhí)行，所述硬解密的操作由協(xié)處理器執(zhí)行。優(yōu)選地，所述主處理器為通用CPU，所述協(xié)處理器為cavium芯片。優(yōu)選地，所述報文為ESP報文或AH報文。(三)有益效果上述技術(shù)方案具有如下優(yōu)點本發(fā)明按照協(xié)處理器處理加解密報文的能力設(shè)定ー個上限閾值，只有在不超過閾值的情況下才使用協(xié)處理器進行硬加解密，而在超過該閾值的情況下，使用主處理器進行軟加解密，從而可以緩解協(xié)處理器的處理壓力，提高整機處理報文加解密的速度，這樣就通過主處理器與協(xié)處理器的協(xié)同工作避免報文丟失的情況，從·而實現(xiàn)了在不提高硬件成本(不增加協(xié)處理器)的前提下解決由于報文加/解密速度跟不上報文轉(zhuǎn)發(fā)速度而出現(xiàn)的報文丟失問題。進一歩，由于增加了保序處理，使得報文能夠按照先入先出的順序被轉(zhuǎn)發(fā)，保證了處理之后報文的順序正確。


圖I是本發(fā)明的加密方法流程圖；圖2是本發(fā)明的解密方法流程圖。
具體實施例方式下面結(jié)合附圖和實施例，對本發(fā)明的具體實施方式
作進ー步詳細描述。以下實施例用于說明本發(fā)明，但不用來限制本發(fā)明的范圍。實施例一如圖I所示，本發(fā)明實施例一提供ー種報文加密方法，包括以下步驟SI、接收待加密ESP報文或AH報文，將所述待加密ESP報文或AH報文加上序號(為整數(shù))后放入待加密ESP報文或AH報文隊列，每接收到ー個待加密ESP報文或AH報文，序號加I ;S2、判斷待加密ESP報文或AH報文隊列中的報文數(shù)是否超過預設(shè)閾值(例如10個報文)，若是，則對所述待加密ESP報文或AH報文進行軟加密，否則對所述待加密ESP報文或AH報文進行硬加密；軟加密的速度比硬加密的速度慢；S3、將加密后的ESP報文或AH報文按照接收的順序進行轉(zhuǎn)發(fā)。在步驟SI中接收
待加密報文的同時，將報文的序號與一個鏈表的節(jié)點按照從小到大的順序--對應(例如，
序號為I的報文對應鏈表的節(jié)點1，序號為2的報文對應鏈表的節(jié)點2，依次類推)，在步驟S3中對加密后的報文進行轉(zhuǎn)發(fā)吋，按照鏈表中節(jié)點逐一遞增的順序轉(zhuǎn)發(fā)報文，也就是說，首先轉(zhuǎn)發(fā)與節(jié)點I對應的序號為I的報文，若序號為3的報文比序號為2的報文先加密完成，則等待序號為2的報文加密完成并被轉(zhuǎn)發(fā)之后，再轉(zhuǎn)發(fā)序號為3的報文。其中，所述軟加密的操作由主處理器執(zhí)行，所述硬加密的操作由協(xié)處理器執(zhí)行。所述主處理器為通用CPU (專門用于轉(zhuǎn)發(fā)報文)，所述協(xié)處理器為cavium芯片(也可以稱為專用加/解密CPU，專門用于報文加/解密)。實施例ニ如圖2所示，本發(fā)明實施例ニ還提供了ー種報文解密方法，包括以下步驟
SI’、接收待解密ESP報文或AH報文，將所述待解密ESP報文或AH報文加上序號(為整數(shù))后放入待解密ESP報文或AH報文隊列，每接收到ー個待解密ESP報文或AH報文，序號加I ;S2’、判斷待解密ESP報文或AH報文隊列中的報文數(shù)是否超過預設(shè)閾值(例如10個報文)，若是，則對所述待解密ESP報文或AH報文進行軟解密，否則對所述待解密ESP報文或AH報文進行硬解密；軟解密的速度比硬解密的速度慢；S3’、將解密后的ESP報文或AH報文按照接收的順序進行轉(zhuǎn)發(fā)。在步驟SI’中接收
待加密報文的同時，將報文的序號與一個鏈表的節(jié)點按照從小到大的順序--對應(例如，
序號為I的報文對應鏈表的節(jié)點1，序號為2的報文對應鏈表的節(jié)點2，依次類推)，在步驟 S3’中對加密后的報文進行轉(zhuǎn)發(fā)時，按照鏈表中節(jié)點逐一遞增的順序轉(zhuǎn)發(fā)報文，也就是說，首先轉(zhuǎn)發(fā)與節(jié)點I對應的序號為I的報文，若序號為3的報文比序號為2的報文先加密完成，則等待序號為2的報文加密完成并被轉(zhuǎn)發(fā)之后，再轉(zhuǎn)發(fā)序號為3的報文。其中，所述軟解密的操作由主處理器執(zhí)行，所述硬解密的操作由協(xié)處理器執(zhí)行。其中，所述軟加密的操作由主處理器執(zhí)行，所述硬加密的操作由協(xié)處理器執(zhí)行。所述主處理器為通用CPU (專門用于轉(zhuǎn)發(fā)報文)，所述協(xié)處理器為cavium芯片(也可以稱為專用加/解密CPU，專門用于報文加/解密)。由以上實施例可以看出，本發(fā)明按照協(xié)處理器處理加解密報文的能力設(shè)定ー個上限閾值，只有在不超過閾值的情況下才使用協(xié)處理器進行硬加解密，而在超過該閾值的情況下，使用主處理器進行軟加解密，從而可以緩解協(xié)處理器的處理壓力，提高整機處理報文加解密的速度，這樣就通過主處理器與協(xié)處理器的協(xié)同工作避免了報文丟失的情況下，從而實現(xiàn)了在不提高硬件成本(不增加協(xié)處理器)的前提下解決由于報文加/解密速度跟不上報文轉(zhuǎn)發(fā)速度而出現(xiàn)的報文丟失問題。進一歩，由于增加了保序處理，使得報文能夠按照先入先出的順序被轉(zhuǎn)發(fā)，保證了處理之后報文的順序正確。以上所述僅是本發(fā)明的優(yōu)選實施方式，應當指出，對于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明技術(shù)原理的前提下，還可以做出若干改進和替換，這些改進和替換也應視為本發(fā)明的保護范圍。
權(quán)利要求
1.ー種報文加密方法，其特征在于，包括以下步驟 51、接收待加密報文，將所述待加密報文加上序號后放入待加密報文隊列，每接收到一個待加密報文，序號加I ; 52、判斷待加密報文隊列中的報文數(shù)是否超過預設(shè)閾值，若是，則對所述待加密報文進行軟加密，否則對所述待加密報文進行硬加密； 53、將加密后的報文按照步驟SI中接收的順序進行轉(zhuǎn)發(fā)。
2.如權(quán)利要求I所述的方法，其特征在于，在步驟SI中接收待加密報文的同時，將報文的序號與一個鏈表的節(jié)點按照從小到大的順序一一對應，在步驟S3中對加密后的報文進行轉(zhuǎn)發(fā)時，按照鏈表中節(jié)點逐一遞增的順序轉(zhuǎn)發(fā)報文。
3.如權(quán)利要求I所述的方法，其特征在于，所述軟加密的操作由主處理器執(zhí)行，所述硬加密的操作由協(xié)處理器執(zhí)行。
4.如權(quán)利要求3所述的方法，其特征在于，所述主處理器為通用CPU，所述協(xié)處理器為cavium 心乃。
5.如權(quán)利要求廣4中任一項所述的方法，其特征在于，所述報文為ESP報文或AH報文。
6.ー種報文解密方法，其特征在于，包括以下步驟 SI’、接收待解密報文，將所述待解密報文加上序號后放入待解密報文隊列，每接收到ー個待解密報文，序號加I ; S2’、判斷待解密報文隊列中的報文數(shù)是否超過預設(shè)閾值，若是，則對所述待解密報文進行軟解密，否則對所述待解密報文進行硬解密； S3’、將解密后的報文按照接收的順序進行轉(zhuǎn)發(fā)。
7.如權(quán)利要求6所述的方法，其特征在于，步驟S3’具體為將解密后的報文放入保序隊列，若保序隊列中出現(xiàn)解密后的報文的序號不連續(xù)的情況，則等待下一個解密后的報文到來，直到保序隊列中所有解密后的報文的序號都連續(xù)，然后按照序號由小到大的順序?qū)饷芎蟮膱笪倪M行轉(zhuǎn)發(fā)。
8.如權(quán)利要求6所述的方法，其特征在于，所述軟解密的操作由主處理器執(zhí)行，所述硬 解密的操作由協(xié)處理器執(zhí)行。
9.如權(quán)利要求8所述的方法，其特征在于，所述主處理器為通用CPU，所述協(xié)處理器為cavium 心乃。
10.如權(quán)利要求6、中任一項所述的方法，其特征在于，所述報文為ESP報文或AH報文。
全文摘要
本發(fā)明公開了一種報文加/解密方法。本發(fā)明按照協(xié)處理器處理加解密報文的能力設(shè)定一個上限閾值，只有在不超過閾值的情況下才使用協(xié)處理器進行硬加解密，而在超過該閾值的情況下，使用主處理器進行軟加解密，從而可以緩解協(xié)處理器的處理壓力，提高整機處理報文加解密的速度，這樣就通過主處理器與協(xié)處理器的協(xié)同工作避免了報文丟失的情況，從而實現(xiàn)了在不提高硬件成本(不增加協(xié)處理器)的前提下解決由于報文加/解密速度跟不上報文轉(zhuǎn)發(fā)速度而出現(xiàn)的報文丟失問題。進一步，由于增加了保序處理，使得報文能夠按照先入先出的順序被轉(zhuǎn)發(fā)，保證了處理之后報文的順序正確。
文檔編號H04L9/32GK102843235SQ20121032743
公開日2012年12月26日 申請日期2012年9月6日 優(yōu)先權(quán)日2012年9月6日
發(fā)明者陳海濱 申請人:漢柏科技有限公司