專利名稱：車載式超短波跳頻電臺的制作方法
技術領域：
本發(fā)明涉及一種跳頻電臺，特別是一種車載式超短波跳頻電臺。
背景技術：
如今，隨著通信技術的高速發(fā)展，車載超短波電臺已被特定用戶廣泛使用。在現(xiàn)行的車載超短波電臺體制中，為了適應超短波頻段數(shù)據(jù)和抗干擾通信的需求，主要采用了窄帶高速信道和跳頻擴頻通信技術，為用戶提供無線通信業(yè)務。然而，業(yè)已面世的各種超短波跳頻電臺，普遍存在著跳頻速率較低，傳輸速率較低和體積大重量較重等不足。因此，如何利用成熟的信道高速切換技術，整合高效調(diào)制解調(diào)及組網(wǎng)應用技術，以滿足日益增長的抗干擾和高速數(shù)據(jù)通信要求，這是業(yè)內(nèi)人士急待解決的 一個重要課題。

發(fā)明內(nèi)容
本發(fā)明的目的就是為了克服已有技術的不足，提供一種設計合理，結構簡單，中高速跳頻速率及高速數(shù)據(jù)傳輸速率的車載式超短波跳頻電臺。為了達到上述目的，本發(fā)明采取的技術方案是
一種車載式超短波跳頻電臺，綜合業(yè)務單元電路模件1，射頻電路模件2，中頻頻合電路模件3，電源電路模件4，面控和接口電路模件5，功放電路模件6，前面板7，后蓋板8，殼體9，其中
所述綜合業(yè)務單元電路模件I為模塊化結構，包括有I個ARM嵌入式微處理器(S3C2410)1. 1，I個FPGA大規(guī)?？删幊涕T陣列I. 2，I個中頻輸入輸出接口 1.2. 1，1個射頻控制接口 1.2. 2，I個功放控制接口 1.2. 3，I個中頻DSP1. 3，I個參數(shù)RAM1. 3. 1，I個專用接口 I. 3. 2，I個FLASH可電子擦除存儲器I. 4，I個音頻DSP1. 5，I個音頻處理及接口 I. 5. 1，I個K 口處理及接口 1.5. 2，I個SDRAM靜態(tài)數(shù)據(jù)存儲器I. 6，I個以太網(wǎng)口 I. 7，I個GPS接口 I. 8，I個RS232串行接口模塊I. 9。整個綜合業(yè)務單元電路模件I和射頻電路模件2，中頻頻合電路模件3，電源電路模件4依次自前而后呈層疊式架構，安裝在殼體9內(nèi)，面控和接口電路模件5安裝在前面板7中，功放電路模件6安裝在后蓋板8中，殼體9與前面板7、后蓋板8上各接口經(jīng)插頭、插座呈插拔式連接,相結合構成一個整體。本發(fā)明在電路上基于快速變頻頻率合成技術和高效調(diào)制解調(diào)技術，結合分組網(wǎng)、中頻數(shù)字化和聲碼話等技術，具有抗干擾能力強，數(shù)據(jù)傳輸和組網(wǎng)能力強，同時具有低速聲碼話和數(shù)話同傳功能。在總體上采用了一體化結構設計和電磁兼容設計，具有體積小重量輕，電磁兼容性能良好，人機界面友好，接入靈活便捷，可靠性高，操作方便可靠等特點。


圖I為本發(fā)明整體結構示意圖。圖2為本發(fā)明整體電原理框圖。
圖3為本發(fā)明綜合業(yè)務單元模件電原理框圖。圖中符號說明
I為綜合業(yè)務單元模件，2為射頻模件，3為中頻頻合模件，4為電源模件，5為面控和接口模件，6為功放模件,7為前面板,8為后蓋板,9為殼體。I. I為ARM嵌入式微處理器；
I. 2為FPGA大規(guī)?？删幊涕T陣列；
1.2.I為中頻輸入輸出接口 ；1.2.2為射頻控制接口 ；
1.2.2為功放控制接口 I. 3為中頻DSP;
I. 3. I為參數(shù)RAM ；
1.3.2為專用接口 ；
I. 4 為 FLASH ；
I. 5為音頻DSP ；
1.5.I為音頻處理及接口 ；
1.5.2為K 口處理及接口 ；
I. 6 為 SDRAM ；
I.7為以太網(wǎng)接口 ；
1.8 為 GPS 接口 ；
1.9為串行接口模塊；
7. I為K 口和以太網(wǎng)口 ；
7. 2 為 GPS 接口 ；
7. 3為顯示器；
7. 4為鍵盤；
7.5為音頻和RS232串行接口；
7.6為電源接口 ；
8.I為散熱片；
9.I為散熱窗口。
具體實施例方式請參閱圖I至圖3所示,為本發(fā)明具體實施例。結合圖I至圖3可以看出
本發(fā)明包括綜合業(yè)務單元電路模件1，射頻電路模件2，中頻頻合電路模件3，電源電路模件4，面控和接口電路模件5，功放電路模件6，前面板7，后蓋板8，殼體9。其中所述綜合業(yè)務單元電路模件I和射頻電路模件2，中頻頻合電路模件3，電源電路模件4依次自前而后呈層疊式架構，安裝在殼體9內(nèi)，面控和接口電路模件5安裝在前面板7中，功放電路模件6安裝在后蓋板8中，殼體9與前面板7、后蓋板8上各接口經(jīng)插頭、插座呈插拔式連接，相結合構成一個整體。所述綜合業(yè)務單元電路模件I為模塊化結構，包括I個ARM嵌入式微處理器I. I, I個FPGA大規(guī)?？删幊涕T陣列I. 2，I個中頻輸入輸出接口 1.2. 1，I個射頻控制接口 I. 2. 2，I個功放控制接口 I. 2. 3，I個中頻DSP1. 3，I個參數(shù)RAM1. 3. 1，I個專用接口 I. 3. 2，I個FLASH可電子擦除存儲器I. 4，I個音頻DSP1. 5，I個音頻處理及接口 I. 5. 1，I個K 口處理及接口1.5. 2，I個SDRAM靜態(tài)數(shù)據(jù)存儲器I. 6，I個以太網(wǎng)口 I. 7，I個GPS接口 I. 8，I個RS232串行接口模塊1.9。其中所述ARM嵌入式微處理器I. I的第I至4腳，依次分別與FLASH可電子擦除存儲器I. 4的第I至4腳相對應連接；其第6腳與FPGA大規(guī)?？删幊涕T陣列I. 2的第15腳連接；其第7至14腳依次分別與SDRAM靜態(tài)數(shù)據(jù)存儲器I. 6的第I至8腳相對應連接；其第16至23腳依次分別與RS232串行接口模塊I. 9的第I至8腳相對應連接；其第31至66腳依次分別與音頻DSP1. 5的第I至36腳相對應連接；其第71至74腳依次分別與GPS接口 I. 8的第I至4腳相對應連接；其第76至79腳依次分別與以太網(wǎng)口 I. 7的第I至4腳相對應連接；其第81至88腳依次分別與中頻DSP1. 3的第21至28腳相對應連接。所述FPGA大規(guī)?？删幊涕T陣列I. 2的第I至8腳依次分別與射頻控制接口 I. 2. 2的第I至8腳相對應連接；其第11至12腳依次分別與功放控制接口 I. 2. 3的第I至2腳相對應連接；其第16至31腳依次分別與中頻DSP1. 3的第I至16腳相對應連接；其第36至 43腳依次分別與中頻輸入輸出接口 I. 2. I的第I至8腳相對應連接。所述中頻DSP1. 3的第31至46腳依次分別與專用接口 I. 3. 2的第I至16腳相對應連接；其第41至56腳依次分別與參數(shù)RAM1. 3. I的第I至16腳相對應連接。所述音頻DSP1. 5的第41至44腳依次分別與K 口處理及接口 I. 5. 2的第I至4腳相對應連接；其第51至66腳依次分別與音頻處理及接口 I. 5. I的第I至16腳相對應連接。從圖I可以看出
所述前面板7，從左至右依次設置有K 口和以太網(wǎng)口 7. 1，GPS接口 7. 2，顯示器7. 3，鍵盤7. 4，音頻和RS232串口 7. 5，電源接口 7.6。所述后蓋板8，其后部設置有散熱片8. I。所述殼體9，其上部設置有散熱窗口 9. I。值得特別說明的是，本發(fā)明中ARM嵌入式微處理器I. I型號為S3C2410，F(xiàn)PGA大規(guī)?？删幊涕T陣列I. 2型號為X1600，中頻DSP1. 3型號為TMS320VC5510，F(xiàn)LASH1. 4型號為S29GL128, SDRAMl. 6 型號為 BS62LV2006 ；
其余各元器件為工業(yè)級產(chǎn)品，殼體部件為精加工鑄造件。以上實施例，僅為說明本發(fā)明的技術特征和可實施例，其目的在于使該領域的技術人員能夠了解本發(fā)明的內(nèi)容并具體實施。由此，凡根據(jù)本發(fā)明的構思作出的變換和修飾，均包含在本發(fā)明的權利要求范圍內(nèi)，依專利法提出申請。
權利要求
1.一種車載式超短波跳頻電臺，包括綜合業(yè)務單元電路模件(I)，射頻電路模件(2)，中頻頻合電路模件⑶，電源電路模件⑷，面控和接口電路模件(5)，功放電路模件(6)，前面板(7)，后蓋板(8)，殼體(9)，其特征是 所述綜合業(yè)務單元電路模件(I)和射頻電路模件(2)，中頻頻合電路模件(3)，電源電路模件(4)依次自前而后呈層疊式架構，安裝在殼體(9)內(nèi)，面控和接口電路模件(5)安裝在前面板(X)中，功放電路模件(6)安裝在后蓋板(8)中，殼體(9)與前面板(7)、后蓋板(8)上各接口經(jīng)插頭、插座呈插拔式連接,相結合構成一個整體。
2.如權利要求I所述的車載式超短波跳頻電臺，其特征是 所述綜合業(yè)務單元電路模件(I)為模塊化結構，包括I個ARM嵌入式微處理器(I. I), I個FPGA大規(guī)?？删幊涕T陣列(1.2)，1個中頻輸入輸出接口(1.2. 1)，1個射頻控制接口(I. 2. 2)，I個功放控制接口(I. 2. 3)，I個中頻DSP (I. 3)，I個參數(shù)RAM(I. 3. I)，I個專用接口(I. 3. 2)，I個FLASH可電子擦除存儲器(I. 4)，I個音頻DSP (I. 5)，I個音頻處理及接口(I. 5. 1)，1個K 口處理及接口(I. 5. 2)，1個SDRAM靜態(tài)數(shù)據(jù)存儲器(I. 6)，I個以太網(wǎng)口(I. 7)，I 個 GPS 接口(1.8)，1 個 RS232 串行接口模塊(1.9)。
3.如權利要求I所述的車載式超短波跳頻電臺，其特征是 所述綜合業(yè)務單元電路模件(I)中的ARM嵌入式微處理器(1.1)的第I至4腳，依次分別與FLASH可電子擦除存儲器(I. 4)的第I至4腳相對應連接；其第6腳與FPGA大規(guī)?？删幊涕T陣列(I. 2)的第15腳連接；其第7至14腳依次分別與SDRAM靜態(tài)數(shù)據(jù)存儲器(I. 6)的第I至8腳相對應連接；其第16至23腳依次分別與RS232串行接口模塊(I. 9)的第I至8腳相對應連接；其第31至66腳依次分別與音頻DSP (I. 5)的第I至36腳相對應連接；其第71至74腳依次分別與GPS接口(I. 8)的第I至4腳相對應連接；其第76至79腳依次分別與以太網(wǎng)口(I. 7)的第I至4腳相對應連接；其第81至88腳依次分別與中頻DSP(I. 3)的第21至28腳相對應連接。
4.如權利要求I所述的車載式超短波跳頻電臺，其特征是 所述綜合業(yè)務單元電路模件⑴中的FPGA大規(guī)?？删幊涕T陣列(I. 2)的第I至8腳依次分別與射頻控制接口(I. 2. 2)的第I至8腳相對應連接；其第11至12腳依次分別與功放控制接口(I. 2. 3)的第I至2腳相對應連接；其第16至31腳依次分別與中頻DSP (I. 3)的第I至16腳相對應連接；其第36至43腳依次分別與中頻輸入輸出接口(I. 2). I的第I至8腳相對應連接。
5.如權利要求I所述的車載式超短波跳頻電臺，其特征是 所述綜合業(yè)務單元電路模件(I)中的中頻DSP(1. 3)的第31至46腳依次分別與專用接口(I. 3. 2)的第I至16腳相對應連接；其第41至56腳依次分別與參數(shù)RAM(I. 3. I)的第I至16腳相對應連接。
6.如權利要求I所述的車載式超短波跳頻電臺，其特征是 所述綜合業(yè)務單元電路模件(I)中的音頻DSP(1. 5)的第41至44腳依次分別與K 口處理及接口(I. 5. 2)的第I至4腳相對應連接；其第51至66腳依次分別與音頻處理及接口(I. 5. I)的第I至16腳相對應連接。
7.如權利要求I所述的車載式超短波跳頻電臺，其特征是 所述前面板(7)，從左至右依次設置有K 口和以太網(wǎng)口(7. I), GPS接口(7. 2)，顯示器(7. 3)，鍵盤(7. 4)，音頻和 RS232 串口 (7. 5)，電源接口 (7. 6)。
8.如權利要求I所述的車載式超短波跳頻電臺，其特征是 所述后蓋板(8)，其后部設置有散熱片(8. I)。
9.如權利要求I所述的車載式超短波跳頻電臺，其特征是 所述殼體(9)，其上部設置有散熱窗口(9. I)。
全文摘要
本發(fā)明為一種車載式超短波跳頻電臺，包括綜合業(yè)務單元電路模件1，射頻電路模件2，中頻頻合電路模件3，電源電路模件4，面控和接口電路模件5，功放電路模件6，前面板7，后蓋板8，殼體9。各電路模件依次自前而后呈層疊式架構，安裝在殼體9、前面板7和后蓋板8中，殼體9與前面板7、后蓋板8上各接口經(jīng)插頭、插座呈插拔式連接，相結合構成一個整體。基于快速變頻頻率合成技術和高效調(diào)制解調(diào)技術，結合分組網(wǎng)、中頻數(shù)字化和聲碼話等技術，具有抗干擾能力強，數(shù)據(jù)傳輸和組網(wǎng)能力強。采用了一體化結構設計和電磁兼容設計，具有體積小重量輕，電磁兼容性能良好，人機界面友好，接入靈活便捷，可靠性高，操作方便可靠等特點。
文檔編號H04B1/38GK102882542SQ201210338069
公開日2013年1月16日 申請日期2012年9月13日 優(yōu)先權日2012年9月13日
發(fā)明者嚴忠, 黃華東, 黃復榮, 張全勝, 黃祥, 王昌平, 盧郡, 夏蓉, 李明英, 施亮, 廖敏, 顏鈺, 付世剛, 夏宇, 夏青, 李佳荔 申請人:武漢中元通信股份有限公司