專利名稱：中頻雙路徑前饋型帶通調(diào)制器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及中頻雙路徑前饋型帶通調(diào)制器，屬于中頻數(shù)字通信領(lǐng)域。
背景技術(shù)：
現(xiàn)代射頻接收機在朝著將中頻信號數(shù)字化的方向發(fā)展，這是因為隨著技術(shù)工藝的不斷進步，數(shù)字電路系統(tǒng)處理信號的能力越來越強，所以希望能在數(shù)字域處理更多的信號。這能夠?qū)⒒鶐盘柼幚砣蝿?wù)轉(zhuǎn)移到數(shù)字域，適合通訊系統(tǒng)多模式的工作方式，有利于通信終端更好的適應(yīng)通信技術(shù)的演進發(fā)展。帶通sigma-delta調(diào)制器能夠完成中頻窄帶信號 的轉(zhuǎn)換，將射頻接收機中的模擬信號數(shù)字化，以便后級系統(tǒng)繼續(xù)處理。帶通sigma-delta調(diào)制器的主要有反饋型sigma-delta帶通調(diào)制器和前饋型sigma-delta帶通調(diào)制器。目前人們對sigma-delta帶通調(diào)制器已經(jīng)做了大量的研究，尤其是在反饋型帶通調(diào)制器電路方面給出了很多具體的實現(xiàn)形式。然而基于單延遲諧振器的單采樣中頻sigma-delta帶通調(diào)制器采樣頻率高,功耗大；基于雙延遲諧振器的單采樣中頻sigma-delta帶通調(diào)制器性能有所提高，但系統(tǒng)中放大器個數(shù)較多，整體功耗較高，芯片面積較大；基于單延遲諧振器的雙采樣中頻sigma-delta帶通調(diào)制器降低了系統(tǒng)的采樣頻率，降低了功耗，但性能仍沒有較大提高；基于雙延遲諧振器的雙采樣中頻sigma-delta帶通調(diào)制器性能有所提高，但諧振器的輸出擺幅較大，功耗較高；傳統(tǒng)的前饋型中頻sigma-delta帶通調(diào)制器和反饋型中頻sigma-delta帶通調(diào)制器相比，能實現(xiàn)更高的信噪比和動態(tài)范圍，提升了系統(tǒng)的性能，然而卻消耗了較高的功耗和芯片面積。

發(fā)明內(nèi)容
本發(fā)明的目的是為解決現(xiàn)有中頻前饋型sigma-delta帶通調(diào)制器時鐘頻率高、功耗大，難以滿足系統(tǒng)低功耗要求的問題，提出了一種中頻雙路徑前饋型帶通調(diào)制器。本發(fā)明所述中頻雙路徑前饋型帶通調(diào)制器，它包括第一級雙路徑諧振器單元、第二級雙路徑諧振器單元、第一路徑求和電路單元、第二路徑求和電路單元、第一路徑比較器、第二路徑比較器、第一路徑選擇器、第二路徑選擇器、正向一位DAC反饋單元和反向一位DAC反饋單元，
第一路徑求和電路單元由第一求和電路和第二求和電路構(gòu)成，第二路徑求和電路單元由第三求和電路和第四求和電路構(gòu)成；
正向數(shù)據(jù)Datajn+輸入端和反向數(shù)據(jù)Datajn-輸入端作為第一級雙路徑諧振器單元的兩個輸入端，第一級雙路徑諧振器單元的輸出端與第二級雙路徑諧振器單元的輸入端相連；
正向數(shù)據(jù)Datajn+輸入端、第一級雙路徑諧振器單元的輸出端和第二級雙路徑諧振器單兀的輸出端分別與第一求和電路的三個輸入端相連；
反向數(shù)據(jù)Data_in_輸入端、第一級雙路徑諧振器單元的輸出端和第二級雙路徑諧振器單元的輸出端分別與第二求和電路的三個輸入端相連；第一求和電路的正向數(shù)據(jù)求和輸出端與第一路徑比較器的正向數(shù)據(jù)輸入端相連，
第二求和電路的反向數(shù)據(jù)求和輸出端與第一路徑比較器的反向數(shù)據(jù)輸入端相連，
第一路徑比較器的反向輸出端與第二路徑選擇器的第一輸入端相連，第一路徑比較器的正向輸出端同時與第一路徑選擇器的第一輸入端和正向一位DAC反饋單兀的輸入端相連，正向一位DAC反饋單元的輸出端與第一級雙路徑諧振器單元正向反饋端V1相連；
正向數(shù)據(jù)Datajn+輸入端、第一級雙路徑諧振器單元的輸出端和第二級雙路徑諧振器單元的輸出端分別與第三求和電路的三個輸入端相連；
反向數(shù)據(jù)Data_in_輸入端、第一級雙路徑諧振器單元的輸出端和第二級雙路徑諧振器單元的輸出端分別與第四求和電路的三個輸入端相連； 第三求和電路的正向數(shù)據(jù)求和輸出端與第二路徑比較器的正向數(shù)據(jù)輸入端相連，
第四求和電路的反向數(shù)據(jù)求和輸出端與第二路徑比較器的反向數(shù)據(jù)輸入端相連，
第二路徑比較器的正向輸出端與第一路徑選擇器的第二輸入端相連，第二路徑比較器的反向輸出端同時與第二路徑選擇器的第二輸入端和反向一位DAC反饋單元的輸入端相連，反向一位DAC反饋單元的輸出端與第一級雙路徑諧振器單元反向反饋端V2相連；
第一路徑選擇器的輸出端為正向位流信號輸出端，第二路徑選擇器的輸出端為反向位流信號輸出端。本發(fā)明的優(yōu)點
和傳統(tǒng)的前饋型帶通調(diào)制器相比，本發(fā)明所述中頻雙路徑前饋型帶通調(diào)制器將雙采樣技術(shù)應(yīng)用到前饋型中頻sigma-delta帶通調(diào)制器之中，基于具有增益可調(diào)功能的雙延遲諧振器結(jié)構(gòu)，采用雙路徑技術(shù)，減少了電路中放大器單元的個數(shù)，減小了芯片面積；降低了系統(tǒng)的時鐘頻率和諧振器輸出信號的擺幅，而等效的系統(tǒng)采樣頻率保持不變，從而在保證系統(tǒng)性能的前提下顯著降低系統(tǒng)的功耗。


圖I是本發(fā)明所述中頻雙路徑前饋型帶通調(diào)制器的系統(tǒng)框 圖2是系統(tǒng)時鐘波形圖。
具體實施例方式具體實施方式
一下面結(jié)合圖I和圖2說明本實施方式，本實施方式所述中頻雙路徑前饋型帶通調(diào)制器，它包括第一級雙路徑諧振器單元100、第二級雙路徑諧振器單元101、第一路徑求和電路單元102、第二路徑求和電路單元103、第一路徑比較器104、第二路徑比較器105、第一路徑選擇器106、第二路徑選擇器107、正向一位DAC反饋單元108和反向一位DAC反饋單元109,
第一路徑求和電路單元102由第一求和電路和第二求和電路構(gòu)成，第二路徑求和電路單元103由第三求和電路和第四求和電路構(gòu)成；
正向數(shù)據(jù)Datajn+輸入端和反向數(shù)據(jù)Data_in_輸入端作為第一級雙路徑諧振器單元100的兩個輸入端，第一級雙路徑諧振器單元100的輸出端與第二級雙路徑諧振器單元101的輸入端相連；正向數(shù)據(jù)Data_in+輸入端、第一級雙路徑諧振器單元100的輸出端和第二級雙路徑諧振器單兀101的輸出端分別與第一求和電路的三個輸入端相連；
反向數(shù)據(jù)Data_in_輸入端、第一級雙路徑諧振器單元100的輸出端和第二級雙路徑諧振器單元101的輸出端分別與第二求和電路的三個輸入端相連；
第一求和電路的正向數(shù)據(jù)求和輸出端與第一路徑比較器104的正向數(shù)據(jù)輸入端相連，第二求和電路的反向數(shù)據(jù)求和輸出端與第一路徑比較器104的反向數(shù)據(jù)輸入端相連，第一路徑比較器104的反向輸出端與第二路徑選擇器107的第一輸入端相連，第一路徑比較器104的正向輸出端同時與第一路徑選擇器106的第一輸入端和正向一位DAC反饋單元108的輸入端相連，正向一位DAC反饋單元108的輸出端與第一級雙路徑諧振器單元100正向反饋端V1相連；
正向數(shù)據(jù)Datajn+輸入端、第一級雙路徑諧振器單元100的輸出端和第二級雙路徑諧振器單元101的輸出端分別與第三求和電路的三個輸入端相連；
反向數(shù)據(jù)Data_in_輸入端、第一級雙路徑諧振器單元100的輸出端和第二級雙路徑諧振器單元101的輸出端分別與第四求和電路的三個輸入端相連；
第三求和電路的正向數(shù)據(jù)求和輸出端與第二路徑比較器105的正向數(shù)據(jù)輸入端相連，第四求和電路的反向數(shù)據(jù)求和輸出端與第二路徑比較器105的反向數(shù)據(jù)輸入端相連，第二路徑比較器105的正向輸出端與第一路徑選擇器106的第二輸入端相連，第二路徑比較器105的反向輸出端同時與第二路徑選擇器107的第二輸入端和反向一位DAC反饋單元109的輸入端相連，反向一位DAC反饋單元109的輸出端與第一級雙路徑諧振器單元100反向反饋端V2相連；
第一路徑選擇器106的輸出端為正向位流信號輸出端，第二路徑選擇器107的輸出端為反向位流信號輸出端。本實施方式的所述中頻雙路徑前饋型帶通調(diào)制器由兩級雙路徑諧振器單元、求和電路單元、比較器單元、選擇器單元、一位DAC反饋單元組成。其中第一級雙路徑諧振器單元100、第二級雙路徑諧振器單元101、第一路徑求和電路單元102和第一路徑比較器104組成路徑一；第一級雙路徑諧振器單元100、第二級雙路徑諧振器單元101、第二路徑求和電路單元103和第二路徑比較器105組成路徑二。系統(tǒng)輸入信號(Data_in+、Data_in_)和反饋信號(V。V2)的差值經(jīng)過兩級諧振器濾波，與系統(tǒng)輸入信號、第一級諧振器輸出信號求和，求和電路的輸出經(jīng)過比較器進行量化，量化的結(jié)果反饋到一位DAC電路(正向一位DAC反饋單元108、反向一位DAC反饋單元109)，由一位DAC電路和時鐘信號決定反饋給第一級雙路徑諧振器單元100的反饋電壓，實現(xiàn)輸出信號位流跟蹤系統(tǒng)輸入信號變化。系統(tǒng)采用雙路徑技術(shù)，在時鐘clkl和clk2的控制下交替工作輸出，降低了系統(tǒng)的工作頻率。采用的增益可調(diào)的雙采樣諧振器電路降低了輸出信號擺幅，降低了系統(tǒng)的功耗。第一級雙路徑諧振器單元100和第二級雙路徑諧振器單元101由放大器和開關(guān)電容網(wǎng)絡(luò)組成，在時鐘4132、81、82、4、8、41(1、A2d、Bld、B2d控制下工作。諧振器電路應(yīng)用雙采樣技術(shù)，一個工作周期分為四個時鐘相Al、A2、BI、B2。為了減小電路的電荷注入效應(yīng)，時鐘相Ald、A2d、Bld, B2d上升沿和Al、A2、BI、B2 一致，而下降沿延遲到來，控制部分開關(guān)延遲關(guān)斷，阻斷電荷注入通路。在一個工作周期內(nèi)的任一時鐘相，總有諧振器采樣電容Cs采樣輸入信號，諧振器積分電容Cf對電荷進行積分。諧振器諧振頻率為系統(tǒng)采樣頻率的四分之一，且信號傳輸有兩個采樣周期的延遲。諧振器的離散域傳輸函數(shù)如式(I)所示
權(quán)利要求
1.中頻雙路徑前饋型帶通調(diào)制器，其特征在于，它包括第一級雙路徑諧振器單元(100)、第二級雙路徑諧振器單元(101)、第一路徑求和電路單元(102)、第二路徑求和電路單元(103)、第一路徑比較器(104)、第二路徑比較器(105)、第一路徑選擇器(106)、第二路徑選擇器(107)、正向一位DAC反饋單元(108)和反向一位DAC反饋單元(109), 第一路徑求和電路單元(102)由第一求和電路和第二求和電路構(gòu)成，第二路徑求和電路單元(103)由第三求和電路和第四求和電路構(gòu)成； 正向數(shù)據(jù)Datajn+輸入端和反向數(shù)據(jù)Data_in_輸入端作為第一級雙路徑諧振器單元(100)的兩個輸入端，第一級雙路徑諧振器單元(100)的輸出端與第二級雙路徑諧振器單元(101)的輸入端相連； 正向數(shù)據(jù)Datajn+輸入端、第一級雙路徑諧振器單元(100)的輸出端和第二級雙路徑諧振器單元(101)的輸出端分別與第一求和電路的三個輸入端相連； 反向數(shù)據(jù)Datajn-輸入端、第一級雙路徑諧振器單元(100)的輸出端和第二級雙路徑諧振器單元(101)的輸出端分別與第二求和電路的三個輸入端相連； 第一求和電路的正向數(shù)據(jù)求和輸出端與第一路徑比較器(104)的正向數(shù)據(jù)輸入端相連， 第二求和電路的反向數(shù)據(jù)求和輸出端與第一路徑比較器(104)的反向數(shù)據(jù)輸入端相連， 第一路徑比較器(104)的反向輸出端與第二路徑選擇器(107)的第一輸入端相連，第一路徑比較器(104)的正向輸出端同時與第一路徑選擇器(106)的第一輸入端和正向一位DAC反饋單元(108)的輸入端相連，正向一位DAC反饋單元(108)的輸出端與第一級雙路徑諧振器單元(100)正向反饋端V1相連； 正向數(shù)據(jù)Datajn+輸入端、第一級雙路徑諧振器單元(100)的輸出端和第二級雙路徑諧振器單元(101)的輸出端分別與第三求和電路的三個輸入端相連； 反向數(shù)據(jù)Datajn-輸入端、第一級雙路徑諧振器單元(100)的輸出端和第二級雙路徑諧振器單元(101)的輸出端分別與第四求和電路的三個輸入端相連； 第三求和電路的正向數(shù)據(jù)求和輸出端與第二路徑比較器(105)的正向數(shù)據(jù)輸入端相連， 第四求和電路的反向數(shù)據(jù)求和輸出端與第二路徑比較器(105)的反向數(shù)據(jù)輸入端相連， 第二路徑比較器(105)的正向輸出端與第一路徑選擇器(106)的第二輸入端相連，第二路徑比較器(105)的反向輸出端同時與第二路徑選擇器(107)的第二輸入端和反向一位DAC反饋單元(109)的輸入端相連，反向一位DAC反饋單元(109)的輸出端與第一級雙路徑諧振器單元(100)反向反饋端V2相連； 第一路徑選擇器(106)的輸出端為正向位流信號輸出端，第二路徑選擇器(107)的輸出端為反向位流信號輸出端。
2.根據(jù)權(quán)利要求I所述中頻雙路徑前饋型帶通調(diào)制器，其特征在于，第一級雙路徑諧振器單元(100)和第二級雙路徑諧振器單元(101)均由放大器和開關(guān)電容網(wǎng)絡(luò)組成， 第一級雙路徑諧振器單元(100)和第二級雙路徑諧振器單元(101)在時鐘Al、A2、BI、B2、Ald、A2d、Bld, B2d和A、B控制下采用雙采樣模式工作；第一級雙路徑諧振器單元(100)和第二級雙路徑諧振器單元(101)的一個工作周期分為四個時鐘相A1、A2、B1和B2，時鐘相A和B控制諧振器實現(xiàn)雙路徑功能，時鐘相Ald、A2d、Blt^P B2d控制對第一級雙路徑諧振器單元(100)和第二級雙路徑諧振器單元(101)的輸入信號進行采樣的開關(guān)；時鐘相Ald、A2d、Bld和B2d的上升沿分別與A1、A2、B1和B2的上升沿一致，時鐘相Ald、A2d、Bld和B2d的下降沿比A1、A2、B1和B2的下降沿延遲到來，以減小電路的電荷注入效應(yīng)，在一個工作周期內(nèi)的任一時鐘相總存在米樣輸入信號，第一級雙路徑諧振器單兀(100)和第二級雙路徑諧振器單元(101)的諧振頻率為系統(tǒng)采樣頻率的四分之一，且信號傳輸有兩個采樣周期的延遲。
3.根據(jù)權(quán)利要求I所述中頻雙路徑前饋型帶通調(diào)制器，其特征在于，第一路徑求和電路單元(102)和第二路徑求和電路單元(103)在clkl和clk2兩相不交疊時鐘控制下工作， 在時鐘clkl相時，第一路徑求和電路單元(102)對輸入的信號進行求和，第二路徑求和電路單元(103)復(fù)位；在時鐘clk2相時，第二路徑求和電路單元(103)對輸入的信號進行求和，第一路徑求和電路單元(102)復(fù)位。
4.根據(jù)權(quán)利要求I所述中頻雙路徑前饋型帶通調(diào)制器，其特征在于，第一路徑比較器(104)和第二路徑比較器(105)均由動態(tài)比較器主電路和鎖存器構(gòu)成， 第一路徑比較器(104)和第二路徑比較器(105)在clkl和clk2兩相不交疊時鐘控制下工作， 在時鐘clkl相時，第二路徑比較器(105)的動態(tài)比較器主電路復(fù)位，第二路徑比較器(105)的鎖存器輸出保持前一時鐘比較的結(jié)果；第一路徑比較器(104)對輸入信號進行比較，實現(xiàn)差分比較結(jié)果輸出； 在時鐘clk2相時，第一路徑比較器(104)的動態(tài)比較器主電路復(fù)位，第一路徑比較器(104)的鎖存器輸出保持前一時鐘比較的結(jié)果；第二路徑比較器(105)對輸入信號進行比較，實現(xiàn)差分比較結(jié)果輸出。
5.根據(jù)權(quán)利要求I所述中頻雙路徑前饋型帶通調(diào)制器，其特征在于，第一路徑選擇器(106)和第二路徑選擇器(107)均由clkl和clk2兩相不交疊時鐘控制的兩對傳輸管組成，在時鐘clkl有效時，第一路徑選擇器(106)輸出第一路徑比較器(104)的正向位流信號，第二路徑選擇器(107)輸出第一路徑比較器(104)的反向位流信號； 在時鐘clk2有效時，第一路徑選擇器(106)輸出第二路徑比較器(105)的正向位流信號，第二路徑選擇器(107)輸出第二路徑比較器(105)的反向位流信號。
6.根據(jù)權(quán)利要求I所述中頻雙路徑前饋型帶通調(diào)制器，其特征在于，正向一位DAC反饋單元(108)和反向一位DAC反饋單元(109)均由D觸發(fā)器、二輸入與非門和反相器組成， 正向一位DAC反饋單元(108)和反向一位DAC反饋單元(109)在A1、A2、B1和B2四個時鐘相控制下，并根據(jù)第一路徑比較器(104)和第二路徑比較器(105)的輸出選擇反饋給第一級雙路徑諧振器單元(100)的反饋電壓值 在時鐘相A1、B1時，第一路徑比較器(104)輸出有效，第一路徑比較器(104)的正向輸出端如果為正，則正向一位DAC反饋單元(108)反饋參考電壓Vraf+,反向一位DAC反饋單元(109)反饋參考電壓Vraf-； 第一路徑比較器(104)的正向輸出端如果為負，則正向一位DAC反饋單元(108)反饋參考電壓VMf-,反向一位DAC反饋單元(109)反饋參考電壓Vraf+ ； 在時鐘相A2、B2時，第二路徑比較器(105)輸出有效，第二路徑比較器(105)的正向輸出端如果為正，則正向一位DAC反饋單元(108)反饋參考電壓Vraf+,反向一位DAC反饋單元(109)反饋參考電壓Vraf-； 第二路徑比較器(105)的正向輸出端如果為負，則正向一位DAC反饋單元(108)反饋參考電壓VMf_,反向一位DAC反饋單元(109)反饋參考電壓Vraf+ ； 在非有效工作時鐘相時，正向一位DAC反饋單元(108)和反向一位DAC反饋單元(109)反饋共模電壓V?！? 參考電壓VMf+、Vref-和共模電壓V·由帶隙基準產(chǎn)生。
全文摘要
中頻雙路徑前饋型帶通調(diào)制器，屬于中頻數(shù)字通信領(lǐng)域，本發(fā)明為解決現(xiàn)有中頻前饋型sigma-delta帶通調(diào)制器時鐘頻率高、功耗大,難以滿足系統(tǒng)低功耗要求的問題。本發(fā)明調(diào)制器由兩級雙路徑諧振器單元、求和電路單元、比較器單元、選擇器單元、正、反一位DAC反饋單元組成，系統(tǒng)輸入信號和反饋信號的差值經(jīng)過兩級諧振器濾波，與系統(tǒng)輸入信號、第一級雙路徑諧振器單元輸出信號求和，求和電路輸出經(jīng)過比較器進行量化，量化的結(jié)果反饋到正、反一位DAC反饋單元，由正、反一位DAC反饋單元和時鐘信號決定反饋給第一級雙路徑諧振器單元的反饋電壓，實現(xiàn)輸出信號位流跟蹤系統(tǒng)輸入信號變化。適合于中頻數(shù)字接收機中的高性能帶通調(diào)制器電路。
文檔編號H04B1/00GK102904590SQ20121037553
公開日2013年1月30日 申請日期2012年10月8日 優(yōu)先權(quán)日2012年10月8日
發(fā)明者劉曉為, 徐宏林, 尹亮, 呂炳均, 付強, 高志強, 張蕊 申請人:哈爾濱工業(yè)大學(xué)