數(shù)字預(yù)失真數(shù)據(jù)的處理的方法及裝置制造方法
【專利摘要】本發(fā)明公開了一種數(shù)字預(yù)失真數(shù)據(jù)的處理方法及裝置，該方法包括：FPGA三階交調(diào)頻譜檢測模塊對不同功率等級不同通道的數(shù)據(jù)輪訓(xùn)，當(dāng)某個(gè)數(shù)據(jù)功率和優(yōu)先級達(dá)到最大時(shí)，預(yù)采集前向數(shù)據(jù)和反饋數(shù)據(jù)進(jìn)行峰值篩選，對篩選出來的反饋數(shù)據(jù)進(jìn)行三階交調(diào)頻譜分量檢測，判斷數(shù)字預(yù)失真和功放非線性的擬合程度，當(dāng)確定擬合程度差時(shí)，將篩選出來的前向數(shù)據(jù)和反饋數(shù)據(jù)對齊后發(fā)送給所述DSP解算模塊，進(jìn)行誤差向量解算，當(dāng)確定誤差向量高時(shí)，采集當(dāng)前前向數(shù)據(jù)和反饋數(shù)據(jù)進(jìn)行預(yù)處理后再進(jìn)行DPD解算。通過三階交調(diào)頻譜分量檢測和誤差向量解算兩輪有效性計(jì)算，確保采集數(shù)據(jù)的過程發(fā)生在需要進(jìn)行新一輪的DPD解算的時(shí)刻，采集的數(shù)據(jù)更能反映當(dāng)前時(shí)刻整體的數(shù)據(jù)特性。
【專利說明】數(shù)字預(yù)失真數(shù)據(jù)的處理的方法及裝置
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及通信【技術(shù)領(lǐng)域】，尤其涉及一種數(shù)字預(yù)失真數(shù)據(jù)的處理的方法及裝置。【背景技術(shù)】
[0002]在3G/4G基站中隨著信號功率的提升，基站功放的非線性現(xiàn)象表現(xiàn)的很明顯，對功放的線性指標(biāo)帶來很大的挑戰(zhàn)，為了減緩對硬件功放的壓力，數(shù)字預(yù)失真(DigitalPre-Distortion,DPD)算法孕育而生，即在進(jìn)入功放之前，在數(shù)字域?qū)υ夹盘栠M(jìn)行預(yù)失真操作，DH)的處理方法如圖1所示。隨著3G/4G技術(shù)的演進(jìn)，在數(shù)字中頻/基帶進(jìn)行預(yù)失真操作是大勢所趨。在中頻/基帶進(jìn)行預(yù)失真有很多技術(shù):多項(xiàng)式畸變，查找表等等，這是對預(yù)失真系數(shù)在前向應(yīng)用上的分類，從對數(shù)據(jù)的使用上分類:有反饋迭代DH)結(jié)構(gòu)，正向迭代DPD解構(gòu)。無論哪種分類，哪種解構(gòu)，都涉及到前、反饋數(shù)據(jù)采集的問題，因?yàn)槿绻@兩組數(shù)據(jù)無法采集并篩選的有效，即采集回來的數(shù)據(jù)并不能代表最近一段時(shí)刻的整體數(shù)據(jù)特性或者功放特性的話，那么解算出來的功放正/反模型也將十分不準(zhǔn)確。但現(xiàn)有的數(shù)字預(yù)失真解算采集的前、反饋數(shù)據(jù)的準(zhǔn)確性還有待進(jìn)一步提高。

【發(fā)明內(nèi)容】

[0003]鑒于上述的分析，本發(fā)明旨在提供一種數(shù)字預(yù)失真數(shù)據(jù)的處理的方法及裝置，用以進(jìn)一步提高數(shù)字預(yù)失真解算采集的前、反饋數(shù)據(jù)的準(zhǔn)確性。
[0004]本發(fā)明的目的主要是通過以下技術(shù)方案實(shí)現(xiàn)的:
[0005]本發(fā)明提供了一種數(shù)字預(yù)失真數(shù)據(jù)的處理裝置，該裝置包括:
[0006]FPGA三階交調(diào)頻譜檢測模塊，用于對不同功率等級和不同通道的數(shù)據(jù)進(jìn)行輪訓(xùn)，當(dāng)某個(gè)數(shù)據(jù)的功率和優(yōu)先級達(dá)到最大時(shí)，對前向數(shù)據(jù)和反饋數(shù)據(jù)進(jìn)行預(yù)采集，對預(yù)采集的所述前向數(shù)據(jù)和所述反饋數(shù)據(jù)進(jìn)行峰值篩選，對篩選出來的反饋數(shù)據(jù)進(jìn)行三階交調(diào)頻譜分量檢測，判斷數(shù)字預(yù)失真和功放非線性的擬合程度，當(dāng)確定擬合程度差時(shí)，將篩選后的前向數(shù)據(jù)和反向數(shù)據(jù)在頻率、時(shí)域和復(fù)增益上對齊后發(fā)送給DSP解算模塊；
[0007]所述DSP解算模塊，用于對對齊后的前向數(shù)據(jù)和反向數(shù)據(jù)進(jìn)行誤差向量解算，當(dāng)確定誤差向量高時(shí)，觸發(fā)Dro預(yù)處理模塊；
[0008]所述Dro預(yù)處理模塊，用于采集當(dāng)前的前向數(shù)據(jù)和反饋數(shù)據(jù)并將采集到的上述數(shù)據(jù)進(jìn)行預(yù)處理后再進(jìn)行Dro解算。
[0009]優(yōu)選地，所述FPGA三階交調(diào)頻譜檢測模塊具體用于，對不同功率等級和不同通道的數(shù)據(jù)進(jìn)行輪訓(xùn)，當(dāng)某個(gè)數(shù)據(jù)的功率和優(yōu)先級達(dá)到最大時(shí)，對前向數(shù)據(jù)和反饋數(shù)據(jù)進(jìn)行預(yù)采集，并對預(yù)采集的所述前向數(shù)據(jù)和所述反饋數(shù)據(jù)進(jìn)行峰值篩選，然后對篩選出來的反饋數(shù)據(jù)進(jìn)行掃頻，取預(yù)設(shè)數(shù)量的頻點(diǎn)，將取到的頻點(diǎn)依次混頻到直流點(diǎn)，并分別對每個(gè)混頻后的直流點(diǎn)進(jìn)行積分求和得到其功率，把所有直流點(diǎn)的功率進(jìn)行累加，與預(yù)設(shè)門限值進(jìn)行比較，如果超過預(yù)設(shè)門限值，觸發(fā)所述DSP解算模塊。
[0010]其中，所述預(yù)設(shè)門限值為40-60db。[0011]優(yōu)選地，所述DSP解算模塊具體用于，接收對齊后的前向數(shù)據(jù)和反向數(shù)據(jù)，并對上述兩種數(shù)據(jù)進(jìn)行誤差向量解算，當(dāng)解算出來的誤差向量高于4-5時(shí)，觸發(fā)所述DH)預(yù)處理模塊。
[0012]優(yōu)選地，所述Dro預(yù)處理模塊具體用于，同步采集預(yù)定數(shù)量的當(dāng)前前向數(shù)據(jù)和反饋數(shù)據(jù)；對當(dāng)前的反饋數(shù)據(jù)進(jìn)行變頻、變速，并對當(dāng)前前向數(shù)據(jù)和反饋數(shù)據(jù)進(jìn)行粗相關(guān)，得到相關(guān)峰最大的位置索引；然后進(jìn)行精確的小數(shù)時(shí)延對齊；將當(dāng)前前向數(shù)據(jù)內(nèi)插到之前的N倍，并取其中一定數(shù)量的點(diǎn)；在相關(guān)峰位置前后相對滑動(dòng)，找到相關(guān)峰的最大點(diǎn)，并將當(dāng)前前向數(shù)據(jù)滑動(dòng)到該位置；再將當(dāng)前前向數(shù)據(jù)在高倍速率上與當(dāng)前反饋數(shù)據(jù)進(jìn)行精確對齊；然后將當(dāng)前前向數(shù)據(jù)進(jìn)行N倍抽取，變換回原始的信號速率，再進(jìn)行Dro解算。
[0013]本發(fā)明還提供了一種數(shù)字預(yù)失真數(shù)據(jù)的處理方法，該方法應(yīng)用一種數(shù)字預(yù)失真數(shù)據(jù)的處理裝置，所述裝置包括=FPGA三階交調(diào)頻譜檢測模塊、DSP解算模塊和Dro預(yù)處理模塊，該方法包括:
[0014]所述FPGA三階交調(diào)頻譜檢測模塊對不同功率等級和不同通道的數(shù)據(jù)進(jìn)行輪訓(xùn)，當(dāng)某個(gè)數(shù)據(jù)的功率和優(yōu)先級達(dá)到最大時(shí)，對前向數(shù)據(jù)和反饋數(shù)據(jù)進(jìn)行預(yù)采集，并對預(yù)采集的前向數(shù)據(jù)和反饋數(shù)據(jù)進(jìn)行峰值篩選，再對篩選出來的反饋數(shù)據(jù)進(jìn)行三階交調(diào)頻譜分量檢測，判斷數(shù)字預(yù)失真和功放非線性的擬合程度，當(dāng)確定擬合程度差時(shí)，將篩選出來的前向數(shù)據(jù)和反饋數(shù)據(jù)在頻率、時(shí)域和復(fù)增益上進(jìn)行對齊后發(fā)送給所述DSP解算模塊，所述DSP解算模塊對對齊后的前向數(shù)據(jù)和反饋數(shù)據(jù)進(jìn)行誤差向量解算，當(dāng)確定誤差向量高時(shí)，所述DPD預(yù)處理模塊采集當(dāng)前前向數(shù)據(jù)和反饋數(shù)據(jù)，并將采集到的上述數(shù)據(jù)進(jìn)行預(yù)處理后再進(jìn)行DH)解算。
[0015]優(yōu)選地，所述FPGA三階交調(diào)頻譜檢測模塊對篩選后的反饋數(shù)據(jù)進(jìn)行三階交調(diào)頻譜分量檢測，判斷數(shù)字預(yù)失真和功放非線性的擬合程度的步驟具體包括:
[0016]所述FPGA三階交調(diào)頻譜檢測模塊對篩選出來的反饋數(shù)據(jù)進(jìn)行掃頻，取預(yù)設(shè)數(shù)量的頻點(diǎn)，并將取到的頻點(diǎn)依次混頻到直流點(diǎn)，然后分別對每個(gè)混頻后的直流點(diǎn)進(jìn)行積分求和得到其功率，把所有直流點(diǎn)的功率全部累加，與預(yù)設(shè)門限值進(jìn)行比較，如果超過預(yù)設(shè)門限值，確定數(shù)字預(yù)失真和功放非線性的擬合程度差。
[0017]其中，所述預(yù)設(shè)門限值為40_60db。
[0018]優(yōu)選地，所述DSP解算模塊對對齊后的前向數(shù)據(jù)和反饋數(shù)據(jù)進(jìn)行誤差向量解算的步驟具體包括:
[0019]所述DSP解算模塊接收對齊后的前向數(shù)據(jù)和反饋數(shù)據(jù)，并對上述兩種數(shù)據(jù)進(jìn)行誤差向量解算，當(dāng)解算出來的誤差向量高于4-5時(shí)，確定誤差向量高。
[0020]優(yōu)選地，所述Dro預(yù)處理模塊采集當(dāng)前前向數(shù)據(jù)和反饋數(shù)據(jù)，并將采集到的上述數(shù)據(jù)進(jìn)行預(yù)處理的步驟具體包括:
[0021]所述Dro預(yù)處理模塊同步采集預(yù)定數(shù)量的當(dāng)前前向數(shù)據(jù)和反饋數(shù)據(jù)；
[0022]對當(dāng)前的反饋數(shù)據(jù)進(jìn)行變頻、變速；
[0023]然后對當(dāng)前前向數(shù)據(jù)和反饋數(shù)據(jù)進(jìn)行粗相關(guān)，得到相關(guān)峰最大的位置索引；
[0024]再進(jìn)行精確的小數(shù)時(shí)延對齊；
[0025]將當(dāng)前前向數(shù)據(jù)內(nèi)插到之前的N倍，并取其中一定數(shù)量的點(diǎn)；
[0026]在相關(guān)峰位置前后相對滑動(dòng)，找到相關(guān)峰的最大點(diǎn)，將當(dāng)前的前向數(shù)據(jù)滑動(dòng)到該位置；
[0027]將當(dāng)前的前向數(shù)據(jù)在高倍速率上與所述反饋數(shù)據(jù)進(jìn)行精確對齊；
[0028]將當(dāng)前的前向數(shù)據(jù)進(jìn)行N倍抽取，變換回原始的信號速率。
[0029]本發(fā)明有益效果如下:
[0030]本發(fā)明提供了一種數(shù)字預(yù)失真數(shù)據(jù)的處理方法，該方法通過三階交調(diào)頻譜分量檢測和誤差向量解算兩輪有效性計(jì)算，確保采集數(shù)據(jù)的過程發(fā)生在需要進(jìn)行新一輪的Dro解算的時(shí)刻，而不是在老預(yù)失真系數(shù)還工作良好的時(shí)候去進(jìn)行新一輪的Dro解算，使采集的數(shù)據(jù)更能反映當(dāng)前時(shí)刻整體的數(shù)據(jù)特性。
[0031]本發(fā)明的其他特征和優(yōu)點(diǎn)將在隨后的說明書中闡述，并且，部分的從說明書中變得顯而易見，或者通過實(shí)施本發(fā)明而了解。本發(fā)明的目的和其他優(yōu)點(diǎn)可通過在所寫的說明書、權(quán)利要求書、以及附圖中所特別指出的結(jié)構(gòu)來實(shí)現(xiàn)和獲得。
【專利附圖】

【附圖說明】
[0032]圖1為現(xiàn)有技術(shù)的Dro處理的方法框圖；
[0033]圖2本發(fā)明實(shí)施例1的DI3D處理的方法的流程圖；
[0034]圖3為本發(fā)明實(shí)施例1的DI3D處理裝置示意圖；
[0035]圖4為本發(fā)明實(shí)施例2的DI3D處理的方法的流程圖；
[0036]圖5為本發(fā)明實(shí)施例3的DI3D處理裝置示意圖。
【具體實(shí)施方式】
[0037]下面結(jié)合附圖來具體描述本發(fā)明的優(yōu)選實(shí)施例，其中，附圖構(gòu)成本申請一部分，并與本發(fā)明的實(shí)施例一起用于闡釋本發(fā)明的原理。
[0038]本發(fā)明實(shí)施例中包括可編程門陣列(FieId-ProgrammabIe Gate Array,簡稱FPGA)、數(shù)字預(yù)失真(Digital Pre-Distortion,簡稱DPD)和數(shù)字信號處理(Digital SignalProcessing,簡稱 DSP)。
[0039]實(shí)施例1
[0040]本發(fā)明實(shí)施例提供了 一種數(shù)字預(yù)失真數(shù)據(jù)的處理方法，參見圖2，本發(fā)明實(shí)施例是在圖1所示的現(xiàn)有的整體環(huán)路DH)框架圖的反饋ADC和混頻、濾波、抽取處理的中間增加FPGA三階交調(diào)頻譜檢測模塊，并在復(fù)增益調(diào)整和DH)解算引擎之間增加DSP解算模塊，具體如圖3所示。
[0041]本發(fā)明實(shí)施例的數(shù)字預(yù)失真數(shù)據(jù)的處理方法包括:
[0042]SlOU FPGA三階交調(diào)頻譜檢測模塊對不同功率等級和不同通道的數(shù)據(jù)進(jìn)行輪訓(xùn)，當(dāng)某個(gè)數(shù)據(jù)的功率和優(yōu)先級達(dá)到最大時(shí)，對前向數(shù)據(jù)和反饋數(shù)據(jù)進(jìn)行預(yù)采集，對預(yù)采集的前向數(shù)據(jù)和反饋數(shù)據(jù)進(jìn)行峰值篩選，對篩選出來的反饋數(shù)據(jù)進(jìn)行三階交調(diào)頻譜分量檢測；
[0043]S102、FPGA三階交調(diào)頻譜檢測模塊判斷數(shù)字預(yù)失真和功放非線性的擬合程度，如果擬合程度差，進(jìn)入S103;
[0044]S103、將篩選出來的前向數(shù)據(jù)和反饋數(shù)據(jù)在頻率、時(shí)域和復(fù)增益上進(jìn)行對齊后發(fā)送給所述DSP解算模塊；
[0045]該步驟采用的是現(xiàn)有技術(shù)對篩選出來的前向數(shù)據(jù)和反饋數(shù)據(jù)進(jìn)行處理，本發(fā)明在此不再對該處理方法進(jìn)行追溯。
[0046]S104、DSP解算模塊對對齊后的前向數(shù)據(jù)和反饋數(shù)據(jù)進(jìn)行誤差向量解算；
[0047]S105、DSP解算模塊判斷誤差向量是否高，當(dāng)誤差向量高時(shí)，進(jìn)入S106 ；
[0048]S106.DPD預(yù)處理模塊采集當(dāng)前前向數(shù)據(jù)和反饋數(shù)據(jù)，并將采集到的上述數(shù)據(jù)進(jìn)行預(yù)處理；
[0049]S107、對預(yù)處理后的數(shù)據(jù)進(jìn)行DH)解算。
[0050]本發(fā)明實(shí)施例提供了一種數(shù)字預(yù)失真數(shù)據(jù)的處理方法，該方法通過三階交調(diào)頻譜分量檢測和誤差向量解算兩輪有效性計(jì)算，確保采集數(shù)據(jù)的過程發(fā)生在需要進(jìn)行新一輪的DPD解算的時(shí)刻，而不是在老預(yù)失真系數(shù)還工作良好的時(shí)候去進(jìn)行新一輪的DH)解算，使采集的數(shù)據(jù)更能反映當(dāng)前時(shí)刻整體的數(shù)據(jù)特性。
[0051]實(shí)施例2
[0052]本發(fā)明實(shí)施例提供了一種數(shù)字預(yù)失真數(shù)據(jù)的處理方法，參見圖4，該方法包括:
[0053]基帶信號經(jīng)過CRF消峰和HB2降速后，進(jìn)入前向DTO進(jìn)行預(yù)畸變處理，再通過DAC模數(shù)轉(zhuǎn)化器變?yōu)槟M信號，模擬信號經(jīng)小信號鏈路進(jìn)行放大，然后再經(jīng)耦合器將小部分功放非線性信號取回反饋模數(shù)轉(zhuǎn)換器ADC，接著進(jìn)行以下處理步驟，具體如圖3和4所示。
[0054]S201、FPGA三階交調(diào)頻譜檢測模塊對不同功率等級和不同通道的數(shù)據(jù)進(jìn)行輪訓(xùn)，當(dāng)某個(gè)數(shù)據(jù)的功率和優(yōu)先級達(dá)到最大時(shí)，對前向數(shù)據(jù)和反饋數(shù)據(jù)進(jìn)行預(yù)采集，對預(yù)采集的前向數(shù)據(jù)和反饋數(shù)據(jù)進(jìn)行峰值篩選，對篩選出來的反饋數(shù)據(jù)進(jìn)行掃頻，取預(yù)設(shè)數(shù)量的頻點(diǎn)，將取到的頻點(diǎn)依次混頻到直流點(diǎn)，并分別對每個(gè)混頻后的直流點(diǎn)進(jìn)行積分求和得到其功率，把所有直流點(diǎn)的功率全部累加；
[0055]其中，本發(fā)明實(shí)施例的所述預(yù)設(shè)門限值為40_60db，當(dāng)然本領(lǐng)域技術(shù)人員也可以根據(jù)實(shí)際需要對預(yù)設(shè)門限值進(jìn)行其他任意設(shè)定。
[0056]S202、FPGA三階交調(diào)頻譜檢測模塊判斷累加的所有直流點(diǎn)的功率是否超過預(yù)設(shè)門限值，當(dāng)超過預(yù)設(shè)門限值時(shí)，進(jìn)入S203 ；
[0057]S203、將篩選出來的前向數(shù)據(jù)和反饋數(shù)據(jù)在頻率、時(shí)域和復(fù)增益上進(jìn)行對齊后發(fā)送給所述DSP解算模塊；
[0058]該步驟采用的是現(xiàn)有技術(shù)對篩選出來的前向數(shù)據(jù)和反饋數(shù)據(jù)進(jìn)行處理，本發(fā)明在此不再對該處理方法進(jìn)行追溯。
[0059]S204、DSP解算模塊接收對齊后的前向數(shù)據(jù)和反饋數(shù)據(jù)，并對上述兩種數(shù)據(jù)進(jìn)行誤
差向量解算；
[0060]S205、判斷解算出來的誤差向量是否高于4-5，當(dāng)誤差向量高于4_5，進(jìn)入S206 ；
[0061]本發(fā)明實(shí)施例解算出來的誤差向量高于4-5時(shí)，則確定誤差向量高，本領(lǐng)域技術(shù)人員也可以根據(jù)實(shí)際需要進(jìn)行其他任意設(shè)定。
[0062]S206、所述DH)預(yù)處理模塊同步采集預(yù)定數(shù)量的當(dāng)前前向數(shù)據(jù)和反饋數(shù)據(jù)；對當(dāng)前反饋數(shù)據(jù)進(jìn)行變頻、變速；然后對當(dāng)前前向數(shù)據(jù)和反饋數(shù)據(jù)進(jìn)行粗相關(guān)，得到相關(guān)峰最大的位置索引；再進(jìn)行精確的小數(shù)時(shí)延對齊；將當(dāng)前前向數(shù)據(jù)內(nèi)插到之前的N倍，并取其中一定數(shù)量的點(diǎn)；在相關(guān)峰位置前后相對滑動(dòng)，找到相關(guān)峰的最大點(diǎn)，將當(dāng)前的前向數(shù)據(jù)滑動(dòng)到該位置；將當(dāng)前的前向數(shù)據(jù)在高倍速率上與所述反饋數(shù)據(jù)進(jìn)行精確對齊；將當(dāng)前的前向數(shù)據(jù)進(jìn)行N倍抽取，變換回原始的信號速率；[0063]S207、對預(yù)處理后的數(shù)據(jù)進(jìn)行DH)解算。
[0064]本發(fā)明實(shí)施例提供了一種數(shù)字預(yù)失真數(shù)據(jù)的處理方法，通過三階交調(diào)頻譜分量檢測和誤差向量解算兩輪的計(jì)算，確保采集數(shù)據(jù)的過程發(fā)生在需要進(jìn)行新一輪的Dro解算的時(shí)刻，而不是在老預(yù)失真系數(shù)還工作良好的時(shí)候去進(jìn)行新一輪的Dro解算，而且本發(fā)明實(shí)施例是對前向數(shù)據(jù)進(jìn)行內(nèi)插和抽取，而非反饋數(shù)據(jù)，使Dro解算的結(jié)果更準(zhǔn)確。
[0065]實(shí)施例3
[0066]本發(fā)明實(shí)施例提供了一種數(shù)字預(yù)失真數(shù)據(jù)的處理裝置，參見圖5，該裝置包括:
[0067]FPGA三階交調(diào)頻譜檢測模塊51，用于對不同功率等級和不同通道的數(shù)據(jù)進(jìn)行輪訓(xùn)，當(dāng)某個(gè)數(shù)據(jù)的功率和優(yōu)先級達(dá)到最大時(shí)，對前向數(shù)據(jù)和反饋數(shù)據(jù)進(jìn)行預(yù)采集，對預(yù)采集的所述前向數(shù)據(jù)和所述反饋數(shù)據(jù)進(jìn)行峰值篩選，并將篩選后的前向數(shù)據(jù)和反向數(shù)據(jù)在頻率、時(shí)域和復(fù)增益上對齊后發(fā)送給DSP解算模塊，對篩選出來的反饋數(shù)據(jù)進(jìn)行三階交調(diào)頻譜分量檢測，判斷數(shù)字預(yù)失真和功放非線性的擬合程度，當(dāng)確定擬合程度差時(shí)，觸發(fā)DSP解算模塊；
[0068]DSP解算模塊52，用于對對齊后的前向數(shù)據(jù)和反向數(shù)據(jù)進(jìn)行誤差向量解算，當(dāng)確定誤差向量高時(shí)，觸發(fā)Dro預(yù)處理模塊；
[0069]DPD預(yù)處理模塊53，用于采集當(dāng)前的前向數(shù)據(jù)和反饋數(shù)據(jù)并將采集到的上述數(shù)據(jù)進(jìn)行預(yù)處理后觸發(fā)Dro解算引擎50進(jìn)行Dro解算。
[0070]本發(fā)明實(shí)施例提供的一種數(shù)字預(yù)失真數(shù)據(jù)的處理裝置，通過三階交調(diào)頻譜分量檢測和誤差向量解算兩輪的計(jì)算，確保采集數(shù)據(jù)的過程發(fā)生在需要進(jìn)行新一輪的Dro解算的時(shí)刻，而不是在老預(yù)失真系數(shù)還工作良好的前提下還去進(jìn)行新一輪的Dro解算，且采集的數(shù)據(jù)更能反映當(dāng)前時(shí)刻整體的數(shù)據(jù)特性。
[0071]實(shí)施例4
[0072]本發(fā)明實(shí)施例提供了一種數(shù)字預(yù)失真數(shù)據(jù)的處理裝置，該裝置包括:
[0073]FPGA三階交調(diào)頻譜檢測模塊用于，用于對不同功率等級和不同通道的數(shù)據(jù)進(jìn)行輪訓(xùn)，當(dāng)某個(gè)數(shù)據(jù)的功率和優(yōu)先級達(dá)到最大時(shí)，對前向數(shù)據(jù)和反饋數(shù)據(jù)進(jìn)行預(yù)采集，對預(yù)采集的所述前向數(shù)據(jù)和所述反饋數(shù)據(jù)進(jìn)行峰值篩選，對篩選出來的反饋數(shù)據(jù)進(jìn)行掃頻，取預(yù)設(shè)數(shù)量的頻點(diǎn)，將取到的頻點(diǎn)依次混頻到直流點(diǎn)，并分別對每個(gè)混頻后的直流點(diǎn)進(jìn)行積分求和得到其功率，把所有直流點(diǎn)的功率進(jìn)行累加，與預(yù)設(shè)門限值進(jìn)行比較，如果超過預(yù)設(shè)門限值，觸發(fā)所述DSP解算模塊；其中，所述預(yù)設(shè)門限值為40_60db ；
[0074]DSP解算模塊用于，接收對齊后的前向數(shù)據(jù)和反向數(shù)據(jù)，并對上述兩種數(shù)據(jù)進(jìn)行誤差向量解算，當(dāng)解算出來的誤差向量高于4-5時(shí)，觸發(fā)所述DH)預(yù)處理模塊。
[0075]DPD預(yù)處理模塊用于，同步采集預(yù)定數(shù)量的當(dāng)前前向數(shù)據(jù)和反饋數(shù)據(jù)；對當(dāng)前反饋數(shù)據(jù)進(jìn)行變頻、變速，并對當(dāng)前前向數(shù)據(jù)和反饋數(shù)據(jù)進(jìn)行粗相關(guān)，得到相關(guān)峰最大的位置索引；進(jìn)行精確的小數(shù)時(shí)延對齊；將當(dāng)前前向數(shù)據(jù)內(nèi)插到之前的N倍，并取其中一定數(shù)量的點(diǎn)；在相關(guān)峰位置前后相對滑動(dòng)，找到相關(guān)峰的最大點(diǎn)，將當(dāng)前前向數(shù)據(jù)滑動(dòng)到該位置；將當(dāng)前前向數(shù)據(jù)在高倍速率上與當(dāng)前反饋數(shù)據(jù)進(jìn)行精確對齊；將當(dāng)前前向數(shù)據(jù)進(jìn)行N倍抽取，變換回原始的信號速率，觸發(fā)Dro解算引擎進(jìn)行DH)解算。
[0076]綜上所述，本發(fā)明實(shí)施例提供了一種數(shù)字預(yù)失真數(shù)據(jù)的處理方法及裝置，通過三階交調(diào)頻譜分量檢測和誤差向量解算兩輪的計(jì)算，確保采集數(shù)據(jù)的過程發(fā)生在需要進(jìn)行新一輪的Dro解算的時(shí)刻，而不是在老預(yù)失真系數(shù)還工作良好的時(shí)候去進(jìn)行新一輪的Dro解算，而且本發(fā)明實(shí)施例是對前向數(shù)據(jù)進(jìn)行內(nèi)插和抽取，而非反饋數(shù)據(jù)，使Dro解算的結(jié)果更準(zhǔn)確。
[0077]以上所述，僅為本發(fā)明較佳的【具體實(shí)施方式】，但本發(fā)明的保護(hù)范圍并不局限于此，任何熟悉本【技術(shù)領(lǐng)域】的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到的變化或替換，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明的保護(hù)范圍應(yīng)該以權(quán)利要求書的保護(hù)范圍為準(zhǔn)。
【權(quán)利要求】
1.一種數(shù)字預(yù)失真數(shù)據(jù)的處理裝置，其特征在于，包括: FPGA三階交調(diào)頻譜檢測模塊，用于對不同功率等級和不同通道的數(shù)據(jù)進(jìn)行輪訓(xùn)，當(dāng)某個(gè)數(shù)據(jù)的功率和優(yōu)先級達(dá)到最大時(shí)，對前向數(shù)據(jù)和反饋數(shù)據(jù)進(jìn)行預(yù)采集，對預(yù)采集的所述前向數(shù)據(jù)和所述反饋數(shù)據(jù)進(jìn)行峰值篩選，對篩選出來的反饋數(shù)據(jù)進(jìn)行三階交調(diào)頻譜分量檢測，判斷數(shù)字預(yù)失真和功放非線性的擬合程度，當(dāng)確定擬合程度差時(shí)，將篩選后的前向數(shù)據(jù)和反向數(shù)據(jù)在頻率、時(shí)域和復(fù)增益上對齊后發(fā)送給DSP解算模塊； 所述DSP解算模塊，用于對對齊后的前向數(shù)據(jù)和反向數(shù)據(jù)進(jìn)行誤差向量解算，當(dāng)確定誤差向量高時(shí)，觸發(fā)DH)預(yù)處理模塊； 所述DH)預(yù)處理模塊，用于采集當(dāng)前的前向數(shù)據(jù)和反饋數(shù)據(jù)并將采集到的上述數(shù)據(jù)進(jìn)行預(yù)處理后再進(jìn)行Dro解算。
2.根據(jù)權(quán)利要求1所述的裝置，其特征在于， 所述FPGA三階交調(diào)頻譜檢測模塊具體用于，對不同功率等級和不同通道的數(shù)據(jù)進(jìn)行輪訓(xùn)，當(dāng)某個(gè)數(shù)據(jù)的功率和優(yōu)先級達(dá)到最大時(shí)，對前向數(shù)據(jù)和反饋數(shù)據(jù)進(jìn)行預(yù)采集，并對預(yù)采集的所述前向數(shù)據(jù)和所述反饋數(shù)據(jù)進(jìn)行峰值篩選，然后對篩選出來的反饋數(shù)據(jù)進(jìn)行掃頻，取預(yù)設(shè)數(shù)量的頻點(diǎn)，將取到的頻點(diǎn)依次混頻到直流點(diǎn)，并分別對每個(gè)混頻后的直流點(diǎn)進(jìn)行積分求和得到其功率，把所有直流點(diǎn)的功率進(jìn)行累加，與預(yù)設(shè)門限值進(jìn)行比較，如果超過預(yù)設(shè)門限值，觸發(fā)所述DSP解算模塊。
3.根據(jù)權(quán)利要求2所述的裝置，其特征在于，所述預(yù)設(shè)門限值為40-60db。
4.根據(jù)權(quán)利要求1所述的裝置，其特征在于， 所述DSP解算模塊具體用于，接收對齊后的前向數(shù)據(jù)和反向數(shù)據(jù)，并對上述兩種數(shù)據(jù)進(jìn)行誤差向量解算，當(dāng)解算出來的誤差向量高于4-5時(shí)，觸發(fā)所述DH)預(yù)處理模塊。
5.根據(jù)權(quán)利要求1-4任意一項(xiàng)所述的裝置，其特征在于， 所述Dro預(yù)處理模塊具體用于，同步采集預(yù)定數(shù)量的當(dāng)前前向數(shù)據(jù)和反饋數(shù)據(jù)；對當(dāng)前的反饋數(shù)據(jù)進(jìn)行變頻、變速，并對當(dāng)前前向數(shù)據(jù)和反饋數(shù)據(jù)進(jìn)行粗相關(guān)，得到相關(guān)峰最大的位置索引；然后進(jìn)行精確的小數(shù)時(shí)延對齊；將當(dāng)前前向數(shù)據(jù)內(nèi)插到之前的N倍，并取其中一定數(shù)量的點(diǎn)；在相關(guān)峰位置前后相對滑動(dòng)，找到相關(guān)峰的最大點(diǎn)，并將當(dāng)前前向數(shù)據(jù)滑動(dòng)到該位置；再將當(dāng)前前向數(shù)據(jù)在高倍速率上與當(dāng)前反饋數(shù)據(jù)進(jìn)行精確對齊；然后將當(dāng)前前向數(shù)據(jù)進(jìn)行N倍抽取，變換回原始的信號速率，再進(jìn)行Dro解算。
6.一種數(shù)字預(yù)失真數(shù)據(jù)的處理方法，其特征在于，應(yīng)用一種數(shù)字預(yù)失真數(shù)據(jù)的處理裝置，所述裝置包括=FPGA三階交調(diào)頻譜檢測模塊、DSP解算模塊和Dro預(yù)處理模塊，則該方法包括: 所述FPGA三階交調(diào)頻譜檢測模塊對不同功率等級和不同通道的數(shù)據(jù)進(jìn)行輪訓(xùn)，當(dāng)某個(gè)數(shù)據(jù)的功率和優(yōu)先級達(dá)到最大時(shí)，對前向數(shù)據(jù)和反饋數(shù)據(jù)進(jìn)行預(yù)采集，并對預(yù)采集的前向數(shù)據(jù)和反饋數(shù)據(jù)進(jìn)行峰值篩選，再對篩選出來的反饋數(shù)據(jù)進(jìn)行三階交調(diào)頻譜分量檢測，判斷數(shù)字預(yù)失真和功放非線性的擬合程度，當(dāng)確定擬合程度差時(shí)，將篩選出來的前向數(shù)據(jù)和反饋數(shù)據(jù)在頻率、時(shí)域和復(fù)增益上進(jìn)行對齊后發(fā)送給所述DSP解算模塊，所述DSP解算模塊對對齊后的前向數(shù)據(jù)和反饋數(shù)據(jù)進(jìn)行誤差向量解算，當(dāng)確定誤差向量高時(shí)，所述DH)預(yù)處理模塊采集當(dāng)前前向數(shù)據(jù)和反饋數(shù)據(jù)，并將采集到的上述數(shù)據(jù)進(jìn)行預(yù)處理后再進(jìn)行DPD解算。
7.根據(jù)權(quán)利要求6所述的方法，其特征在于，所述FPGA三階交調(diào)頻譜檢測模塊對篩選后的反饋數(shù)據(jù)進(jìn)行三階交調(diào)頻譜分量檢測，判斷數(shù)字預(yù)失真和功放非線性的擬合程度的步驟具體包括: 所述FPGA三階交調(diào)頻譜檢測模塊對篩選出來的反饋數(shù)據(jù)進(jìn)行掃頻，取預(yù)設(shè)數(shù)量的頻點(diǎn)，并將取到的頻點(diǎn)依次混頻到直流點(diǎn)，然后分別對每個(gè)混頻后的直流點(diǎn)進(jìn)行積分求和得到其功率，把所有直流點(diǎn)的功率全部累加，與預(yù)設(shè)門限值進(jìn)行比較，如果超過預(yù)設(shè)門限值，確定數(shù)字預(yù)失真和功放非線性的擬合程度差。
8.根據(jù)權(quán)利要求7所述的方法，其特征在于，所述預(yù)設(shè)門限值為40-60db。
9.根據(jù)權(quán)利要求6所述的方法，其特征在于，所述DSP解算模塊對對齊后的前向數(shù)據(jù)和反饋數(shù)據(jù)進(jìn)行誤差向量解算的步驟具體包括: 所述DSP解算模塊接收對齊后的前向數(shù)據(jù)和反饋數(shù)據(jù)，并對上述兩種數(shù)據(jù)進(jìn)行誤差向量解算，當(dāng)解算出來的誤差向量高于4-5時(shí)，確定誤差向量高。
10. 根據(jù)權(quán)利要求6-9任意一項(xiàng)所述的方法，其特征在于，所述DH)預(yù)處理模塊采集當(dāng)前前向數(shù)據(jù)和反饋數(shù)據(jù)，并將采集到的上述數(shù)據(jù)進(jìn)行預(yù)處理的步驟具體包括: 所述Dro預(yù)處理模塊同步采集預(yù)定數(shù)量的當(dāng)前前向數(shù)據(jù)和反饋數(shù)據(jù)； 對當(dāng)前的反饋數(shù)據(jù)進(jìn)行變頻、變速； 然后對當(dāng)前前向數(shù)據(jù)和反饋數(shù)據(jù)進(jìn)行粗相關(guān)，得到相關(guān)峰最大的位置索引； 再進(jìn)行精確的小數(shù)時(shí)延對齊； 將當(dāng)前前向數(shù)據(jù)內(nèi)插到之前的N倍，并取其中一定數(shù)量的點(diǎn)； 在相關(guān)峰位置前后相對滑動(dòng)，找到相關(guān)峰的最大點(diǎn)，將當(dāng)前的前向數(shù)據(jù)滑動(dòng)到該位置； 將當(dāng)前的前向數(shù)據(jù)在高倍速率上與所述反饋數(shù)據(jù)進(jìn)行精確對齊； 將當(dāng)前的前向數(shù)據(jù)進(jìn)行N倍抽取，變換回原始的信號速率。
【文檔編號】H04L25/03GK103780523SQ201210409076
【公開日】2014年5月7日 申請日期:2012年10月24日 優(yōu)先權(quán)日:2012年10月24日
【發(fā)明者】洪藝偉 申請人:中興通訊股份有限公司