專利名稱：一種適用于hevc標(biāo)準(zhǔn)的擴(kuò)展可變塊運(yùn)動估計電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種數(shù)字視頻處理技術(shù)，尤其是涉及一種適用于HEVC標(biāo)準(zhǔn)的擴(kuò)展可變塊運(yùn)動估計電路。
背景技術(shù)：
數(shù)字視頻傳輸?shù)膱D像數(shù)據(jù)中往往存在著大量的冗余數(shù)據(jù)，如果可以將那些冗余數(shù)據(jù)除去，從而可以大大減少數(shù)據(jù)的傳輸量。運(yùn)動估計(Motion Estimation,簡稱ME)通過消除運(yùn)動圖像中時間域的相關(guān)性，計算兩巾貞之間的參考巾貞的絕對差值(the Sum of Absolute Difference，簡稱SAD)，由于兩幀之間的差可以用比幀內(nèi)編碼少得多的比特數(shù)來編碼，從而達(dá)到壓縮圖像的目的。運(yùn)動補(bǔ)償(Motion Compensation,簡稱MC)利用先前圖像和運(yùn)動估計的結(jié)果來預(yù)測、補(bǔ)償當(dāng)前的圖像。
由于視頻圖像是位于時間軸區(qū)間內(nèi)的一組連續(xù)畫面，因此相鄰幀間的變化量一般很小，僅是運(yùn)動物體的空間位置略有移動。因此運(yùn)動估計和運(yùn)動補(bǔ)償技術(shù)是去除大量冗余的有效方法。
運(yùn)動估計作為視頻編碼器的核心部件，也是視頻壓縮中的最復(fù)雜的部分，對視頻圖像的編碼壓縮質(zhì)量起到?jīng)Q定性的作用。在運(yùn)動估計的研究中，人們針對不同應(yīng)用提出了多種不同的方案；在這些方案中，最為經(jīng)典且具有實(shí)用性的為全搜索塊匹配(Full Search Block Matching Algorithm,簡稱 FSBM)。
全搜索塊匹配是指，將圖像中的一幀的搜索區(qū)域劃分成許多互不重疊的16X16 像素宏塊(Macro-Block，簡稱MB)之后，每一宏塊與相鄰幀搜索區(qū)域的所有塊的像素值進(jìn)行比較匹配來得到最佳匹配塊，即具有與當(dāng)前塊比較匹配后擁有最小SAD值的塊。所得的匹配塊與當(dāng)前塊的相對位移稱為運(yùn)動矢量(Motion Vector，簡稱MV)。視頻壓縮編碼時，僅對運(yùn)動矢量壓縮即可。
基于宏塊的全搜索塊匹配運(yùn)動估計結(jié)構(gòu)簡單，易于硬件實(shí)現(xiàn)，硬件電路結(jié)構(gòu)整齊， 并且可重復(fù)性高，易于擴(kuò)展，并能夠得到全局最優(yōu)的運(yùn)動矢量，因此被廣泛應(yīng)用于各種視頻編碼標(biāo)準(zhǔn)中。該種運(yùn)動估計方法的最大缺點(diǎn)是運(yùn)算量較大。
在基于宏塊的運(yùn)動估計的基礎(chǔ)上，人們又引入基于可變塊的運(yùn)動估計。與基于宏塊的運(yùn)動估計不同，在可變塊運(yùn)動估計中，進(jìn)行運(yùn)動估計的塊除了包括16X 16像素的宏塊外，還包括4X4、4X8、8X4、8X8、8X16、16X8等不同大小的塊。通過采用不同大小的塊進(jìn)行運(yùn)動估計，可以有效地壓縮視頻圖像的時間冗余，因而可變塊運(yùn)動估計被廣泛應(yīng)用到 H. 264、AVS等視頻壓縮標(biāo)準(zhǔn)中。
當(dāng)前正在制定的新一代視頻壓縮標(biāo)準(zhǔn)——HEVC標(biāo)準(zhǔn)，是在H. 264/AVC high profile的基礎(chǔ)上，壓縮效率提高一倍。即在保證相同視頻圖像質(zhì)量的前提下，視頻流的碼率減少50%。因此需要提出新的運(yùn)動估計來滿足新標(biāo)準(zhǔn)的要求。擴(kuò)展可變塊運(yùn)動估計中，進(jìn)行運(yùn)動估計的塊包括 4X4、4X8、8X4、8X8、8X16、16X8、16X16、16X32、32X16、 32X32、32X64、64X32、64X64像素這些大小不同的塊。發(fā)明內(nèi)容
本發(fā)明的目的就是為了克服上述現(xiàn)有技術(shù)存在的缺陷而提供一種硬件資源消耗少、計算量小的適用于HEVC標(biāo)準(zhǔn)的擴(kuò)展可變塊運(yùn)動估計電路。
本發(fā)明的目的可以通過以下技術(shù)方案來實(shí)現(xiàn)
一種適用于HEVC標(biāo)準(zhǔn)的擴(kuò)展可變塊運(yùn)動估計電路，用于對系統(tǒng)內(nèi)存中的圖像數(shù)據(jù)進(jìn)行壓縮，所述的電路包括數(shù)據(jù)流控制模塊、緩存陣列、PE陣列、加法樹模塊和擴(kuò)展計算模塊，所述的數(shù)據(jù)流控制模塊的輸入端與系統(tǒng)內(nèi)存的圖像數(shù)據(jù)端口連接，輸出端依次連接緩存陣列、PE陣列、加法樹模塊和擴(kuò)展計算模塊；
數(shù)據(jù)流控制模塊從系統(tǒng)內(nèi)存的圖像數(shù)據(jù)端口載入當(dāng)前圖像與參考圖像，并輸出給緩存陣列，緩存陣列將當(dāng)前圖像與參考圖像分別傳輸給PE陣列，PE陣列對接收到的信息進(jìn)行運(yùn)動估計計算，并將計算結(jié)果傳輸給加法樹模塊，加法樹模塊根據(jù)PE陣列輸出的計算結(jié)果進(jìn)行求和計算，得到32X32大小以下的各可變塊的SAD值，擴(kuò)展計算模塊根據(jù)加法樹模塊的計算結(jié)果得到大于32X32大小的各可變塊的SAD值。
所述的數(shù)據(jù)流控制模塊包括系統(tǒng)內(nèi)存訪問控制單元、本地內(nèi)存讀寫控制單元和本地內(nèi)存,所述的本地內(nèi)存的輸入端口與系統(tǒng)內(nèi)存的圖像數(shù)據(jù)端口相連接,所述的本地內(nèi)存讀寫控制單元與本地內(nèi)存的控制端口相連接；
系統(tǒng)內(nèi)存訪問控制單元生成當(dāng)前圖像與參考圖像的地址，本地內(nèi)存讀寫控制單元生成控制信號控制本地內(nèi)存的輸入端口打開，將當(dāng)前圖像與參考圖像的像素數(shù)據(jù)載入本地內(nèi)存中，同時本地內(nèi)存讀寫控制單元生成控制信號將當(dāng)前圖像分割成32X32大小的塊。
所述的緩存陣列包括第一緩存陣列、第二緩存陣列和第三緩存陣列，所述的第一緩存陣列的輸入與數(shù)據(jù)流控制模塊連接，輸出與PE陣列連接，所述的第二緩存陣列與PE陣列相互連接，所述的第三緩存陣列的輸入與數(shù)據(jù)流控制模塊連接，輸出分別與PE陣列、第二緩存陣列連接；
其中，所述的第一緩存陣列包括32X32個寄存器，其輸入端接收當(dāng)前圖像的數(shù)據(jù)，輸出端將當(dāng)前圖像數(shù)據(jù)傳輸給PE陣列；所述的第二緩存陣列包括32X3個寄存器，其輸入端接收參考圖像的數(shù)據(jù)，輸出端與PE陣列進(jìn)行數(shù)據(jù)交換；所述的第三緩存陣列包括 32X4個寄存器+35個寄存器，其輸入端接收參考圖像的數(shù)據(jù)，輸出端分別向PE陣列和第二緩存陣列傳輸參考圖像的數(shù)據(jù)。
所述的PE陣列由32 X 32個基本PE單元組成，構(gòu)成一個矩陣。
所述的基本PE單元包括當(dāng)前圖像寄存器、參考圖像寄存器和最小距離計算電路， 所述的最小距離計算電路分別連接當(dāng)前圖像寄存器和參考圖像寄存器。
所述的擴(kuò)展計算模塊包括擴(kuò)展控制單元、擴(kuò)展本地內(nèi)存和擴(kuò)展加法樹單元，所述的擴(kuò)展本地內(nèi)存和擴(kuò)展加法樹單元均與加法樹模塊連接，所述的擴(kuò)展本地內(nèi)存分別連接擴(kuò)展控制單元和擴(kuò)展加法樹單元；
擴(kuò)展控制單元生成控制信號控制擴(kuò)展本地內(nèi)存讀取并寫入加法樹模塊中16X32 和32X 16大小的塊的SAD值，擴(kuò)展加法樹單元根據(jù)擴(kuò)展本地內(nèi)存中的SAD值，計算出大于 32X32大小的各可變塊的SAD值。
與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)
I)本發(fā)明將系統(tǒng)內(nèi)存中的當(dāng)前圖像與參考圖像的數(shù)據(jù)加載到本發(fā)明電路中，有效減少了總線的占用率，減少硬件資源消耗；
2)本發(fā)明采用32X32的PE陣列，可完成從4X4到64X64的各種可變塊的SAD運(yùn)算，且運(yùn)算量小。


圖I為本發(fā)明的結(jié)構(gòu)示意圖2為本發(fā)明本地內(nèi)存中的當(dāng)前圖像讀取順序示意圖3為本發(fā)明中基本PE單元的結(jié)構(gòu)示意圖4為SAD4 X 4的加法樹示意圖5為加法樹整體運(yùn)算示意圖。
具體實(shí)施方式
下面結(jié)合附圖對本發(fā)明的實(shí)施作詳細(xì)說明，本實(shí)施例在以本發(fā)明技術(shù)方案為前提下進(jìn)行實(shí)施，給出了詳細(xì)的實(shí)施方式和具體的操作過程，但本發(fā)明的保護(hù)范圍不限于下述實(shí)施例。
實(shí)施例
如圖I所示，一種適用于HEVC標(biāo)準(zhǔn)的擴(kuò)展可變塊運(yùn)動估計電路，用于對系統(tǒng)內(nèi)存中的圖像數(shù)據(jù)進(jìn)行壓縮，該電路包括數(shù)據(jù)流控制模塊I、緩存陣列、PE陣列3、加法樹模塊4 和擴(kuò)展計算模塊5，所述的數(shù)據(jù)流控制模塊I的輸入端與系統(tǒng)內(nèi)存的圖像數(shù)據(jù)端口連接，輸出端依次連接緩存陣列、PE陣列3、加法樹模塊4和擴(kuò)展計算模塊5 ;存在數(shù)據(jù)交流。數(shù)據(jù)流控制模塊I載入當(dāng)前圖像與參考圖像，并輸出給緩存陣列，緩存陣列將當(dāng)前圖像與參考圖像分別傳輸給PE陣列3，PE陣列3對接收到的信息進(jìn)行運(yùn)動估計計算，加法樹模塊4根據(jù)PE陣列的輸出產(chǎn)生32X 32以下大小的SAD值并輸出，同時，加法樹模塊4的部分結(jié)果連接到擴(kuò)展計算模塊5，擴(kuò)展計算模塊5產(chǎn)生大于32X32的SAD值并輸出，從而完成從4X4 到64X64的各種可變塊的SAD運(yùn)算。
數(shù)據(jù)流控制模塊I包括系統(tǒng)內(nèi)存訪問控制單元11、本地內(nèi)存讀寫控制單元12和本地內(nèi)存13，所述的本地內(nèi)存13的輸入端口與系統(tǒng)內(nèi)存的圖像數(shù)據(jù)端口相連接，所述的本地內(nèi)存讀寫控制單元12與本地內(nèi)存13的控制端口相連接。系統(tǒng)內(nèi)存訪問控制單元11生成當(dāng)前圖像與參考圖像的地址，本地內(nèi)存讀寫控制單元12生成控制信號控制本地內(nèi)存13的輸入端口打開，將當(dāng)前圖像與參考圖像的像素數(shù)據(jù)載入本地內(nèi)存13中，同時本地內(nèi)存讀寫控制單元12生成控制信號將當(dāng)前圖像分割成32X32大小的塊。
緩存陣列包括第一緩存陣列21、第二緩存陣列22和第三緩存陣列23，所述的第一緩存陣列21的輸入與數(shù)據(jù)流控制模塊I連接，輸出與PE陣列3連接，所述的第二緩存陣列 22與PE陣列3相互連接，所述的第三緩存陣列23的輸入與數(shù)據(jù)流控制模塊I連接，輸出分別與PE陣列2、第二緩存陣列22連接。
其中，第一緩存陣列21包括32X32個寄存器，其輸入端接收當(dāng)前圖像的數(shù)據(jù)，輸出端將當(dāng)前圖像數(shù)據(jù)傳輸給PE陣列3，當(dāng)PE陣列中的當(dāng)前圖像數(shù)據(jù)塊的運(yùn)動估計計算完成后，第一緩存陣列中的數(shù)據(jù)就被加載進(jìn)了 PE陣列。第二緩存陣列22包括32X3個寄存器，其輸入端接收參考圖像的數(shù)據(jù)，輸出端與PE陣列3進(jìn)行數(shù)據(jù)交換，PE陣列中的參考圖像數(shù)據(jù)與第二緩存陣列一起組成了參考圖像陣列，通過整個參考圖像陣列的左右的移動，PE陣列便能計算出不同的運(yùn)動估計信息。第三緩存陣列23包括32X4個寄存器+35個寄存器，其輸入端接收參考圖像的數(shù)據(jù)，輸出端分別向PE陣列3和第二緩存陣列22傳輸參考圖像的數(shù)據(jù)；其中的35個寄存器不斷從本地內(nèi)存中加載參考圖像的數(shù)據(jù)，之后數(shù)據(jù)便由PE陣列和第二緩存陣列的上方或者下方進(jìn)入，使得參考圖像陣列實(shí)現(xiàn)上下的移動；其余的32X4個寄存器同樣從本地內(nèi)存中加載參考圖像的數(shù)據(jù)，其目的是為了加快PE陣列的運(yùn)動速度，使得PE陣列的運(yùn) 算速度跟快。如圖2所示，分割完的32x32塊當(dāng)前圖像數(shù)據(jù)按照分組，從第一組，第二組直到最后一組依次從本地內(nèi)存13中讀出，存入第一緩存陣列。在每一組中，當(dāng)前圖像塊按圖箭頭的順序?qū)懭氲谝痪彺骊嚵?1。與此同時，對應(yīng)于當(dāng)前圖像塊的64x64參考圖像塊(參考圖像塊的第一像素的坐標(biāo)與當(dāng)前圖像塊的第一像素的坐標(biāo)相同)也逐步寫入第三緩存陣列23。PE陣列3由32X32個基本PE單元組成，構(gòu)成一個矩陣。如圖3所示，基本PE單元包括當(dāng)前圖像寄存器、參考圖像寄存器和最小距離計算電路，所述的最小距離計算電路分別連接當(dāng)前圖像寄存器和參考圖像寄存器。每個基本PE單元可以從第一緩存陣列中接收當(dāng)前圖像的一個像素，并存入當(dāng)前圖像寄存器(Regl)，同時從上下左右相鄰的基本PE單元接收參考圖像的一個像素，并參考圖像寄存器(Reg2)，其中，最左側(cè)的基本PE單元左輸入端口與第二緩存陣列的最右端相連接，最右側(cè)的基本PE單元的右輸入端口與第二緩存陣列的最左端相連接，最上方的基本PE單元的上輸入端口以及最下方的基本PE單元的下輸入端口與第三緩存陣列相連。最小距離計算電路對Regl和Reg2進(jìn)行如下運(yùn)算
Regl-Reg2 |，并且輸出運(yùn)算結(jié)果?；綪E單元完成搜索區(qū)域的當(dāng)前圖像與參考圖像的數(shù)據(jù)部分的差的絕對值，參考圖像的數(shù)據(jù)可以在PE陣列與緩存陣列相互橫向與縱向的移動。加法樹模塊4將PE陣列3的輸出值相加，得到不同大小塊的SAD值。例如SAD4X4便是4 X 4個基本PE單元輸出結(jié)果之和，其硬件結(jié)構(gòu)如圖4所示。圖5展示了加法樹整體的結(jié)構(gòu)。通過加法樹，所有小于等于32x32的SAD值都能被計算出來，并且輸出各個SAD值。加法樹模塊4運(yùn)算時是將多個需要疊加的值兩兩分組相加后，再兩兩分組相加，直到得出最后結(jié)果。加法樹可以得到不到大小的SAD值。擴(kuò)展計算模塊5包括擴(kuò)展控制單元51、擴(kuò)展本地內(nèi)存52和擴(kuò)展加法樹單元53，所述的擴(kuò)展本地內(nèi)存52和擴(kuò)展加法樹單元53均與加法樹模塊4連接，所述的擴(kuò)展本地內(nèi)存52分別連接擴(kuò)展控制單元51和擴(kuò)展加法樹單元53 ;擴(kuò)展控制單元51生成控制信號控制擴(kuò)展本地內(nèi)存52讀取并寫入加法樹模塊4中16X32和32X 16大小的塊的SAD值，擴(kuò)展加法樹單元53根據(jù)擴(kuò)展本地內(nèi)存52中的SAD值，計算出32X64、64X32、48X64、64X48以及64X64的SAD值，并且輸出得到的SAD信。
權(quán)利要求
1.一種適用于HEVC標(biāo)準(zhǔn)的擴(kuò)展可變塊運(yùn)動估計電路，用于對系統(tǒng)內(nèi)存中的圖像數(shù)據(jù)進(jìn)行壓縮，其特征在于，所述的電路包括數(shù)據(jù)流控制模塊、緩存陣列、PE陣列、加法樹模塊和擴(kuò)展計算模塊，所述的數(shù)據(jù)流控制模塊的輸入端與系統(tǒng)內(nèi)存的圖像數(shù)據(jù)端口連接，輸出端依次連接緩存陣列、PE陣列、加法樹模塊和擴(kuò)展計算模塊； 數(shù)據(jù)流控制模塊從系統(tǒng)內(nèi)存的圖像數(shù)據(jù)端口載入當(dāng)前圖像與參考圖像，并輸出給緩存陣列，緩存陣列將當(dāng)前圖像與參考圖像分別傳輸給PE陣列，PE陣列對接收到的信息進(jìn)行運(yùn)動估計計算，并將計算結(jié)果傳輸給加法樹模塊，加法樹模塊根據(jù)PE陣列輸出的計算結(jié)果進(jìn)行求和計算，得到32X32大小以下的各可變塊的SAD值，擴(kuò)展計算模塊根據(jù)加法樹模塊的計算結(jié)果得到大于32X32大小的各可變塊的SAD值。
2.根據(jù)權(quán)利要求I所述的一種適用于HEVC標(biāo)準(zhǔn)的擴(kuò)展可變塊運(yùn)動估計電路，其特征在于，所述的數(shù)據(jù)流控制模塊包括系統(tǒng)內(nèi)存訪問控制單元、本地內(nèi)存讀寫控制單元和本地內(nèi)存，所述的本地內(nèi)存的輸入端口與系統(tǒng)內(nèi)存的圖像數(shù)據(jù)端口相連接，所述的本地內(nèi)存讀寫控制單元與本地內(nèi)存的控制端口相連接； 系統(tǒng)內(nèi)存訪問控制單元生成當(dāng)前圖像與參考圖像的地址，本地內(nèi)存讀寫控制單元生成控制信號控制本地內(nèi)存的輸入端口打開，將當(dāng)前圖像與參考圖像的像素數(shù)據(jù)載入本地內(nèi)存中，同時本地內(nèi)存讀寫控制單元生成控制信號將當(dāng)前圖像分割成32X32大小的塊。
3.根據(jù)權(quán)利要求I所述的一種適用于HEVC標(biāo)準(zhǔn)的擴(kuò)展可變塊運(yùn)動估計電路，其特征在于，所述的緩存陣列包括第一緩存陣列、第二緩存陣列和第三緩存陣列，所述的第一緩存陣列的輸入與數(shù)據(jù)流控制模塊連接，輸出與PE陣列連接，所述的第二緩存陣列與PE陣列相互連接，所述的第三緩存陣列的輸入與數(shù)據(jù)流控制模塊連接，輸出分別與PE陣列、第二緩存陣列連接； 其中，所述的第一緩存陣列包括32X32個寄存器，其輸入端接收當(dāng)前圖像的數(shù)據(jù)，輸出端將當(dāng)前圖像數(shù)據(jù)傳輸給PE陣列；所述的第二緩存陣列包括32X3個寄存器，其輸入端接收參考圖像的數(shù)據(jù)，輸出端與PE陣列進(jìn)行數(shù)據(jù)交換；所述的第三緩存陣列包括32X4個寄存器+35個寄存器，其輸入端接收參考圖像的數(shù)據(jù)，輸出端分別向PE陣列和第二緩存陣列傳輸參考圖像的數(shù)據(jù)。
4.根據(jù)權(quán)利要求I所述的一種適用于HEVC標(biāo)準(zhǔn)的擴(kuò)展可變塊運(yùn)動估計電路，其特征在于，所述的PE陣列由32 X 32個基本PE單元組成，構(gòu)成一個矩陣。
5.根據(jù)權(quán)利要求4所述的一種適用于HEVC標(biāo)準(zhǔn)的擴(kuò)展可變塊運(yùn)動估計電路，其特征在于，所述的基本PE單元包括當(dāng)前圖像寄存器、參考圖像寄存器和最小距離計算電路，所述的最小距離計算電路分別連接當(dāng)前圖像寄存器和參考圖像寄存器。
6.根據(jù)權(quán)利要求I所述的一種適用于HEVC標(biāo)準(zhǔn)的擴(kuò)展可變塊運(yùn)動估計電路，其特征在于，所述的擴(kuò)展計算模塊包括擴(kuò)展控制單元、擴(kuò)展本地內(nèi)存和擴(kuò)展加法樹單元，所述的擴(kuò)展本地內(nèi)存和擴(kuò)展加法樹單元均與加法樹模塊連接，所述的擴(kuò)展本地內(nèi)存分別連接擴(kuò)展控制單元和擴(kuò)展加法樹單元； 擴(kuò)展控制單元生成控制信號控制擴(kuò)展本地內(nèi)存讀取并寫入加法樹模塊中16X32和32X 16大小的塊的SAD值，擴(kuò)展加法樹單元根據(jù)擴(kuò)展本地內(nèi)存中的SAD值，計算出大于32X32大小的各可變塊的SAD值。
全文摘要
本發(fā)明涉及一種適用于HEVC標(biāo)準(zhǔn)的擴(kuò)展可變塊運(yùn)動估計電路，用于對系統(tǒng)內(nèi)存中的圖像數(shù)據(jù)進(jìn)行壓縮，所述的電路包括數(shù)據(jù)流控制模塊、緩存陣列、PE陣列、加法樹模塊和擴(kuò)展計算模塊，所述的數(shù)據(jù)流控制模塊的輸入端與系統(tǒng)內(nèi)存的圖像數(shù)據(jù)端口連接，輸出端依次連接緩存陣列、PE陣列、加法樹模塊和擴(kuò)展計算模塊。與現(xiàn)有技術(shù)相比，本發(fā)明具有硬件資源消耗少、計算量小等優(yōu)點(diǎn)。
文檔編號H04N7/26GK102932643SQ20121045722
公開日2013年2月13日 申請日期2012年11月14日 優(yōu)先權(quán)日2012年11月14日
發(fā)明者朱惠, 陳偉偉, 何衛(wèi)鋒, 洪亮, 毛志剛 申請人:上海交通大學(xué)