專利名稱：分布式8x8低延遲高帶寬交叉點(diǎn)緩存隊(duì)列片上路由器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種分布式8X8低延遲高帶寬交叉點(diǎn)緩存隊(duì)列片上路由器，具體的說是一種涉及片上網(wǎng)絡(luò)技術(shù)、片上通信技術(shù)、片上路由技術(shù)的片上路由器。
背景技術(shù)：
隨著單芯片多處理器CMPs (Chip multiprocessors)與片上系統(tǒng) SoC (System onchip)時代的到來,片上通信成了限制其發(fā)展的瓶頸。NoC (Networks on Chip)的提出從結(jié)構(gòu)上解決了此問題，NoC的核心思想是將宏觀的計(jì)算機(jī)網(wǎng)絡(luò)映射到單芯片上。NoC的關(guān)鍵部件是片上路由器，路由器性能的直接關(guān)系到整個系統(tǒng)的性能。但是，一般的路由器都會在線卡與交換網(wǎng)絡(luò)之間存在一個潛在的實(shí)時閉環(huán)，線卡需要知道什么時候可以發(fā)送數(shù)據(jù)，什么時候不可以發(fā)送，這就需要在線卡與交換網(wǎng)絡(luò)之間有個握手信號，這將形成一個閉環(huán)。這個實(shí)時通信閉環(huán)需在一個時隙內(nèi)完成傳輸，否則數(shù)據(jù)就會傳輸出錯，但是每個線卡與交換網(wǎng)絡(luò)之間的距離是不一樣的，深亞微米下線長會影響傳輸速度，為了正確的傳送握手信號，解決的一個辦法就是增大時隙，但這就會降低路由器的性能，交叉點(diǎn)緩沖隊(duì)列模型路由器CQ (Crosspoint Queued)很好的解決了這個問題，CQ模型在每個交叉點(diǎn)處插入FIFO將輸入與輸出分開，F(xiàn)IFO滿時直接丟包，打破了這個實(shí)時環(huán)，也就打破了這個制約路由器性能的瓶頸；另一方面，由于插入了 FIFO緩沖對列，這就將輸出與輸入模塊相對的獨(dú)立開來，從而使調(diào)度模塊不需要同時考慮輸出與輸入的狀態(tài)，實(shí)現(xiàn)輸出與輸入的分布調(diào)度，降低了調(diào)度的復(fù)雜度，提高了調(diào)度的速度，從而提高了路由器的性能?；贑Q型模型，本發(fā)明提出了一種分布式8X8低延遲交叉點(diǎn)緩存隊(duì)列片上路由器。與其他一些技術(shù)相比，本發(fā)明的優(yōu)點(diǎn)在于，打破了限制片上路由器性能的實(shí)時閉環(huán)，實(shí)現(xiàn)了低延遲的路由功能。有效的降低了調(diào)度模塊調(diào)度算法的復(fù)雜度，在不影響調(diào)度公平性的同時，有效提高了調(diào)度效率。

發(fā)明內(nèi)容
本發(fā)明的目的是為了解決傳統(tǒng)路由器中實(shí)時閉環(huán)的限制，提供一種分布式8X8低延遲高帶寬交叉點(diǎn)緩存隊(duì)列片上路由器，具有低延遲、高帶寬的特點(diǎn)。本發(fā)明的技術(shù)方案是一種分布式8X8低延遲高帶寬交叉點(diǎn)緩存隊(duì)列片上路由器。采用了三種部件構(gòu)成處理器標(biāo)簽過濾器、簇標(biāo)簽過濾器、輸出模塊。連接方式如圖1所示輸出端口 0、2、4、6對應(yīng)的輸入節(jié)點(diǎn)上掛載著處理器標(biāo)簽過濾器；輸出端口 1、3、5、7對應(yīng)的輸出節(jié)點(diǎn)上則掛載著簇標(biāo)簽過濾器，每個輸出端口上掛載著I個輸出模塊。有效數(shù)據(jù)輸入時，各節(jié)點(diǎn)處的處理器標(biāo)簽過濾器檢測輸入數(shù)據(jù)，當(dāng)該數(shù)據(jù)的標(biāo)簽(簇號與核號)與自己不匹配時忽略數(shù)據(jù)，若匹配則進(jìn)入接受操作，同時發(fā)送輸出請求信號給相應(yīng)的輸出模塊，一個時鐘周期內(nèi)，若收到仲裁信號則直接把數(shù)據(jù)送入輸出模塊寄存輸出，若未收到仲裁信號則將數(shù)據(jù)送入交叉點(diǎn)處的緩存隊(duì)列，等待仲裁信號到達(dá)時再發(fā)送；同時，各節(jié)點(diǎn)的簇標(biāo)簽過濾器檢測輸入數(shù)據(jù)，當(dāng)該數(shù)據(jù)的簇標(biāo)簽與自己匹配時，發(fā)送請求信號給輸出模塊，簇標(biāo)簽過濾器各節(jié)點(diǎn)分別查找各自的路由表準(zhǔn)備轉(zhuǎn)發(fā)數(shù)據(jù)(不匹配直接丟數(shù))，一個時鐘周期內(nèi)，若收到輸出模塊響應(yīng)信號則直接把數(shù)據(jù)通過總線送入輸出模塊寄存輸出，若未收到響應(yīng)信號則將數(shù)據(jù)送入交叉點(diǎn)處的緩存隊(duì)列，等待響應(yīng)信號到達(dá)時再發(fā)送。上述處理器標(biāo)簽過濾器用于檢測輸入數(shù)據(jù)是否為本處理器所有。若是，則接受并處理；若不是，則直接丟數(shù)。上述簇標(biāo)簽過濾器用于檢測輸入數(shù)據(jù)是否為本“簇”所有，是否需要轉(zhuǎn)發(fā)。若是，則接受并處理；若不是，直接丟數(shù)。上述輸出模塊內(nèi)的仲裁器用于對輸入端口進(jìn)行仲裁與響應(yīng)。輸出模塊中的輸出寄存器用于寄存數(shù)據(jù)并輸出。本發(fā)明與現(xiàn)有技術(shù)相比較，具有如下優(yōu)點(diǎn)
(I)本發(fā)明有效的解決了傳統(tǒng)路由器中線卡與交換網(wǎng)絡(luò)中由于握手信號而形成的實(shí)時閉環(huán)對路由性能的限制，實(shí)現(xiàn)了數(shù)據(jù)傳輸?shù)牡脱舆t。(2)本發(fā)明由于在交叉點(diǎn)處插入了 FIFO緩沖，這就將輸出與輸入模塊相對的獨(dú)立開來，從而使調(diào)度模塊不需要同時考慮輸出與輸入的狀態(tài)，實(shí)現(xiàn)輸出與輸入的分布調(diào)度，降低了調(diào)度的復(fù)雜度，提高了調(diào)度的效率，從而提高了路由器的性能。


圖1是系統(tǒng)總框圖。圖2是處理器標(biāo)簽過濾器。圖3是簇標(biāo)簽過濾器。圖4是輸出模塊。
具體實(shí)施例方式本發(fā)明的優(yōu)選實(shí)施例結(jié)合附圖詳述如下
實(shí)施例一
如圖1所示，一種分布式8X8低延遲高帶寬交叉點(diǎn)緩存隊(duì)列片上路由器包括了三種部件構(gòu)成處理器標(biāo)簽過濾器(I)、簇標(biāo)簽過濾器(2)、輸出模塊(3)。其特征是輸出端口 O、2、4、6對應(yīng)的輸入節(jié)點(diǎn)上掛載著處理器標(biāo)簽過濾器(I);輸出端口1、3、5、7對應(yīng)的輸出節(jié)點(diǎn)上則掛載著簇標(biāo)簽過濾器(2)，每個輸出端口上掛載著I個輸出模塊(3)。當(dāng)有效數(shù)據(jù)輸入時，各節(jié)點(diǎn)處的處理器標(biāo)簽過濾器(I)同時檢測輸入端口送入的數(shù)據(jù)，當(dāng)該數(shù)據(jù)的處理器標(biāo)簽(簇號與核號)與自己不匹配時忽略數(shù)據(jù)，若匹配則進(jìn)入接受操作，同時發(fā)送輸出請求信號給相應(yīng)的輸出模塊，若收到允許信號則直接把數(shù)據(jù)送入輸出模塊(3)，一個時鐘周期內(nèi)，若未收到允許信號則將數(shù)據(jù)送入交叉點(diǎn)處緩存隊(duì)列，等待允許信號到達(dá)時再發(fā)送；同時，各節(jié)點(diǎn)的簇標(biāo)簽過濾器(2)檢測輸入端口送入的數(shù)據(jù)，當(dāng)該數(shù)據(jù)的簇標(biāo)簽與自己匹配時，說明數(shù)據(jù)是發(fā)送給本簇內(nèi)的處理器核的，不需要轉(zhuǎn)發(fā)，忽略該數(shù)據(jù)，若匹配則說明該數(shù)據(jù)需要轉(zhuǎn)發(fā)，則簇標(biāo)簽過濾器(2)各節(jié)點(diǎn)分別查找各自的小路由表，若不匹配則說明不需要該節(jié)點(diǎn)轉(zhuǎn)發(fā)，若匹配則說明該節(jié)點(diǎn)數(shù)據(jù)需要轉(zhuǎn)發(fā)，并生成發(fā)送請求信號。一個時鐘周期內(nèi)，若收到允許信號則直接把數(shù)據(jù)通過總線送入輸出模塊(3)輸出，若未收到允許信號則將數(shù)據(jù)送入交叉點(diǎn)處緩存隊(duì)列，等待允許信號到達(dá)時再發(fā)送。實(shí)施例二
本實(shí)施例與實(shí)施例一基本相同，特別之處如下
〈一〉、處理器標(biāo)簽過濾器(I)
如圖2 :處理器標(biāo)簽過濾器(I)為2 3級可變流水線設(shè)計(jì)。當(dāng)數(shù)據(jù)有效時，數(shù)據(jù)被寄存在第一級寄存器，同時取出處理器標(biāo)號與處理器標(biāo)簽寄存器中的值，若匹配則產(chǎn)生匹配信號，當(dāng)匹配信號有效且數(shù)據(jù)有效或者FIFO非空時產(chǎn)生仲裁請求信號。匹配成功后，數(shù)據(jù)進(jìn)入第二個寄存器，等待響應(yīng)信號，若在下一個時鐘到來之前，響應(yīng)信號已經(jīng)來到且FIFO為空，則數(shù)據(jù)直接通過多路選擇器與三態(tài)門直接發(fā)送至數(shù)據(jù)總線上；若沒有，則數(shù)據(jù)進(jìn)入FIFO隊(duì)列 等待仲裁輸出。不經(jīng)過FIFO時，為2級流水線，進(jìn)過FIFO時，為3級流水線，此可變流水線結(jié)構(gòu)可以很好實(shí)現(xiàn)路由器的低延遲。由于一個有效數(shù)據(jù)分兩個時鐘周期進(jìn)來，采用了一個D觸發(fā)器與反相器產(chǎn)生一個二分頻電路作為匹配信號寄存的使能端，寄存后的匹配信號與數(shù)據(jù)有效信號相與生成FIFO寫時能信號，數(shù)據(jù)有效匹配時，連續(xù)存儲(或發(fā)送)兩個有效數(shù)據(jù)?！炊怠⒋貥?biāo)簽過濾器(2)
參見圖3，簇標(biāo)簽過濾器結(jié)構(gòu)與處理器標(biāo)簽過濾器結(jié)構(gòu)相當(dāng)，也是2 3級可變流水線結(jié)構(gòu)，不同之處匹配時使用了 CAM (Content Addressable Memory)來存儲路由表。CAM可以提高匹配速度。其他操作與處理標(biāo)簽結(jié)構(gòu)相同。〈三〉、輸出模塊(3)
圖4所不輸出模塊(3)由兩部分組成輸出寄存器與仲裁器，輸出寄存器用于寄存輸出數(shù)據(jù)；輸出模塊中的仲裁器是一種輪詢仲裁器，由優(yōu)先級編碼器、指針更新控制電路組成；優(yōu)先級編碼器又由固定優(yōu)先級、可編程優(yōu)先編碼器、解碼器和一些基本邏輯門與寄存器組成。指針控制電路由優(yōu)先級寄存器、加法器和選擇器組成。當(dāng)使能信號有效，有仲裁請求時。仲裁開始，請求信號進(jìn)入固定優(yōu)先級仲裁器仲裁，同時，將優(yōu)先級寄存器中經(jīng)解碼器解碼得到的結(jié)果取反后與輸入請求相與后進(jìn)入可編程優(yōu)先級編碼器，得到屏蔽信號與仲裁結(jié)果。將屏蔽信號與固定優(yōu)先級仲裁器結(jié)果相與后(實(shí)現(xiàn)屏蔽功能)再與可編程優(yōu)先級編碼器的結(jié)果相或作為輸出結(jié)果。若屏蔽無效，取固定優(yōu)先級編碼器結(jié)果為輸出結(jié)過；若屏蔽信號有效，屏蔽掉固定優(yōu)先級編碼器結(jié)果，取可編程優(yōu)先級編碼器結(jié)果作為輸出結(jié)果。同時，此結(jié)果進(jìn)去指針更新控制電路進(jìn)行優(yōu)先級指針更新。
權(quán)利要求
1.一種分布式8X8低延遲高帶寬交叉點(diǎn)緩存隊(duì)列片上路由器，包括處理器標(biāo)簽過濾器(1)、簇標(biāo)簽過濾器(2)和輸出模塊(3)。其特征是輸出端口0、2、4、6對應(yīng)的輸入節(jié)點(diǎn)上掛載著處理器標(biāo)簽過濾器(I);輸出端口 1、3、5、7對應(yīng)的輸出節(jié)點(diǎn)上則掛載著簇標(biāo)簽過濾器(2)，每個輸出端口上掛載著I個輸出模塊(3);有效數(shù)據(jù)輸入時，各節(jié)點(diǎn)處的處理器標(biāo)簽過濾器(I)同時檢測輸入端口送入的數(shù)據(jù)，當(dāng)該數(shù)據(jù)的處理器標(biāo)簽——簇號與核號，與自己不匹配時忽略數(shù)據(jù)，若匹配則進(jìn)入接受操作，同時發(fā)送輸出請求信號給相應(yīng)的輸出模塊，若收到允許信號則直接把數(shù)據(jù)送入輸出模塊(3)，一個時鐘周期內(nèi)，若未收到允許信號則將數(shù)據(jù)送入交叉點(diǎn)處緩存隊(duì)列，等待允許信號到達(dá)時再發(fā)送；同時，各節(jié)點(diǎn)的簇標(biāo)簽過濾器(2)檢測輸入端口送入的數(shù)據(jù)，當(dāng)該數(shù)據(jù)的簇標(biāo)簽與自己匹配時，說明數(shù)據(jù)是發(fā)送給本簇內(nèi)的處理器核的，不需要轉(zhuǎn)發(fā)，忽略該數(shù)據(jù)，若匹配則說明該數(shù)據(jù)需要轉(zhuǎn)發(fā)，則簇標(biāo)簽過濾器(2)各節(jié)點(diǎn)分別查找各自的小路由表，若不匹配則說明不需要該節(jié)點(diǎn)轉(zhuǎn)發(fā)，若匹配則說明該節(jié)點(diǎn)數(shù)據(jù)需要轉(zhuǎn)發(fā)，并生成發(fā)送請求信號。一個時鐘周期內(nèi)，若收到允許信號則直接把數(shù)據(jù)通過總線送入輸出模塊輸出(3)，若未收到允許信號則將數(shù)據(jù)送入交叉點(diǎn)處緩存隊(duì)列，等待允許信號到達(dá)后再發(fā)送。
2.根據(jù)權(quán)利要求1所述的分布式8X8低延遲高帶寬交叉點(diǎn)緩存隊(duì)列片上路由器，其特征在于所述的處理器標(biāo)簽過濾器(I)與簇標(biāo)簽過濾器(2)采用可變流水線結(jié)構(gòu)來降低延遲，其基本結(jié)構(gòu)當(dāng)數(shù)據(jù)有效時，數(shù)據(jù)被寄存在第一級流水線寄存器中，取出處理器標(biāo)號與處理器標(biāo)簽寄存器值比較，對于簇標(biāo)簽過濾器(2)，則取出簇標(biāo)號與路由表進(jìn)行對比；若匹配則產(chǎn)生匹配信號，同時產(chǎn)生發(fā)送請求信號，時鐘到來，數(shù)據(jù)進(jìn)入第二個流水線寄存器，等待響應(yīng)信號，若在下一個時鐘到來之前，響應(yīng)信號已經(jīng)來到且FIFO為空，則數(shù)據(jù)直接通過多路選擇器與三態(tài)門直接發(fā)送至數(shù)據(jù)總線上，此時為2級流水線；若沒有，則數(shù)據(jù)進(jìn)入FIFO隊(duì)列等待仲裁輸出，此時為3級流水線。
3.根據(jù)權(quán)利要求1所述的分布式8X8低延遲高帶寬交叉點(diǎn)緩存隊(duì)列片上路由器，其特征在于所述的輸出模塊(3)中的仲裁器采用了屏蔽結(jié)構(gòu)的輪詢仲裁器，由固定優(yōu)先級編碼器、可變優(yōu)先級編碼器、解碼器、指針更新電路構(gòu)成其基本結(jié)構(gòu)仲裁開始，請求信號進(jìn)入固定優(yōu)先級仲裁器仲裁，同時，將優(yōu)先級寄存器中經(jīng)解碼器解碼得到的結(jié)果取反后與輸入請求相與后進(jìn)入可編程優(yōu)先級編碼器，得到屏蔽信號與仲裁結(jié)果。將屏蔽信號與固定優(yōu)先級仲裁器結(jié)果相與后(實(shí)現(xiàn)屏蔽功能)再與可編程優(yōu)先級編碼器的結(jié)果相或作為輸出結(jié)果；若屏蔽無效，取固定優(yōu)先級編碼器結(jié)果為輸出結(jié)過；若屏蔽信號有效，屏蔽掉固定優(yōu)先級編碼器結(jié)果，取可編程優(yōu)先級編碼器結(jié)果作為輸出結(jié)果；同時，此結(jié)果進(jìn)去指針更新控制電路進(jìn)行優(yōu)先級指針更新。
全文摘要
本發(fā)明涉及一種分布式8X8低延遲高帶寬交叉點(diǎn)緩存隊(duì)列片上路由器，其目的是為了解決傳統(tǒng)路由器中實(shí)時閉環(huán)的限制，提高性能。它主要采用了三種部件構(gòu)成處理器標(biāo)簽過濾器、簇標(biāo)簽過濾器和輸出模塊。輸出端口0、2、4、6對應(yīng)的輸入節(jié)點(diǎn)上掛載著處理器標(biāo)簽過濾器；輸出端口1、3、5、7對應(yīng)的輸出節(jié)點(diǎn)上則掛載著簇標(biāo)簽過濾器，每個輸出端口上掛載著1個輸出模塊。本發(fā)明具有低延遲、高帶寬特點(diǎn)。
文檔編號H04L12/947GK103023807SQ20121055581
公開日2013年4月3日 申請日期2012年12月20日 優(yōu)先權(quán)日2012年12月20日
發(fā)明者畢卓, 王鎮(zhèn), 孔維利, 張瑩, 徐云川 申請人:上海大學(xué)