專利名稱：數(shù)據(jù)采集系統(tǒng)的制作方法
技術領域：
本實用新型涉及數(shù)據(jù)處理技術領域，尤其涉及一種PET (PositronEmissionComputed Tomography,正電子發(fā)射計算機斷層掃描)設備的數(shù)據(jù)采集系統(tǒng)。
背景技術：
32環(huán)PET設備的數(shù)據(jù)采集系統(tǒng)通過CPCI (Compact PeripheralComponentInterconnect,緊湊型PCI)采集計算機、采集卡和TCP/IP網(wǎng)絡技術實現(xiàn)數(shù)據(jù)采集功能。如圖I所示，數(shù)據(jù)接口模塊將從前端電子學接收到的事件的時間信息、位置信息 通過符合電路進行事件的配對、存儲，并進行數(shù)據(jù)重排成Iistmode數(shù)據(jù)格式輸出，采集計算機通過機電系統(tǒng)接口(例如RS232串口)分別控制、獲取棒源、準直器、床的位置信息；通過前端系統(tǒng)控制接口下載和上傳前端電子學的參數(shù)信息，并將這些參數(shù)信息反饋給主控計算機。采集計算機與主控計算機之間的通信采用TCP/IP光纖網(wǎng)絡技術實現(xiàn)。然而，現(xiàn)有的數(shù)據(jù)采集系統(tǒng)的結構比較復雜，各部件之間的接口較多，穩(wěn)定性也較差。

實用新型內(nèi)容為了解決上述技術問題，本實用新型提供一種數(shù)據(jù)采集系統(tǒng)，有效降低系統(tǒng)的復雜度。為了達到上述目的，本實用新型提供一種數(shù)據(jù)采集系統(tǒng)，包括—用于接收多路信號的多路信號輸入端；一用于從所述多路信號輸入端接收事件的時間信息和位置信息，并對事件進行配對、存儲和數(shù)據(jù)重排處理，輸出處理結果的控制電路，與所述多路信號輸入端連接；一用于接收處理結果的主控計算機，與所述控制電路連接；以及一用于采集機電系統(tǒng)信息的機電系統(tǒng)接口，與所述控制電路連接。優(yōu)選地，所述控制電路包括用于進行事件的配對、存儲和數(shù)據(jù)重排的第一 FPGA芯片；以及用于利用TCP/IP通信協(xié)議進行通信的第二 FPGA芯片。優(yōu)選地，所述第二 FPGA芯片為32位處理器。優(yōu)選地，所述機電系統(tǒng)接口為RS232串口。優(yōu)選地，所述控制電路通過光纖網(wǎng)絡與所述主控計算機連接。由上述技術方案可知，本實用新型的實施例具有如下有益效果通過在PET設備中使數(shù)據(jù)采集系統(tǒng)高度集成化，具體方式如下基于FPGA(FieldProgrammable GateArray，現(xiàn)場可編程門陣列)的嵌入式技術結合TCP/IP網(wǎng)絡技術替代原有的CPCI采集計算機和采集卡模式，可將系統(tǒng)簡化成單板結構的控制電路。在控制電路的結構中可用一顆FPGA芯片完成事件的配對，存儲，數(shù)據(jù)重排等工作，另一顆FPGA芯片，利用集成32位處理器技術(軟核，硬核)將原先由采集計算機承擔的工作由該單顆FPGA芯片完成，并利用集成的千兆以太網(wǎng)MAC技術實現(xiàn)TCP/IP的光纖網(wǎng)路通信，通過采用上述結構可使得數(shù)據(jù)采集系統(tǒng)結構的復雜程度大大降低；數(shù)據(jù)鏈上更加簡潔，大大的提高了數(shù)據(jù)的采集效率和數(shù)據(jù)的傳輸效率。進一步，數(shù)據(jù)輸入端由原來的32個RJ45接口縮減到17個RJ45接口，主要是在通信的模式上進行了改進，讓信號線路上更加簡潔，高效。

圖I表不現(xiàn)有技術中數(shù)據(jù)米集系統(tǒng)的 結構不意圖；圖2表示本實用新型的實施例中數(shù)據(jù)采集系統(tǒng)的結構示意圖；圖3表示本實用新型的實施例中數(shù)據(jù)采集系統(tǒng)的執(zhí)行流程圖。
具體實施方式
為了使本實用新型實施例的目的、技術方案和優(yōu)點更加清楚明白，下面結合實施例和附圖，對本實用新型實施例做進一步詳細地說明。在此，本實用新型的示意性實施例及說明用于解釋本實用新型，但并不作為對本實用新型的限定。如圖2所示，為本實用新型的實施例中數(shù)據(jù)采集系統(tǒng)的結構示意圖，該數(shù)據(jù)采集系統(tǒng)包括一用于接收多路信號的多路信號輸入端；一用于從所述多路信號輸入端接收事件的時間信息和位置信息，并對事件進行配對、存儲和數(shù)據(jù)重排處理，輸出處理結果的控制電路，與多路信號輸入端連接；一用于接收處理結果的主控計算機，與所述控制電路連接；一用于采集機電系統(tǒng)信息的機電系統(tǒng)接口，與所述控制電路連接。在本實施例中，該控制電路主要完成事件信息的處理，時鐘的同步，機電端口的控制，TCP/IP網(wǎng)絡協(xié)議的實現(xiàn)。基于FPGA的嵌入式技術結合TCP/IP網(wǎng)絡技術替代原有的CPCI采集計算機和采集卡模式，可將數(shù)據(jù)采集系統(tǒng)簡化成單板結構的控制電路。在控制電路的結構中可用一顆FPGA芯片完成事件的配對，存儲，數(shù)據(jù)重排等工作，另一顆FPGA芯片，利用集成32位處理器技術(軟核，硬核)將原先由采集計算機承擔的工作由該單顆FPGA芯片完成，并利用集成的千兆以太網(wǎng)MAC技術實現(xiàn)TCP/IP的光纖網(wǎng)路通信，例如控制電路可包括一用于進行事件的配對、存儲和數(shù)據(jù)重排的第一 FPGA芯片；以及一用于利用TCP/IP通信協(xié)議進行通信的第二 FPGA芯片。在本實用新型的一實施例中，該第二 FPGA芯片可選用32位處理器來實現(xiàn)其功能。在本實用新型的一實施例中，所述多路信號輸入為17路信號輸入，其中包括16路事件信息和I路時鐘及控制信號。在本實用新型的一實施例中，所述機電系統(tǒng)接口為RS232串口。在本實用新型的一實施例中，所述控制電路通過光纖網(wǎng)絡與所述主控計算機連接,例如選用IGb光纖網(wǎng)絡。為更加簡化PET設備的數(shù)據(jù)采集系統(tǒng)，可采用基于FPGA的片上嵌入式技術。嵌入式數(shù)據(jù)采集控制程序是FPGA芯片上運行的，根據(jù)主控計算機(OWS)的指令完成對符合采集單元、機電控制單元、前端電路(BUKCET)控制。數(shù)據(jù)采集控制程序與OWS通過光纖傳輸卡(通過IP協(xié)議控制)交換數(shù)據(jù)，對符合采集卡的控制通過FPGA數(shù)據(jù)采集單元接口完成，對機電電路的控制通過低速串行接口完成，對BUCKET的控制通過高速串行接口完成。采集程序根據(jù)OWS發(fā)出的采集協(xié)議，對符合采集單元、機電控制單元和前端電路進行控制，將16MbyteS/S的符合數(shù)據(jù)、機電電路的狀態(tài)實時傳送給0WS。數(shù)據(jù)采集控制程序在FPGA的32位處理器上運 行。由于采集控制程序的主要功能是“控制”，因此根據(jù)被控制的設備劃分對象。被控制的設備有(I)、光纖傳輸單元，通過IP協(xié)議控制，完成與OWS的通信；(2)、符合采集單元，通過其FPGA邏輯接口完成符合數(shù)據(jù)的采集控制；(3)、機電控制單元，通過低速串行接口完成；(4)、BUCKET電路，通過高速串行接口完成；如圖3所示，為本實用新型的實施例中數(shù)據(jù)采集系統(tǒng)的執(zhí)行流程圖，首先判斷裝置是否連接好(步驟301)，如果連接好，則選擇通信端口(步驟302);如果沒有連接好，則繼續(xù)判斷；選擇完通信端口后，下載相應參數(shù)(步驟303);然后開始采集信息(步驟304)；然后判斷圖形是否正常，如果正常，則Block探頭正常(步驟305);如果圖形不正常，則檢查系統(tǒng)(步驟306)。由上述技術方案可知，本實用新型的實施例具有如下有益效果通過在PET系統(tǒng)中使數(shù)據(jù)采集系統(tǒng)高度集成化，具體方式如下基于FPGA的嵌入式技術+TCP/IP網(wǎng)絡技術替代原有的CPCI采集計算機和采集卡模式，可將系統(tǒng)簡化成控制電路(單板結構)。在控制電路的結構中可用一顆FPGA芯片完成事件的配對，存儲，數(shù)據(jù)重排等工作，用另一顆FPGA芯片，利用集成32位處理器技術(軟核，硬核)將原先有采集計算機承擔的工作由單顆FPGA芯片完成，并利用集成的千兆以太網(wǎng)MAC技術實現(xiàn)TCP/IP的光纖網(wǎng)路通信，從而使得其系統(tǒng)結構的復雜程度大大降低；數(shù)據(jù)鏈上更加簡潔，大大的提高了數(shù)據(jù)的采集效率和數(shù)據(jù)的傳輸效率。進一步，數(shù)據(jù)輸入端由原來的32個RJ45接口縮減到17個RJ45接口，主要是在通信的模式上進行了改進，讓信號線路上更加簡潔，高效。以上所述僅是本實用新型的優(yōu)選實施方式，應當指出，對于本技術領域的普通技術人員來說，在不脫離本實用新型原理的前提下，還可以作出若干改進和潤飾，這些改進和潤飾也應視為本實用新型的保護范圍。
權利要求1.一種數(shù)據(jù)采集系統(tǒng)，其特征在于，包括 一用于接收多路信號的多路信號輸入端； 一用于從所述多路信號輸入端接收事件的時間信息和位置信息，并對事件進行配對、存儲和數(shù)據(jù)重排處理，輸出處理結果的控制電路，與所述多路信號輸入端連接； 一用于接收處理結果的主控計算機，與所述控制電路連接；以及 一用于采集機電系統(tǒng)信息的機電系統(tǒng)接口，與所述控制電路連接。
2.根據(jù)權利要求I所述的數(shù)據(jù)采集系統(tǒng)，其特征在于，所述控制電路包括 用于進行事件的配對、存儲和數(shù)據(jù)重排的第一 FPGA芯片；以及 用于利用TCP/IP通信協(xié)議進行通信的第二 FPGA芯片。
3.根據(jù)權利要求2所述的數(shù)據(jù)采集系統(tǒng)，其特征在于，所述第二FPGA芯片為32位處理器。
4.根據(jù)權利要求I所述的數(shù)據(jù)采集系統(tǒng)，其特征在于，所述機電系統(tǒng)接口為RS232串□。
5.根據(jù)權利要求I所述的數(shù)據(jù)采集系統(tǒng)，其特征在于，所述控制電路通過光纖網(wǎng)絡與所述主控計算機連接。
專利摘要本實用新型提供一種數(shù)據(jù)采集系統(tǒng)，包括一用于接收多路信號的多路信號輸入端；一用于從所述多路信號輸入端接收事件的時間信息和位置信息，并對事件進行配對、存儲和數(shù)據(jù)重排處理，輸出處理結果的控制電路，與所述多路信號輸入端連接；一用于接收處理結果的主控計算機，與所述控制電路連接；以及一用于采集機電系統(tǒng)信息的機電系統(tǒng)接口，與所述控制電路連接。通過采用上述結構可使得數(shù)據(jù)采集系統(tǒng)結構的復雜程度大大降低；數(shù)據(jù)鏈上更加簡潔，大大的提高了數(shù)據(jù)的采集效率和數(shù)據(jù)的傳輸效率。
文檔編號H04L29/06GK202495967SQ20122013257
公開日2012年10月17日 申請日期2012年3月31日 優(yōu)先權日2012年3月31日
發(fā)明者孫珂珂, 李建偉, 董世斌, 馬健 申請人:北京大基康明醫(yī)療設備有限公司