專利名稱：數(shù)據(jù)轉(zhuǎn)換裝置的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及ー種數(shù)據(jù)轉(zhuǎn)換裝置，特別是涉及ー種用于將TSIF模式數(shù)據(jù)轉(zhuǎn)換為SPI模式數(shù)據(jù)的數(shù)據(jù)轉(zhuǎn)換裝置。
背景技術(shù)：
目前越來越多的設(shè)備，例如手機(jī)、車載播放器和機(jī)頂盒等均帶有數(shù)字電視功能，從而便于人們隨時(shí)隨地的觀看數(shù)字電視節(jié)目，并且現(xiàn)有的數(shù)字電視的輸出方式常常采用TSIF接ロ方式(傳輸流接ロ)。而且TSIF接ロ的數(shù)據(jù)傳輸速度快，并且數(shù)據(jù)傳輸穩(wěn)定可靠。其中有并行傳輸流接ロ(Parallel TSIF)和串行傳輸流接ロ(Serial TSIF)。而采用串行傳輸流接ロ能夠減少占用的信號線的數(shù)量，節(jié)省芯片管腳。
但是目前的多媒體設(shè)備中常常采用SPI接ロ模式的數(shù)據(jù)，SPI接ロ是由Motorola公司(摩托羅拉公司)定義的ー種傳輸規(guī)范，廣泛應(yīng)用于外圍設(shè)備上，用于數(shù)據(jù)的傳輸和交互，具有簡單、可靠、高速和節(jié)省芯片管腳等優(yōu)點(diǎn)。然而所述SPI接口和串行TSIF接ロ的差異較大，不能直接進(jìn)行通訊，所以很大程度上，限制了多媒體設(shè)備之間的數(shù)據(jù)交互。

實(shí)用新型內(nèi)容本實(shí)用新型要解決的技術(shù)問題是為了克服現(xiàn)有技術(shù)中SPI接口和串行TSIF接ロ之間不能直接進(jìn)行數(shù)據(jù)交互的缺陷，提供ー種數(shù)據(jù)轉(zhuǎn)換裝置，利用SPI模式數(shù)據(jù)和TSIF模式數(shù)據(jù)的共性來實(shí)現(xiàn)SPI接口和串行TSIF接ロ的數(shù)據(jù)的交互。串行TSIF接ロ廣泛應(yīng)用于多媒體設(shè)備，例如數(shù)字電視等，其中所述串行TSIF接ロ包含TS_Valid、TS_Clock和TS_Data，其中所述TS_Data為串行TSIF接ロ的數(shù)據(jù)，用于傳輸數(shù)字電視的數(shù)據(jù)。所述TS_Valid為數(shù)據(jù)有效標(biāo)示，用于標(biāo)示TS_Data的數(shù)據(jù)是有效的。所述TS_Clock為串行TSIF接ロ的時(shí)鐘信號。SPI接ロ包含SS、SCLK、MOSI、CPOL和CPHA，其中所述SS為SPI接ロ的片選信號，用于表示是否選定了具有SPI接ロ的多媒體設(shè)備。所述MOSI為主機(jī)輸出/從機(jī)輸入，用于接收外部的輸入數(shù)據(jù)。所述SCLK為SPI接ロ的時(shí)鐘信號，用于同步數(shù)據(jù)的傳輸。SPI接ロ為了和外設(shè)進(jìn)行數(shù)據(jù)交換，根據(jù)外設(shè)工作要求，其輸出的串行同步時(shí)鐘極性和相位時(shí)可以進(jìn)行配置的，時(shí)鐘極性(CPOL)對傳輸協(xié)議沒有重大的影響。如果CPOL為低電平，串行同步時(shí)鐘的空閑狀態(tài)為低電平；如果CPOL為高電平，串行同步時(shí)鐘的空閑狀態(tài)為高電平。時(shí)鐘相位(CPHA)能夠配置用于選擇兩種不同的傳輸協(xié)議之ー進(jìn)行數(shù)據(jù)傳輸。如果CPHA為低電平，在串行同步時(shí)鐘的第一個(gè)跳變沿(上升或下降)時(shí)，數(shù)據(jù)被采樣；如果CPHA為高電平，在串行同步時(shí)鐘的第二個(gè)跳變沿(上升或下降)吋，數(shù)據(jù)被采樣。SPI接口和與其通信的外設(shè)的時(shí)鐘相位和極性應(yīng)該一致。通過比較，串行TSIF接口和SPI接ロ的協(xié)議的信號組成不一樣，工作時(shí)序也不一樣，互相不兼容，不能直接通信。[0010]本實(shí)用新型是通過下述技術(shù)方案來解決上述技術(shù)問題的本實(shí)用新型提供了ー種數(shù)據(jù)轉(zhuǎn)換裝置，用于將串行TSIF模式數(shù)據(jù)轉(zhuǎn)換為SPI模式數(shù)據(jù)，其特點(diǎn)是所述數(shù)據(jù)轉(zhuǎn)換裝置包括一輸入接ロ、一輸出接口和一反相器；其中所述輸入接ロ接收TSIF模式數(shù)據(jù)，所述輸出接ロ輸出SPI模式數(shù)據(jù)，所述輸入接ロ將所述TSIF模式數(shù)據(jù)的TS_Valid通過所述反相器與所述輸出接ロ的所述SPI模式數(shù)據(jù)的SS電連接，所述輸入接ロ將所述TSIF模式數(shù)據(jù)的TS_Clock與所述輸出接ロ的所述SPI模式數(shù)據(jù)的SCLK電連接，所述輸入接ロ還將所述TSIF模式數(shù)據(jù)的TS_Data與所述輸出接ロ的所述SPI模式數(shù)據(jù)的MOSI電連接，所述輸出接ロ還輸出一低電平至SPI模式數(shù)據(jù)的CPHA和CP0L。較佳地，所述SPI模式數(shù)據(jù)的CPHA和CPOL通過所述輸出接ロ接地。較佳地，所述輸入接ロ、輸出接口和反相器均設(shè)置于一 PCB板上。所以本實(shí)用新型中首先解決了 SPI接口和串行TSIF接ロ的時(shí)鐘信號和數(shù)據(jù)信號的匹配問題。串行TSIF接ロ輸出數(shù)據(jù)至SPI接ロ，在串行TSIF接口中是在時(shí)鐘信號的上升沿時(shí)采樣數(shù)據(jù)的。所以為了能與這種時(shí)序相配合，SPI接ロ需要設(shè)置時(shí)鐘極性(CPOL)為低電平，時(shí)鐘相位(CPHA)也為低電平。在這樣的時(shí)序下，SPI接口和串行TSIF接ロ的時(shí)鐘信號均在時(shí)鐘信號的上升沿采樣，此時(shí)SPI接口和串行TSIF接ロ的時(shí)鐘信號匹配。然后是SPI接口和串行TSIF接ロ的數(shù)據(jù)的問題。由于SPI接ロ只用來接收數(shù)據(jù)，不再發(fā)送數(shù)據(jù)，因?yàn)镾PI接ロ的MOSI可以與串行TSIF的TS_Data相連接。并且在匹配的時(shí)鐘信號的前提下，SPI接口和串行TSIF接ロ的數(shù)據(jù)之間的數(shù)據(jù)可以被正確的傳輸和接收。最后解決了如何產(chǎn)生SPI接ロ所需要的片選信號(SS)，由于在串行TSIF接ロ傳輸數(shù)據(jù)至SPI接ロ吋，SPI接ロ的SS需要一直保持為低電平。然而在串行TSIF接ロ的時(shí)序中，TS_Valid在傳輸數(shù)據(jù)時(shí)，需要一直保持為高電平。所以需要使用一個(gè)反相器，將TS_Valid的信號反轉(zhuǎn)，并將反轉(zhuǎn)后的信號作為SPI接ロ的SS的信號，從而實(shí)現(xiàn)選中SPI接ロ的功能。本實(shí)用新型的積極進(jìn)步效果在于本實(shí)用新型數(shù)據(jù)轉(zhuǎn)換裝置通過利用SPI模式數(shù)據(jù)和TSIF模式數(shù)據(jù)中各個(gè)數(shù)據(jù)信號之間具有的共性和關(guān)系來實(shí)現(xiàn)SPI接口和TSIF接ロ的數(shù)據(jù)的交互。提高了多媒體設(shè)備之間的數(shù)據(jù)交互。此外本實(shí)用新型的數(shù)據(jù)轉(zhuǎn)換裝置的各個(gè)組成部分単獨(dú)設(shè)置于同一 PCB板上，在提高集成度的同時(shí)還簡化數(shù)據(jù)轉(zhuǎn)換裝置的物理結(jié)構(gòu)。

圖I為本實(shí)用新型的數(shù)據(jù)轉(zhuǎn)換裝置的較佳實(shí)施例的結(jié)構(gòu)示意圖。圖2為本實(shí)用新型的數(shù)據(jù)轉(zhuǎn)換裝置的較佳實(shí)施例的PCB板結(jié)構(gòu)示意圖。
具體實(shí)施方式
以下結(jié)合附圖給出本實(shí)用新型較佳實(shí)施例，以詳細(xì)說明本實(shí)用新型的技術(shù)方案。實(shí)施例本實(shí)施例的數(shù)據(jù)轉(zhuǎn)換裝置中將串行TSIF模式數(shù)據(jù)轉(zhuǎn)換為SPI模式數(shù)據(jù)中信號的共性來實(shí)現(xiàn)SPI接口和TSIF接ロ的數(shù)據(jù)的交互。[0025]所以如圖I所示，本實(shí)施例的數(shù)據(jù)轉(zhuǎn)換裝置中包括一輸入接ロ I、一輸出接ロ 2和一反相器3。其中所述輸入接ロ I接收外部設(shè)備的TSIF模式數(shù)據(jù)，所述輸出接ロ 2輸出SPI模式數(shù)據(jù)至其他的外部設(shè)備。本實(shí)施例的數(shù)據(jù)轉(zhuǎn)換裝置中，所述輸入接ロ I將TSIF模式數(shù)據(jù)中的TS_Valid通過所述反相器3與所述輸出接ロ 2的所述SPI模式數(shù)據(jù)的SS電連接。由于TS_Valid輸出高電平，從而表征所述TSIF模式數(shù)據(jù)中的數(shù)據(jù)為有效數(shù)據(jù)，而所述SPI接ロ僅在SS為低電平時(shí)，所述SPI接口才能接收數(shù)據(jù)，所以TS_Valid和SS之間需要通過反相器3反轉(zhuǎn)信號，從而在TSIF模式數(shù)據(jù)中數(shù)據(jù)為有效數(shù)據(jù)時(shí)，所述SPI接ロ可以相應(yīng)地接收所述數(shù)據(jù)。所述輸入接ロ I將所述TSIF模式數(shù)據(jù)的TS_Clock與所述輸出接ロ 2的所述SPI模式數(shù)據(jù)的SCLK電連接。即將串行TSIF接口中控制數(shù)據(jù)發(fā)送的信號頻率和SPI接口中控 制接收數(shù)據(jù)的信號頻率同步，從而在同一個(gè)時(shí)間周期內(nèi)，串行TSIF接口中發(fā)送的數(shù)據(jù)能夠準(zhǔn)確地被所述SPI接ロ接收。所述輸入接ロ I還將所述TSIF模式數(shù)據(jù)的TS_Data與所述輸出接ロ 2的所述SPI模式數(shù)據(jù)的MOSI電連接。本實(shí)施例中所述串行TSIF接ロ的數(shù)據(jù)和SPI接ロ的數(shù)據(jù)均用于串行數(shù)據(jù)的傳輸，所以所述串行TSIF接ロ的數(shù)據(jù)和SPI接ロ的數(shù)據(jù)均為I位的數(shù)據(jù)。而且所述輸出接ロ 2還輸出一低電平至SPI模式數(shù)據(jù)的CPHA和CP0L。由于串行TSIF接ロ的時(shí)鐘信號在時(shí)鐘信號的上升沿采樣，為了使得SPI接ロ同樣在時(shí)鐘信號的上升沿采樣，所以SPI接ロ需要設(shè)置CPOL為低電平，CPHA也為低電平。而且其中本實(shí)施例中所述SPI模式數(shù)據(jù)的CPHA和CPOL通過所述輸出接ロ 2接地來使得所述CPHA和CPOL為低電平。當(dāng)本實(shí)施例的數(shù)據(jù)轉(zhuǎn)換裝置在所述串行TSIF接口和SPI接ロ傳輸數(shù)據(jù)的過程中，TSIF模式數(shù)據(jù)由TS_Clock和TS_Data傳送到SPI接ロ，同時(shí)反轉(zhuǎn)后的TS_Valid的信號，充當(dāng)了 SPI接ロ的SS的片選信號。在串行TSIF接口和SPI接ロ傳送數(shù)據(jù)之前，SS的信號變?yōu)榈碗娖?，從而選定SPI接ロ，即確定接收串行TSIF接ロ發(fā)送的數(shù)據(jù)的SPI接ロ。此后當(dāng)數(shù)據(jù)傳送完畢后，SS的信號變成高電平，此時(shí)所述SPI接ロ將接收到的數(shù)據(jù)作為無效數(shù)據(jù)并忽略，通過上述方式SPI接ロ就可以正確地接收串行TSIF接ロ的數(shù)據(jù)了。此外如圖2所示，本實(shí)施例中所述數(shù)據(jù)轉(zhuǎn)換裝置的所述輸入接ロ I、輸出接ロ 2和反相器3均設(shè)置于一 PCB板(印刷電路板)4上。其中所述輸入接ロ I、輸出接ロ 2和反相器3可以以任意的方式設(shè)置于所述PCB板4上，從而提高所述輸入接ロ I、輸出接ロ 2和反相器3的集成度。雖然以上描述了本實(shí)用新型的具體實(shí)施方式
，但是本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解，這些僅是舉例說明，本實(shí)用新型的保護(hù)范圍是由所附權(quán)利要求書限定的。本領(lǐng)域的技術(shù)人員在不背離本實(shí)用新型的原理和實(shí)質(zhì)的前提下，可以對這些實(shí)施方式做出多種變更或修改，但這些變更和修改均落入本實(shí)用新型的保護(hù)范圍。
權(quán)利要求1.一種數(shù)據(jù)轉(zhuǎn)換裝置，用于將串行TSIF模式數(shù)據(jù)轉(zhuǎn)換為SPI模式數(shù)據(jù)，其特征在于，所述數(shù)據(jù)轉(zhuǎn)換裝置包括一輸入接口、一輸出接口和一反相器；其中所述輸入接口接收TSIF模式數(shù)據(jù)，所述輸出接口輸出SPI模式數(shù)據(jù)，所述輸入接口將所述TSIF模式數(shù)據(jù)的TS_Valid通過所述反相器與所述輸出接口的所述SPI模式數(shù)據(jù)的SS電連接，所述輸入接口將所述TSIF模式數(shù)據(jù)的TS_Clock與所述輸出接口的所述SPI模式數(shù)據(jù)的SCLK電連接，所述輸入接口還將所述TSIF模式數(shù)據(jù)的TS_Data與所述輸出接口的所述SPI模式數(shù)據(jù)的MOSI電連接，所述輸出接口還輸出一低電平至SPI模式數(shù)據(jù)的CPHA和CP0L。
2.如權(quán)利要求I所述的數(shù)據(jù)轉(zhuǎn)換裝置，其特征在于，所述SPI模式數(shù)據(jù)的CPHA和CPOL通過所述輸出接口接地。
3.如權(quán)利要求I或2所述的數(shù)據(jù)轉(zhuǎn)換裝置，其特征在于，所述輸入接口、輸出接口和反相器均設(shè)置于一 PCB板上。
專利摘要本實(shí)用新型公開了一種數(shù)據(jù)轉(zhuǎn)換裝置，包括一輸入接口、一輸出接口和一反相器；其中所述輸入接口接收TSIF模式數(shù)據(jù)，所述輸出接口輸出SPI模式數(shù)據(jù)，所述輸入接口將所述TSIF模式數(shù)據(jù)的TS_Valid通過所述反相器與所述輸出接口的所述SPI模式數(shù)據(jù)的SS電連接，所述輸入接口將所述TSIF模式數(shù)據(jù)的TS_Clock與所述輸出接口的所述SPI模式數(shù)據(jù)的SCLK電連接，所述輸入接口還將所述TSIF模式數(shù)據(jù)的TS_Data與所述輸出接口的所述SPI模式數(shù)據(jù)的MOSI電連接，所述輸出接口還輸出一低電平至SPI模式數(shù)據(jù)的CPHA和CPOL。本實(shí)用新型利用數(shù)據(jù)的共性來提高多媒體設(shè)備之間的數(shù)據(jù)交互。
文檔編號H04N7/10GK202652394SQ201220238068
公開日2013年1月2日 申請日期2012年5月23日 優(yōu)先權(quán)日2012年5月23日
發(fā)明者賈昌武 申請人:聯(lián)美新視信息科技(上海)有限公司