專利名稱：Sdi與asi自動(dòng)切換的電氣接口模塊及視頻設(shè)備的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型屬于串行接口領(lǐng)域，尤其涉及一種SDI與ASI自動(dòng)切換的電氣接口模塊及視頻設(shè)備。
背景技術(shù)：
目前，SDI的規(guī)格有標(biāo)準(zhǔn)清晰度(Standard Definition, SD)、高清晰度(HighDefinition, HD)和 3G(3Gbit / s)SDI 三種。SD-SDI 由 SMPTE 259M 標(biāo)準(zhǔn)所定義，被認(rèn)為是傳統(tǒng)意義上的SDI，它通過(guò)視頻同軸電纜串行傳輸標(biāo)準(zhǔn)清晰度的數(shù)字視頻。HD-SDI由SMPTE292M標(biāo)準(zhǔn)所定義，與SD-SDI類似，但傳輸?shù)氖歉咔逦鹊臄?shù)字視頻。3G-SDI由SMPTE 424M標(biāo)準(zhǔn)所定義，在HD-SDI的基礎(chǔ)上作出改進(jìn)，以支持更高清晰度數(shù)字視頻的傳輸。在數(shù)字演播室和數(shù)碼影視制作中心，SD-SDI已經(jīng)被廣泛使用，而隨著HDTV產(chǎn)業(yè)的不斷發(fā)展，HD-SDI及3G-SDI的需求正迅速增加。DVB-ASI (數(shù)字電視廣播異步串行接口)是由DVB組織定義的一種串行視頻通信標(biāo)準(zhǔn)，用于傳送MPEG編碼的視頻流，傳輸速率達(dá)270Mb/s。在目前的廣播電視系統(tǒng)中ASI接口是使用非常廣泛的一種接口形式。

實(shí)用新型內(nèi)容本實(shí)用新型的目的在于提供一種可以實(shí)現(xiàn)SDI信號(hào)與ASI信號(hào)自動(dòng)切換的電氣接口模塊。本實(shí)用新型是這樣實(shí)現(xiàn)的，一種SDI與ASI自動(dòng)切換的電氣接口模塊，包括接收DVO信號(hào)并轉(zhuǎn)換成SDI信號(hào)的SDI單元，接收并行TS流的TS流單元，分別與所述SDI單元和所述TS流單元連接的LVDS 輸出緩沖單元，以及與所述LVDS輸出緩沖單元連接的并串轉(zhuǎn)換單元和驅(qū)動(dòng)單元；根據(jù)外部的控制信號(hào)通過(guò)所述并串轉(zhuǎn)換單元將SDI信號(hào)和ASI信號(hào)進(jìn)行動(dòng)態(tài)切換。更進(jìn)一步地，所述驅(qū)動(dòng)單元為線纜驅(qū)動(dòng)器。更進(jìn)一步地，所述電氣接口模塊還包括存放控制或狀態(tài)的寄存器。更進(jìn)一步地,所述電氣接口模塊還包括時(shí)鐘單元。更進(jìn)一步地,所述時(shí)鐘單元包括27MHz的時(shí)鐘。更進(jìn)一步地，所述SDI單元包括對(duì)接收到的SDI信號(hào)進(jìn)行錯(cuò)誤校驗(yàn)的插入單元，將數(shù)字音頻嵌入到視頻信號(hào)的行消隱區(qū)域的嵌音頻單元，完成擾碼和NRZ — NRZI編碼變換的加擾單元，將經(jīng)過(guò)編碼的SDI并行數(shù)據(jù)流在字節(jié)時(shí)鐘的控制下并行寫入移位寄存器的復(fù)用單元，以及對(duì)時(shí)鐘動(dòng)態(tài)選擇合適的分頻模式并為當(dāng)前處理的SDI數(shù)據(jù)提供相匹配的字節(jié)速率時(shí)鐘和位速率時(shí)鐘的速率選擇單元。更進(jìn)一步地，所述TS流單元包括完成發(fā)送端插入同步字K28. 5并發(fā)送不同數(shù)據(jù)速率的Mpeg2數(shù)據(jù)的FIFO，以及對(duì)出現(xiàn)的每一個(gè)8Bit字節(jié)產(chǎn)生一個(gè)IOBit的字并使所述IOBit的字通過(guò)以固定輸出比特率工作的8B/10B編碼單元。[0012]本實(shí)用新型的目的還在于提供一種包括上述的電氣接口模塊的視頻設(shè)備。本實(shí)用新型中，電氣接口模塊采用SDI單元接收DVO信號(hào)并轉(zhuǎn)換成SDI信號(hào)，通過(guò)TS流單元接收并行TS流，并根據(jù)外部的控制信號(hào)通過(guò)并串轉(zhuǎn)換單元將SDI信號(hào)和ASI信號(hào)進(jìn)行動(dòng)態(tài)切換；結(jié)構(gòu)簡(jiǎn)單、低成本、低功耗。

圖1是本實(shí)用新型提供的SDI信號(hào)與ASI信號(hào)自動(dòng)切換的電氣接口模塊的原理示意圖；圖2是本實(shí)用新型提供的SDI單元的模塊結(jié)構(gòu)圖；圖3是本實(shí)用新型提供的ASI單元的模塊結(jié)構(gòu)圖。
具體實(shí)施方式
為了使本實(shí)用新型的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，
以下結(jié)合附圖及實(shí)施例，對(duì)本實(shí)用新型進(jìn)行進(jìn)一步詳細(xì)說(shuō)明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本實(shí)用新型，并不用于限定本實(shí)用新型。本實(shí)用新型提供的電氣接口模塊架構(gòu)簡(jiǎn)單，所需芯片少，只需要一個(gè)BNC端口就能分別實(shí)現(xiàn)SDI信號(hào)和ASI信號(hào)的發(fā)送。它能靈活應(yīng)用于數(shù)字演播室、廣播電視制作、數(shù)碼影視制作等多種場(chǎng)合，特別適用接口資源緊張而又需要支持多種速率SDI信號(hào)的視頻設(shè)備。圖1示出了本實(shí)用新型提供的SDI與ASI自動(dòng)切換的電氣接口模塊的原理，為了便于說(shuō)明，僅示出了與本實(shí)用新型相關(guān)的部分。SDI信號(hào)與ASI信號(hào)自動(dòng)切換的電氣接口模塊包括SDI單元1、TS流單元2、LVDS輸出緩沖單元3、并串轉(zhuǎn)換單元4`和驅(qū)動(dòng)單元5 ;其中，SDI單元I接收DVO信號(hào)并轉(zhuǎn)換成SDI信號(hào)的，TS流單元2接收并行TS流的，LVDS輸出緩沖單元3分別與SDI單元I和TS流單元2連接的，與LVDS輸出緩沖單元3連接的并串轉(zhuǎn)換單元4和驅(qū)動(dòng)單元5 ;根據(jù)外部的控制信號(hào)通過(guò)并串轉(zhuǎn)換單元4將SDI信號(hào)和ASI信號(hào)進(jìn)行動(dòng)態(tài)切換。在本實(shí)用新型中，驅(qū)動(dòng)單元5可以為線纜驅(qū)動(dòng)器。SDI單元I與并串轉(zhuǎn)換單元4和驅(qū)動(dòng)單元5實(shí)現(xiàn)從并行DVO信號(hào)和符合AES / EBU格式的I2S數(shù)字音頻信號(hào)到符合SMPTE標(biāo)準(zhǔn)的SDI信號(hào)的轉(zhuǎn)換。TS流單元2與并串轉(zhuǎn)換單元4和驅(qū)動(dòng)單元5實(shí)現(xiàn)從并行的TS流到符合SMPTE標(biāo)準(zhǔn)的DVB-ASI信號(hào)的轉(zhuǎn)換。FPGA通過(guò)對(duì)并串轉(zhuǎn)換單元4和驅(qū)動(dòng)單元5LMH0040的模式選擇來(lái)決定輸出SDI或DVB-ASI。在本實(shí)用新型中，電氣接口模塊還包括存放控制或狀態(tài)的寄存器6 ;以及時(shí)鐘單元7 ο在本實(shí)用新型中，并串轉(zhuǎn)換單元4及驅(qū)動(dòng)單元5由LMH0040實(shí)現(xiàn)，在位時(shí)鐘的控制下串行讀出，完成并串轉(zhuǎn)換；除并串轉(zhuǎn)換及驅(qū)動(dòng)器外均通過(guò)FPGA物理層來(lái)實(shí)現(xiàn)。電氣接口模塊可以分為兩部分，分別實(shí)現(xiàn)多速SDI信號(hào)的發(fā)送和DVB-ASI的發(fā)送，具備發(fā)送端SDI速率動(dòng)態(tài)選擇的能力以及SDI與DVB-ASI的動(dòng)態(tài)切換能力。本設(shè)計(jì)方案所設(shè)計(jì)的發(fā)送器需要實(shí)現(xiàn)標(biāo)準(zhǔn)清晰度以及高清晰度的SDI信號(hào)的發(fā)送，以及ASI信號(hào)的發(fā)送。在SDI和DVB-ASI實(shí)現(xiàn)的過(guò)程中，F(xiàn)PGA (Field — Programmable Gate Array,現(xiàn)場(chǎng)可編程門陣列)中對(duì)信號(hào)的整個(gè)處理過(guò)程用VHDL和Verilog語(yǔ)言編程來(lái)實(shí)現(xiàn)。所用的并串轉(zhuǎn)換及電纜驅(qū)動(dòng)器選用了支持這兩種模式的LMH0040，通過(guò)FPGA來(lái)配置它的工作模式。從而實(shí)現(xiàn)了在同一個(gè)電氣接口實(shí)現(xiàn)多速SDI以及ASI的低成本，低功耗、低輻射的設(shè)計(jì)。在本實(shí)用新型中，如圖2所示，SDI單元I包括插入單元11、嵌音頻單元12、加擾單元13、復(fù)用單元14和速率選擇單元15 ;其中插入單元11可以為TRS/CRC/EDH插入單元，對(duì)接收到的SDI信號(hào)進(jìn)行錯(cuò)誤校驗(yàn)；嵌音頻單元12將符合AES / EBU格式的數(shù)字音頻嵌入到視頻信號(hào)的行消隱區(qū)域，從而實(shí)現(xiàn)視音頻信號(hào)合二為一；加擾單元13完成擾碼和NRZ—NRZI編碼變換；復(fù)用單元14可以為20 5的復(fù)用單元，將經(jīng)過(guò)編碼的SDI并行數(shù)據(jù)流在字節(jié)時(shí)鐘的控制下并行寫入移位寄存器；速率選擇單元15對(duì)TX PLL送出的時(shí)鐘動(dòng)態(tài)選擇合適的分頻模式，為當(dāng)前處理的SDI數(shù)據(jù)提供相符的字節(jié)速率時(shí)鐘和位速率時(shí)鐘。在本實(shí)用新型中，如圖3所示，TS流單元2包括FIF021和8B/10B編碼單元22，F(xiàn)IF021完成發(fā)送端插入同步字K28.5，發(fā)送不同數(shù)據(jù)速率的Mpeg2數(shù)據(jù)，但傳輸速率恒定；8B/10B編碼單元22對(duì)出現(xiàn)的每一個(gè)8bit字節(jié)產(chǎn)生一個(gè)IObit的字并使這些IObit字通過(guò)以固定輸出比特率270Mbps工作的并/串轉(zhuǎn)換。作為本實(shí)用新型的一個(gè)實(shí)施例，時(shí)鐘單元7可以采用27MHz的時(shí)鐘。其中27MHz時(shí)鐘作為系統(tǒng)時(shí)鐘，為FIF0、8B10B編碼和并串轉(zhuǎn)換提供時(shí)鐘源信號(hào)。輸入的并行信號(hào)，連同PSYNC和DVALID信號(hào)，將DATA和CLOCK信號(hào)直接連接到FIFO的輸入端。通過(guò)外部邏輯控制FIFO的讀，從FIFO讀出的數(shù)據(jù)送給8B10B編碼模塊進(jìn)行編碼轉(zhuǎn)換，并以270Mbps的速率輸出串行數(shù)據(jù)。其中，270MHz時(shí)鐘由27MHz系統(tǒng)時(shí)鐘通過(guò)鎖相環(huán)產(chǎn)生。在本實(shí)用新型中，其中SDI的并串轉(zhuǎn)換、TS流的8B10B編碼及并串變換均在LMH0040 中完成。FPGA 與 LMH0040 之間信號(hào)電氣特性為 LVDS(Low-Voltage DifferentialSignaling低壓差分信號(hào))電平，經(jīng)過(guò)LMH0040的并串轉(zhuǎn)換和驅(qū)動(dòng)由BNC頭輸出。FPGA輸出引腳和外部參考時(shí)鐘輸入引腳的電氣接口都采用了 LVDS接口，可以通過(guò)設(shè)置FPGA的管腳屬性來(lái)實(shí)現(xiàn)，使用簡(jiǎn)單方便，可以實(shí)現(xiàn)與LVDS接口的互連.具有非常低的EMI輻射和功耗。本實(shí)用新型公開(kāi)了一種可應(yīng)用于多種場(chǎng)合低成本、低功耗、低輻射和高性能支持2種SD-SDI格式、多種HD-SDI格式視頻數(shù)據(jù)發(fā)送，以及270Mbps的DVB-ASI接口，并完全符合SMPTE抖動(dòng)規(guī)范的設(shè)計(jì)方案。本設(shè)計(jì)采用了基于FPGA的硬件設(shè)計(jì)方案，輔以極少的外設(shè)，具有靈活、高性能、低成本等特點(diǎn)，其主要由串行器/驅(qū)動(dòng)器LMH0040、具有內(nèi)部集成RocketIO 幾個(gè)Gbit的串行傳輸模塊和先進(jìn)SelectIO 的XILINX SPARTAN-3A系列FPGA的XILINXSPARTAN-3A系列和視頻時(shí)鐘發(fā)生器LMK03000C等電路構(gòu)成。本實(shí)用新型電路簡(jiǎn)單，工作穩(wěn)定可靠，便于調(diào)試和維護(hù)。本實(shí)用新型提供的電氣接口模塊的設(shè)計(jì)主要采用了基于FPGA的硬件設(shè)計(jì)方案，輔以極少的外設(shè)，具有靈活、高性能、低成本等特點(diǎn)，其主要由自適應(yīng)均衡/驅(qū)動(dòng)器LMH0040、XILINX SPARTAN-3A系列FPGA和視頻時(shí)鐘發(fā)生器LMK03000C等電路構(gòu)成。作為SDI和DVB-ASI的驅(qū)動(dòng)器基本電氣接口連接著同軸電纜的BNC端口，它們?cè)谝酝慕鉀Q方案中總是分開(kāi)用作固定的輸出，而單芯片的LMH0040卻能靈活地實(shí)現(xiàn)兩者的功能。這款芯片可以支持速度達(dá)270Mbps的DVB-ASI接口，也可支持標(biāo)準(zhǔn)清晰度/高清晰度數(shù)據(jù)傳輸速度所需的串行數(shù)字接口(SDI)。該芯片采用小巧的48引腳LLP封裝，體積比市場(chǎng)上其他高清晰度芯片產(chǎn)品小60%。XILINX SPARTAN-3A系列FPGA能完整地針對(duì)SDI物理層、DVB-ASI物理層提供一個(gè)低成本、低功耗和靈活的開(kāi)發(fā)平臺(tái)。XILINXSPARTAN-3A具有豐富的差分對(duì)和多個(gè)數(shù)字時(shí)鐘管理器(DCM)，每對(duì)差分IO支持高達(dá)640Mbit / s的數(shù)據(jù)傳輸。在本實(shí)用新型中，F(xiàn)PGA中SDI單元輸出和TS流單元輸出通過(guò)共同的LVDS緩沖輸出到LMH0040，通過(guò)外部CPU配置FPGA啟動(dòng)SDI還是ASI模塊。FPGA通過(guò)DVB-ASI控制腳傳遞信號(hào)給LMH0040，當(dāng)DVB-ASI為低時(shí)LMH0040工作在SDI模式下，當(dāng)DVB-ASI為高時(shí)LMH0040工作在DVB-ASI模式下。當(dāng)輸出SDI信號(hào)時(shí)，F(xiàn)PGA輸出I位時(shí)鐘(TXCLK)和5位數(shù)據(jù)(TX0-TX4)，該接口為DDR信號(hào)，在時(shí)鐘的上升沿和下降沿都對(duì)數(shù)據(jù)進(jìn)行采樣，LMH0040讀入數(shù)據(jù)將直接由內(nèi)部的并串轉(zhuǎn)換器串化輸出，輸出數(shù)據(jù)的速率為2*TXCLK freq*5bps，針對(duì)1080i節(jié)目，輸出數(shù)據(jù)速率為1. 485Gbps，其它速率的SDI輸出如標(biāo)清，輸出數(shù)據(jù)速率為270Mbps。當(dāng)輸出ASI信號(hào)時(shí)，TXCLK仍然作為隨路時(shí)鐘輸出，TXO作為TS流數(shù)據(jù)的有效位，TX1-TX4在時(shí)鐘的上升沿作為TS流數(shù)據(jù)的高4位輸出，在時(shí)鐘的下降沿作為TS流數(shù)據(jù)的低4位輸出，LMH0040讀入的8位字將由其內(nèi)部的8B/10B編碼器轉(zhuǎn)化成10位字，然后串化輸出針對(duì)20Mbps的ASI接口，輸出數(shù)據(jù)速率為2*TXCLK_freq*4*5/4=270Mbps，其中TXCLK_freq=27MHz0采用LMH0040內(nèi)部集成的TXCLK鎖相電路凈化了時(shí)鐘，提高了噪聲性能，從而在同一電氣接口動(dòng)態(tài)實(shí)現(xiàn)多速SDI信號(hào)的發(fā)送和DVB-ASI的發(fā)送 本實(shí)用新型提供的電氣接口 |旲塊在電路布板時(shí)考慮到所使用的聞速FPGA和LMH0040之間的信號(hào)采用的是LVDS信號(hào)，所以布板時(shí)需要注意以下幾點(diǎn)基于成本的考慮選擇四層板布板；差分對(duì)線間距小于或等于線寬；走短線、直線，減少布線中的過(guò)孔數(shù)；必須注意要有良好的參考平面，對(duì)不同差分線之間的間距要求間隔不能太小，至少應(yīng)大于3 5倍差分線間距，必要時(shí)在不同差分線對(duì)之間加地孔隔離以防止相互問(wèn)的串?dāng)_；因?yàn)檫x用了四層板布線，則很有可能LVDS和TTL使用同一層走線，那么LVDS和TTL的距離應(yīng)該足夠遠(yuǎn)，至少應(yīng)大于3 5倍差分線間距；LVDS差分信號(hào)不可以跨平面分割，因?yàn)榭绶指畈糠值膫鬏斁€會(huì)因?yàn)槿鄙賲⒖计矫娑鴮?dǎo)致阻抗的不連續(xù)；接收端的匹配電阻到接收管腳的距離要盡量靠近，由于LMH0040具有內(nèi)置的匹配電阻100Ω，所以在外部電路上可省去此項(xiàng)；信號(hào)阻抗為100 Ω ;走線的阻抗通?？刂圃?00 Ω。 本實(shí)用新型實(shí)施例還在于提供一種包括上述SDI信號(hào)與ASI信號(hào)自動(dòng)切換的電氣接口模塊的視頻設(shè)備。本實(shí)用新型中，電氣接口模塊采用SDI單元接收DVO信號(hào)并轉(zhuǎn)換成SDI信號(hào)，通過(guò)TS流單元接收并行TS流，并根據(jù)外部的控制信號(hào)通過(guò)并串轉(zhuǎn)換單元將SDI信號(hào)和ASI信號(hào)進(jìn)行動(dòng)態(tài)切換；結(jié)構(gòu)簡(jiǎn)單、低成本、低功耗。以上所述僅為本實(shí)用新型的較佳實(shí)施例而已，并不用以限制本實(shí)用新型，凡在本實(shí)用新型的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本實(shí)用新型的保護(hù)范圍之內(nèi)。
權(quán)利要求1.一種SDI與ASI自動(dòng)切換的電氣接口模塊，其特征在于，包括 用于接收DVO信號(hào)并轉(zhuǎn)換成SDI信號(hào)的SDI單元， 用于接收并行TS流的TS流單元， 分別與所述SDI單元和所述TS流單元連接的LVDS輸出緩沖單元，以及與所述LVDS輸出緩沖單元連接的并串轉(zhuǎn)換單元和驅(qū)動(dòng)單元；根據(jù)外部的控制信號(hào)通過(guò)所述并串轉(zhuǎn)換單元將SDI信號(hào)和ASI信號(hào)進(jìn)行動(dòng)態(tài)切換。
2.如權(quán)利要求1所述的電氣接口模塊，其特征在于，所述驅(qū)動(dòng)單元為線纜驅(qū)動(dòng)器。
3.如權(quán)利要求1所述的電氣接口模塊，其特征在于，所述電氣接口模塊還包括用于存放控制或狀態(tài)的寄存器。
4.如權(quán)利要求1所述的電氣接口模塊，其特征在于，所述電氣接口模塊還包括時(shí)鐘單J Li o
5.如權(quán)利要求4所述的電氣接口模塊，其特征在于，所述時(shí)鐘單元包括27MHz的時(shí)鐘。
6.如權(quán)利要求1所述的電氣接口模塊，其特征在于，所述SDI單元包括 用于對(duì)接收到的SDI信號(hào)進(jìn)行錯(cuò)誤校驗(yàn)的插入單元， 用于將數(shù)字音頻嵌入到視頻信號(hào)的行消隱區(qū)域的嵌音頻單元， 用于完成擾碼和NRZ-NRZI編碼變換的加擾單元， 用于將經(jīng)過(guò)編碼的SDI并行數(shù)據(jù)流在字節(jié)時(shí)鐘的控制下并行寫入移位寄存器的復(fù)用單元，以及 用于對(duì)時(shí)鐘動(dòng)態(tài)選擇合適的分頻模式并為當(dāng)前處理的SDI數(shù)據(jù)提供相匹配的字節(jié)速率時(shí)鐘和位速率時(shí)鐘的速率選擇單元。
7.如權(quán)利要求1所述的電氣接口模塊，其特征在于，所述TS流單元包括 用于完成發(fā)送端插入同步字K28. 5并發(fā)送不同數(shù)據(jù)速率的Mpeg2數(shù)據(jù)的FIFO，以及用于對(duì)出現(xiàn)的每一個(gè)8Bit字節(jié)產(chǎn)生一個(gè)IOBit的字并使所述IOBit的字通過(guò)以固定輸出比特率工作的8B/10B編碼單元。
8.一種視頻設(shè)備，包括電氣接口模塊，其特征在于，所述電氣接口模塊為權(quán)利要求1-7任一項(xiàng)所述的電氣接口模塊。
專利摘要本實(shí)用新型適用于串行接口領(lǐng)域，提供了一種SDI與ASI自動(dòng)切換的電氣接口模塊及視頻設(shè)備；該電氣接口模塊包括接收DVO信號(hào)并轉(zhuǎn)換成SDI信號(hào)的SDI單元，接收并行TS流的TS流單元，分別與SDI單元和TS流單元連接的LVDS輸出緩沖單元，以及與LVDS輸出緩沖單元連接的并串轉(zhuǎn)換單元和驅(qū)動(dòng)單元；根據(jù)外部的控制信號(hào)通過(guò)并串轉(zhuǎn)換單元將SDI信號(hào)和ASI信號(hào)進(jìn)行動(dòng)態(tài)切換。本實(shí)用新型中，電氣接口模塊采用SDI單元接收DVO信號(hào)并轉(zhuǎn)換成SDI信號(hào)，通過(guò)TS流單元接收并行TS流，并根據(jù)外部的控制信號(hào)通過(guò)并串轉(zhuǎn)換單元將SDI信號(hào)和ASI信號(hào)進(jìn)行動(dòng)態(tài)切換；結(jié)構(gòu)簡(jiǎn)單、低成本、低功耗。
文檔編號(hào)H04N5/765GK202889508SQ201220244000
公開(kāi)日2013年4月17日 申請(qǐng)日期2012年5月28日 優(yōu)先權(quán)日2012年5月28日
發(fā)明者李愛(ài)琴, 郝文婷, 吳凱 申請(qǐng)人:四川九州電子科技股份有限公司