專利名稱：基于epon的實(shí)時(shí)工業(yè)以太網(wǎng)硬件系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及工業(yè)以太網(wǎng)硬件系統(tǒng)，尤其是一種實(shí)時(shí)工業(yè)以太網(wǎng)硬件系統(tǒng)。
背景技術(shù)：
長期以來工業(yè)控制領(lǐng)域內(nèi)現(xiàn)場總線技術(shù)難以形成統(tǒng)一的標(biāo)準(zhǔn)，互通與互操作問題難以解決，因而以太網(wǎng)進(jìn)入工業(yè)控制領(lǐng)域。而且隨著工業(yè)以太網(wǎng)的迅速發(fā)展，寬帶工業(yè)級(jí)網(wǎng)絡(luò)系統(tǒng)可以集成數(shù)據(jù)采集、數(shù)據(jù)交換、實(shí)時(shí)閉環(huán)控制、視頻監(jiān)控、信息管理，甚至企業(yè)內(nèi)部網(wǎng)互聯(lián)，實(shí)現(xiàn)多網(wǎng)合一。為實(shí)現(xiàn)這些功能，要求相應(yīng)的網(wǎng)絡(luò)系統(tǒng)不僅帶寬大，而且要有一定的實(shí)時(shí)性。傳統(tǒng)的以集線器(HUB)構(gòu)網(wǎng)的工業(yè)網(wǎng)絡(luò)系統(tǒng)采用載波監(jiān)聽多路訪問/沖突檢測(Carrier Sense Multiple Access/Collision Detect, CSMA/CD)通信機(jī)制，系統(tǒng)在網(wǎng)絡(luò)輕負(fù)載的時(shí)候沖突很少發(fā)生，但在重載的情況下表現(xiàn)不穩(wěn)定，數(shù)據(jù)包傳送有時(shí)延遲很大，甚至導(dǎo)致數(shù)據(jù)包的丟失，而且大多數(shù)工業(yè)現(xiàn)場環(huán)境苛刻噪聲、電磁干擾等容易產(chǎn)生誤碼，從而危 及到整個(gè)控制系統(tǒng)的安全，因而并不適合工業(yè)實(shí)時(shí)反饋控制的應(yīng)用。實(shí)時(shí)以太網(wǎng)技術(shù)通過增加帶寬，并盡量使網(wǎng)絡(luò)工作在輕負(fù)載下來提高網(wǎng)絡(luò)的實(shí)時(shí)性。但隨著工業(yè)控制網(wǎng)絡(luò)的發(fā)展，其無論在帶寬、實(shí)時(shí)性還是抗噪聲干擾等復(fù)雜環(huán)境都提出了更高的要求，因此已經(jīng)無法滿足工業(yè)控制的要求。
發(fā)明內(nèi)容為了克服已有實(shí)時(shí)工業(yè)以太網(wǎng)硬件系統(tǒng)的帶寬受限、實(shí)時(shí)性較差、抗干擾能力較弱的不足，本實(shí)用新型提供一種具有更高帶寬、實(shí)時(shí)性良好、抗干擾能力較強(qiáng)的基于EPON(Ethernet Passive Optical Network)的實(shí)時(shí)工業(yè)以太網(wǎng)硬件系統(tǒng)。本實(shí)用新型解決其技術(shù)問題所采用的技術(shù)方案是一種基于EPON的實(shí)時(shí)工業(yè)以太網(wǎng)硬件系統(tǒng)，所述實(shí)時(shí)工業(yè)以太網(wǎng)硬件系統(tǒng)包括中心節(jié)點(diǎn)(Optical Line Terminal, 0LT)和接入節(jié)點(diǎn)(Optical Network Unit’ONU),所述中心節(jié)點(diǎn)通過光纖與所述接入節(jié)點(diǎn)連接；其中，所述中心節(jié)點(diǎn)包括主控模塊、第一 ARM模塊、第一電源模塊、第一同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器(Synchronous Dynamic Random Access Memory, SDRAM)模塊、高速串并轉(zhuǎn)換模塊、第一光纖收發(fā)模塊和千兆以太網(wǎng)模塊，所述主控模塊分別與千兆以太網(wǎng)模塊、第一 SDRAM模塊和第一 ARM模塊連接，所述第一電源模塊均與所述主控模塊、第一 SDRAM模塊和高速串并轉(zhuǎn)換模塊連接，所述第一 SDRAM模塊與所述高速串并轉(zhuǎn)換模塊連接，所述高速串并轉(zhuǎn)換模塊與第一光纖收發(fā)模塊連接；所述接入節(jié)點(diǎn)包括控制器、第二 ARM模塊、第二電源模塊、第二 SDRAM模塊、串并轉(zhuǎn)換模塊、第二光纖收發(fā)模塊和十兆/百兆以太網(wǎng)模塊，所述控制器分別與十兆/百兆以太網(wǎng)模塊、第二 SDRAM模塊和第二 ARM模塊連接，所述第二電源模塊均與所述控制器、第二 SDRAM模塊和串并轉(zhuǎn)換模塊連接，所述第二 SDRAM模塊與所述串并轉(zhuǎn)換模塊連接，所述串并轉(zhuǎn)換模塊與第二光纖收發(fā)模塊連接。[0009]進(jìn)一步，所述中心節(jié)點(diǎn)還包括第一輔助模塊、第一串行外圍設(shè)備接口(SerialPeripheral Interface, SPI)總線模塊、第一 RS232串口模塊和第一 JTAG模塊；所述主控模塊與所述第一輔助模塊、第一 JTAG模塊連接，所述第一 ARM模塊與所述第一 SPI總線模塊、第一 RS232串口模塊連接。更進(jìn)一步，所述接入節(jié)點(diǎn)還包括第二輔助模塊、第二 SPI總線模塊、第二 RS232串口模塊和第二 JTAG模塊；所述控制器與所述第二輔助模塊、第二 JTAG模塊連接，所述第二ARM模塊與所述第二 SPI總線模塊、第二 RS232串口模塊連接。優(yōu)選的，所述主控模塊和控制器均為現(xiàn)場可編程門陣列(Field — ProgrammableGate Array, FPGA)。本實(shí)用新型的技術(shù)構(gòu)思為無源光以太網(wǎng)(Ethernet Passive Optical Network,EPON)采用點(diǎn)對多點(diǎn)的網(wǎng)絡(luò)結(jié)構(gòu)，在物理層采用具有傳輸頻帶寬、傳輸容量大、抗電磁干擾能力強(qiáng)、保密性好、價(jià)格低廉、環(huán)保等特點(diǎn)的光纖連接，而且具有中繼器完全無源的優(yōu)勢，并且與以太網(wǎng)技術(shù)融合在一起。這種技術(shù)可以提供靈活的帶寬需求，同時(shí)組網(wǎng)簡單、可靠、高 性價(jià)比。因此，從以太網(wǎng)無源光網(wǎng)絡(luò)(EPON)的角度出發(fā)，借鑒其先進(jìn)的技術(shù)和多點(diǎn)控制的先天性優(yōu)勢，將其應(yīng)用于工業(yè)控制網(wǎng)絡(luò)，不但完全的吸收了光纖通信的優(yōu)勢，而且在網(wǎng)絡(luò)的傳輸帶寬、實(shí)時(shí)性上亦得到了革命性的提高，使工業(yè)控制網(wǎng)絡(luò)再上一個(gè)臺(tái)階，應(yīng)用于更加復(fù)雜的高精度運(yùn)動(dòng)控制場合。本實(shí)用新型的有益效果主要表現(xiàn)在將EPON應(yīng)用于工業(yè)通信中替代工業(yè)現(xiàn)場中的實(shí)時(shí)以太網(wǎng)，使其具有更高的實(shí)時(shí)性、帶寬和抗干擾性。對經(jīng)典的帶寬分配算法進(jìn)行改進(jìn)，并從MAC層著手，優(yōu)化MAC協(xié)議，確保網(wǎng)絡(luò)通信的實(shí)時(shí)性。

圖I為本實(shí)用新型的OLT結(jié)構(gòu)示意圖；圖2為本實(shí)用新型的ONU結(jié)構(gòu)示意圖；圖3為本實(shí)用新型的連接示意圖。
具體實(shí)施方式
以下結(jié)合附圖對本實(shí)用新型作進(jìn)一步描述。參照圖I 圖3，一種基于EPON的實(shí)時(shí)工業(yè)以太網(wǎng)硬件系統(tǒng)，所述實(shí)時(shí)工業(yè)以太網(wǎng)硬件系統(tǒng)包括中心節(jié)點(diǎn)和接入節(jié)點(diǎn)，所述中心節(jié)點(diǎn)通過光纖與所述接入節(jié)點(diǎn)連接；其中，所述中心節(jié)點(diǎn)包括主控模塊、第一 ARM模塊、第一電源模塊、第一 SDRAM模塊、高速串并轉(zhuǎn)換模塊、第一光纖收發(fā)模塊和千兆以太網(wǎng)模塊，所述主控模塊分別與千兆以太網(wǎng)模塊、第一 SDRAM模塊和第一 ARM模塊連接，所述第一電源模塊均與所述主控模塊、第一 SDRAM模塊和高速串并轉(zhuǎn)換模塊連接，所述第一 SDRAM模塊與所述高速串并轉(zhuǎn)換模塊連接，所述高速串并轉(zhuǎn)換模塊與第一光纖收發(fā)模塊連接；所述接入節(jié)點(diǎn)包括控制器、第二 ARM模塊、第二電源模塊、第二 SDRAM模塊、串并轉(zhuǎn)換模塊、第二光纖收發(fā)模塊和十兆/百兆以太網(wǎng)模塊，所述控制器分別與十兆/百兆以太網(wǎng)模塊、第二 SDRAM模塊和第二 ARM模塊連接，所述第二電源模塊均與所述控制器、第二 SDRAM模塊和串并轉(zhuǎn)換模塊連接，所述第二 SDRAM模塊與所述串并轉(zhuǎn)換模塊連接，所述串并轉(zhuǎn)換模塊與第二光纖收發(fā)模塊連接。進(jìn)一步，所述中心節(jié)點(diǎn)還包括第一輔助模塊、第一 SPI總線模塊、第一 RS232串口模塊和第一 JTAG模塊；所述主控模塊與所述第一輔助模塊、第一 JTAG模塊連接，所述第一ARM模塊與所述第一 SPI總線模塊、第一 RS232串口模塊連接。更進(jìn)一步，所述接入節(jié)點(diǎn)還包括第二輔助模塊、第二 SPI總線模塊、第二 RS232串口模塊和第二 JTAG模塊；所述控制器與所述第二輔助模塊、第二 JTAG模塊連接，所述第二ARM模塊與所述第二 SPI總線模塊、第二 RS232串口模塊連接。優(yōu)選的，所述主控模塊和控制器均為FPGA。本實(shí)施例的實(shí)時(shí)工業(yè)以太網(wǎng)硬件系統(tǒng)由光線路終端(OLT)和光節(jié)點(diǎn)(ONU)構(gòu)成。OLT各功能部分的作用 I、主控模塊FPGA :作為核心控制模塊主要完成高速串并轉(zhuǎn)換模塊的驅(qū)動(dòng)和控制光纖收發(fā)模塊，使其能夠協(xié)調(diào)完成數(shù)據(jù)的收發(fā)，并且通過千兆以太網(wǎng)接口與上聯(lián)模塊通信完成數(shù)據(jù)的傳輸。其中所有的功能采用用Verilog HDL語言實(shí)現(xiàn)。2、第一 ARM模塊主要作用是協(xié)助FPGA完成相應(yīng)的協(xié)議的轉(zhuǎn)換。3、第一電源模塊為各個(gè)芯片提供所需的正常工作電壓。4、第一 SDRAM :數(shù)據(jù)交換緩沖芯片。5、高速串并轉(zhuǎn)換模塊將光纖收發(fā)器端的數(shù)據(jù)和FPGA端的數(shù)據(jù)進(jìn)行串并轉(zhuǎn)換滿足其收發(fā)處理的需要。6、第一光纖收發(fā)模塊負(fù)責(zé)光電信號(hào)的轉(zhuǎn)換與光信號(hào)的傳輸。7、第一輔助模塊主要包括觸發(fā)開關(guān)和LED燈，主要是完成特定信號(hào)的觸發(fā)和指示以便我們查看OLT是否工作正常。8、第一 SPI總線模塊主要完成程序的初始化和調(diào)試功能。9、第一 RS232串口模塊負(fù)責(zé)串口信號(hào)的發(fā)送和接收，主要是設(shè)備的低級(jí)配置和管理。10、千兆以太網(wǎng)模塊采用千兆以太網(wǎng)控制芯片和RJ-45接口相連，主要接收上層現(xiàn)場的數(shù)據(jù)傳送給FPGA，并且將FPGA送過來的信號(hào)編碼后發(fā)送出去。11、第一 JTAG =FPGA的程序下載接口OLT各功能部分的作用I、控制器FPGA :主要完成高速串并轉(zhuǎn)換模塊的驅(qū)動(dòng)和控制光纖收發(fā)模塊，使其能夠協(xié)調(diào)完成數(shù)據(jù)的收發(fā)，并且通過DM9000以太網(wǎng)芯片與控制計(jì)算機(jī)進(jìn)行通信。2、第二 ARM模塊作為FPGA的協(xié)處理器完成相應(yīng)的協(xié)議的轉(zhuǎn)換。3、第二電源模塊為各個(gè)芯片提供所需的正常工作電壓。4、第二 SDRAM :數(shù)據(jù)交換緩沖芯片。5、串并轉(zhuǎn)換模塊將光纖收發(fā)器端的數(shù)據(jù)和FPGA端的數(shù)據(jù)進(jìn)行串并轉(zhuǎn)換滿足其收發(fā)處理的需要。6、第二光纖收發(fā)模塊負(fù)責(zé)光電信號(hào)的轉(zhuǎn)換與光信號(hào)的傳輸，將從OLT端接受的數(shù)據(jù)接收到下來同時(shí)將控制端的數(shù)據(jù)發(fā)送到0LT。7、第二輔助模塊主要包括觸發(fā)開關(guān)和LED燈，主要是完成特定信號(hào)的觸發(fā)和指示以便我們查看OLT是否工作正常。[0045]8、第二 SPI總線模塊主要完成程序的初始化和調(diào)試功能。9、第二 RS232串口模塊負(fù)責(zé)串口信號(hào)的發(fā)送和接收，主要是設(shè)備的低級(jí)配置和管理。10、十兆/百兆以太網(wǎng)模塊10M/100M以太網(wǎng)控制芯片，與RJ-45接口相連，主要將FPGA送過來的數(shù)據(jù)發(fā)送給控制計(jì)算機(jī)和將控制計(jì)算機(jī)送過來的信號(hào)編碼后發(fā)送給FPGA。11、第二 JTAG =FPGA的程序下載接口。以上所述，僅是本實(shí)用新型的較佳實(shí)施例而已，并不對本實(shí)用新型做形式上的限制，凡是依據(jù)本實(shí)用新型對以上實(shí)例所做的簡單修改、等同變化與修飾，均仍屬本實(shí)用新型技術(shù)方案的范圍內(nèi)。
權(quán)利要求1.一種基于EPON的實(shí)時(shí)工業(yè)以太網(wǎng)硬件系統(tǒng)，其特征在于所述實(shí)時(shí)工業(yè)以太網(wǎng)硬件系統(tǒng)包括中心節(jié)點(diǎn)和接入節(jié)點(diǎn)，所述中心節(jié)點(diǎn)通過光纖與所述接入節(jié)點(diǎn)連接；其中， 所述中心節(jié)點(diǎn)包括主控模塊、第一 ARM模塊、第一電源模塊、第一 SDRAM模塊、高速串并轉(zhuǎn)換模塊、第一光纖收發(fā)模塊和千兆以太網(wǎng)模塊，所述主控模塊分別與千兆以太網(wǎng)模塊、第一 SDRAM模塊和第一 ARM模塊連接，所述第一電源模塊均與所述主控模塊、第一 SDRAM模塊和高速串并轉(zhuǎn)換模塊連接，所述第一 SDRAM模塊與所述高速串并轉(zhuǎn)換模塊連接，所述高速串并轉(zhuǎn)換模塊與第一光纖收發(fā)模塊連接； 所述接入節(jié)點(diǎn)包括控制器、第二 ARM模塊、第二電源模塊、第二 SDRAM模塊、串并轉(zhuǎn)換模塊、第二光纖收發(fā)模塊和十兆/百兆以太網(wǎng)模塊，所述控制器分別與十兆/百兆以太網(wǎng)模塊、第二 SDRAM模塊和第二 ARM模塊連接，所述第二電源模塊均與所述控制器、第二 SDRAM模塊和串并轉(zhuǎn)換模塊連接，所述第二 SDRAM模塊與所述串并轉(zhuǎn)換模塊連接，所述串并轉(zhuǎn)換模塊與第二光纖收發(fā)模塊連接。
2.如權(quán)利要求I所述的基于EPON的實(shí)時(shí)工業(yè)以太網(wǎng)硬件系統(tǒng)，其特征在于所述中心節(jié)點(diǎn)還包括第一輔助模塊、第一 SPI總線模塊、第一 RS232串口模塊和第一 JTAG模塊；所述主控模塊與所述第一輔助模塊、第一 JTAG模塊連接，所述第一 ARM模塊與所述第一 SPI總線模塊、第一 RS232串口模塊連接。
3.如權(quán)利要求I或2所述的基于EPON的實(shí)時(shí)工業(yè)以太網(wǎng)硬件系統(tǒng)，其特征在于所述接入節(jié)點(diǎn)還包括第二輔助模塊、第二 SPI總線模塊、第二 RS232串口模塊和第二 JTAG模塊；所述控制器與所述第二輔助模塊、第二 JTAG模塊連接，所述第二 ARM模塊與所述第二 SPI總線模塊、第二 RS232串口模塊連接。
4.如權(quán)利要求I或2所述的基于EPON的實(shí)時(shí)工業(yè)以太網(wǎng)硬件系統(tǒng)，其特征在于所述主控模塊和控制器均為FPGA。
專利摘要一種基于EPON的實(shí)時(shí)工業(yè)以太網(wǎng)硬件系統(tǒng)，包括中心節(jié)點(diǎn)和接入節(jié)點(diǎn)，中心節(jié)點(diǎn)通過光纖與接入節(jié)點(diǎn)連接；中心節(jié)點(diǎn)中，主控模塊分別與千兆以太網(wǎng)模塊、第一SDRAM模塊和第一ARM模塊連接，第一電源模塊均與主控模塊、第一SDRAM模塊和高速串并轉(zhuǎn)換模塊連接，第一SDRAM模塊與高速串并轉(zhuǎn)換模塊連接，高速串并轉(zhuǎn)換模塊與第一光纖收發(fā)模塊連接；接入節(jié)點(diǎn)中，控制器分別與十兆/百兆以太網(wǎng)模塊、第二SDRAM模塊和第二ARM模塊連接，第二電源模塊均與控制器、第二SDRAM模塊和串并轉(zhuǎn)換模塊連接，第二SDRAM模塊與串并轉(zhuǎn)換模塊連接，串并轉(zhuǎn)換模塊與第二光纖收發(fā)模塊連接。本實(shí)用新型具有更高帶寬、實(shí)時(shí)性良好、抗干擾能力較強(qiáng)。
文檔編號(hào)H04L12/28GK202713341SQ201220336509
公開日2013年1月30日 申請日期2012年7月12日 優(yōu)先權(quán)日2012年7月12日
發(fā)明者金燕, 何海力, 劉彥敏 申請人:浙江工業(yè)大學(xué)