專利名稱：一種千兆萬兆以太復(fù)合網(wǎng)卡的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種高性能網(wǎng)卡，具體涉及一種千兆萬兆以太復(fù)合網(wǎng)卡。
背景技術(shù)：
在目前的市場上，萬兆網(wǎng)卡的實(shí)現(xiàn)方式一般有專用ASIC、NP處理器、FPGA幾種方式。用ASIC實(shí)現(xiàn)的方案線速最高但是功能很單一也不能靈活改變功能；用FPGA方案設(shè)計(jì)非常靈活但是成本高性能較差；用NP的實(shí)現(xiàn)方案雖然功能強(qiáng)大但是成本很高，而且由于其特殊的架構(gòu)編程十分困難。針對上述問題，本實(shí)用新型提供一種用眾核處理器實(shí)現(xiàn)網(wǎng)卡的方式，達(dá)到性能、功·耗、成本的平衡。

實(shí)用新型內(nèi)容本實(shí)用新型提供的一種千兆萬兆以太復(fù)合網(wǎng)卡，包括CPU控制模塊、光模塊、串并轉(zhuǎn)換模塊、收發(fā)器模塊、固件存儲(chǔ)器模塊、PCIE橋接芯片模塊、內(nèi)存模塊、參數(shù)存儲(chǔ)器模塊、算法存儲(chǔ)器模塊、RS232接口芯片模塊和兩個(gè)PCIE X 4下行端口；所述CPU控制模塊為眾核處理器，連接所述串并轉(zhuǎn)換模塊、收發(fā)器模塊、固件存儲(chǔ)器模塊、算法存儲(chǔ)器模塊、參數(shù)存儲(chǔ)器模塊、PCIE橋接芯片模塊、內(nèi)存模塊和RS232接口芯片豐吳塊；所述固件存儲(chǔ)器模塊存儲(chǔ)操作系統(tǒng)；所述算法存儲(chǔ)器模塊存儲(chǔ)網(wǎng)卡需要實(shí)現(xiàn)功能的算法程序；所述參數(shù)存儲(chǔ)器模塊存儲(chǔ)CPU控制模塊和收發(fā)器模塊的配置參數(shù)；所述SFP模塊包括兩個(gè)SFP接口和兩個(gè)SFP+接口，所述兩個(gè)SFP+接口通過所述串并轉(zhuǎn)換模塊與所述CPU控制模塊連接，所述兩個(gè)SFP接口通過所述收發(fā)器模塊與所述CPU控制模塊連接；所述兩個(gè)PCIE X 4下行端口通過所述PCIE橋接芯片模塊連接所述CPU控制模塊。本實(shí)用新型提供的第一優(yōu)選實(shí)施例中所述SFP接口連接千兆以太網(wǎng)；所述SFP+接口連接萬兆以太網(wǎng)；所述SFP+接口傳來的XFI接口信號(hào)通過所述串并轉(zhuǎn)換器模塊轉(zhuǎn)成XAUI接口信號(hào)送入所述CPU處理模塊處理；所述SFP接口傳來的SFI接口信號(hào)通過收發(fā)器模塊轉(zhuǎn)成RGMII接口信號(hào)送入所述CPU處理模塊處理。本實(shí)用新型提供的第二優(yōu)選實(shí)施例中所述內(nèi)存模塊為操作系統(tǒng)內(nèi)存和系統(tǒng)大容量緩存；所述CPU控制模塊通過四個(gè)獨(dú)立的DDR2通道控制所述內(nèi)存模塊，所述每個(gè)DDR2通道連接一個(gè)SODM的插槽，最大支持容量為16GB。本實(shí)用新型提供的第三優(yōu)選實(shí)施例中所述PCIE橋接芯片采用獨(dú)立于所述CPU處理模塊工作的PLX8617芯片，當(dāng)系統(tǒng)上電后，所述PCIE橋接芯片模塊自動(dòng)跟主機(jī)端協(xié)商一個(gè)PCIE X 8的上行端口，然后跟CPU處理模塊協(xié)商兩個(gè)PCIE X 4的下行端口，所述CPU處理模塊輪流通過所述兩個(gè)PCIE X 4下行端口發(fā)送數(shù)據(jù)給主機(jī)。[0013]本實(shí)用新型提供的第四優(yōu)選實(shí)施例中所述CPU控制模塊采用TLRx6480。本實(shí)用新型提供的第五優(yōu)選實(shí)施例中，所述串并轉(zhuǎn)換器模塊采用VSC8488芯片。本實(shí)用新型提供的第六優(yōu)選實(shí)施例中所述收發(fā)器模塊采用BCM5482S芯片。。本實(shí)用新型提供的第七優(yōu)選實(shí)施例中所述固件存儲(chǔ)器模塊采用SST85LD1002U
-H-* I I
心/T O本實(shí)用新型提供的第八優(yōu)選實(shí)施例中所述算法存儲(chǔ)器模塊采用S25FL128?！け緦?shí)用新型提供的第九優(yōu)選實(shí)施例中所述參數(shù)存儲(chǔ)器模塊采用AT24C512芯片。本實(shí)用新型提供的一種千兆萬兆以太復(fù)合網(wǎng)卡及其實(shí)現(xiàn)方法的有益效果包括I、采用眾核處理器TLRx6480作為網(wǎng)卡的CPU處理模塊，設(shè)計(jì)靈活且編程過程簡單，滿足高性能和低功耗成本的要求。2、使用四合一的光模塊盒子，萬兆以太網(wǎng)采用SFP+接口，千兆以太網(wǎng)采用SFP接口，SFP+接口傳來的數(shù)據(jù)經(jīng)過串并轉(zhuǎn)換器芯片VSC8488送入CPU處理模塊處理，SFP接口傳來的數(shù)據(jù)經(jīng)過收發(fā)器芯片BCM5482S送入CPU處理模塊處理，實(shí)現(xiàn)千兆網(wǎng)卡和萬兆網(wǎng)卡的集
入
口 ο3、系統(tǒng)擁有四個(gè)獨(dú)立的DDR2通道連接四個(gè)SOD頂插槽，最大支持容量可為16GB，
為系統(tǒng)提供大容量緩存和操作系統(tǒng)內(nèi)存。4、參數(shù)存儲(chǔ)器采用一片IIC ROM芯片AT24C512，存儲(chǔ)物理層器件VSC8488和BMC5482S的配置參數(shù)，不用分別配備單獨(dú)的參數(shù)存儲(chǔ)器。5、通過PCIE橋接PLX8617芯片將兩個(gè)PCIE X 4接口合并成一個(gè)X 8接口，提高系統(tǒng)的帶寬。

圖I為本實(shí)用新型提供的一種千兆萬兆以太復(fù)合網(wǎng)卡的結(jié)構(gòu)原理圖；圖2為本實(shí)用新型提供的一種千兆萬兆以太復(fù)合網(wǎng)卡的實(shí)施例一的電路圖；圖3為本實(shí)用新型提供的一種千兆萬兆以太復(fù)合網(wǎng)卡的實(shí)現(xiàn)方法流程圖。
具體實(shí)施方式
本實(shí)用新型提供的一種千兆萬兆以太復(fù)合網(wǎng)卡如圖I所示，由圖I可知，該以太復(fù)合網(wǎng)卡包括CPU控制模塊、光模塊、串并轉(zhuǎn)換模塊、收發(fā)器模塊、固件存儲(chǔ)器模塊、PCIE橋接芯片模塊、內(nèi)存模塊、參數(shù)存儲(chǔ)器模塊、算法存儲(chǔ)器模塊、RS232接口芯片模塊和兩個(gè)PCIEX 4下行端口，其中，CPU控制模塊為眾核處理器，眾核處理器為大于32個(gè)核心的并行處理器，該CPU控制模塊連接串并轉(zhuǎn)換模塊、收發(fā)器模塊、固件存儲(chǔ)器模塊、算法存儲(chǔ)器模塊、參數(shù)存儲(chǔ)器模塊、PCIE橋接芯片模塊、內(nèi)存模塊和RS232接口芯片模塊。實(shí)施例一如圖2所示為本實(shí)用新型提供的一種千兆萬兆以太復(fù)合網(wǎng)卡的實(shí)施例一的結(jié)構(gòu)示意圖。 CPU控制模塊采用TLRx6480眾核處理器，該TLRx6480眾核處理器具有64個(gè)核心。其中，光模塊包括兩個(gè)SFP+接口和兩個(gè)SFP接口，萬兆以太網(wǎng)采用SFP+接口，千兆以太網(wǎng)采用SFP接口，SFP+接口和SFP接口外形尺寸兼容，所以光模塊使用一個(gè)四合一的光模塊盒子，萬兆接口使用上面的兩個(gè)位置，千兆接口使用下面的兩個(gè)位置。光模塊的SFP+接口傳來的XFI (每秒萬兆速率的芯片間電氣接口規(guī)范)接口信號(hào)通過串并轉(zhuǎn)換器模塊轉(zhuǎn)成XAUI(10 Ethernet Attachment Unit Interface,每秒萬兆速率的以太網(wǎng)連接單元接口)接口信號(hào)，然后將數(shù)據(jù)送入CPU處理模塊處理。光模塊的SFP接口傳來的SFI (SerDes Framer Interface,)接口信號(hào)通過收發(fā)器模塊轉(zhuǎn)成RGMII (ReducedGigabit Media Independent Interface,串行吉比特媒體獨(dú)立接口)接口信號(hào),然后送入CPU處理模塊處理。優(yōu)選的，串并轉(zhuǎn)換器模塊采用VSC8488芯片，收發(fā)器模塊采用BCM5482S芯片。CPU控制模塊通過四個(gè)獨(dú)立的DDR2通道控制內(nèi)存模塊，提高系統(tǒng)的帶寬，該內(nèi)存模塊作為操作系統(tǒng)內(nèi)存以及系統(tǒng)大容量緩存，每個(gè)通道連接一個(gè)SODIM的插槽，最大支持容量為16GB，如圖2所示CPU控制模塊連接SODMl、S0DM2、SOD頂3和SOD頂4四路插槽。固件存儲(chǔ)器模塊采用一片2GB的NAND Flash芯片SST85LD1002U芯片，用來存儲(chǔ)Linux操作系統(tǒng)。算法存儲(chǔ)器模塊采用一片128MB的SPI Flash芯片S25FL128，用來存儲(chǔ)網(wǎng)卡需要實(shí)現(xiàn)功能的算法程序。參數(shù)存儲(chǔ)器模塊采用一片IIC ROM芯片AT24C512，用來存儲(chǔ)CPU控制模塊和收發(fā)器模塊的配置參數(shù)。具體的，用來存儲(chǔ)物理層器件VSC8488和BMC5482S的配置參數(shù)。CPU控制模塊通過PCIE橋接芯片模塊連接兩個(gè)PCIE X 4下行端口。CPU控制模塊采用的TLRx6480只支持兩個(gè)獨(dú)立的PCIEX4接口，做網(wǎng)卡時(shí)只能連接到主機(jī)的一個(gè)插槽上，如果只用一個(gè)PCIE X 4接口則系統(tǒng)帶寬會(huì)不夠，所以采用PCIE橋接芯片將兩個(gè)PCIE X 4接口合并成一個(gè)X 8接口，PCIE橋接芯片采用PLX8617芯片，該P(yáng)CIE橋接芯片是獨(dú)立于CPU處理模塊工作的，當(dāng)系統(tǒng)上電后，PCIE橋接芯片模塊自動(dòng)跟主機(jī)端協(xié)商一個(gè)PCIEX8的上行端口，然后跟CPU處理模塊協(xié)商兩個(gè)PCIE X 4的下行端口，當(dāng)CPU處理模塊要發(fā)數(shù)據(jù)給主機(jī)時(shí)，輪流通過兩個(gè)PCIE X 4下行端口發(fā)送。如圖3所示為本實(shí)用新型提供的一種千兆萬兆以太復(fù)合網(wǎng)卡的實(shí)現(xiàn)方法流程圖，包括以下步驟步驟S301，系統(tǒng)上電后，CPU處理模塊從固件存儲(chǔ)器模塊加載系統(tǒng)運(yùn)行的操作系統(tǒng)。具體的，該操作系統(tǒng)為Linux操作系統(tǒng)，CPU處理模塊加載該Linux操作系統(tǒng)的過程為CPU處理模塊根據(jù)跳線設(shè)置的從固件存儲(chǔ)器模塊開始啟動(dòng)，從固件存儲(chǔ)器模塊讀取啟動(dòng)代碼，按照該啟動(dòng)代碼設(shè)置的從CPU處理模塊的核心中選取離CPU處理器芯片的內(nèi)存控制器最近的4個(gè)核心，該4個(gè)核心分別對4個(gè)內(nèi)存控制器進(jìn)行初始化，4個(gè)內(nèi)存控制器初始化完成后進(jìn)行掃描操作，隨機(jī)從CPU處理模塊的核心中挑選一個(gè)作為操作系統(tǒng)服務(wù)核心，用該操作系統(tǒng)服務(wù)核心加載固件存儲(chǔ)器模塊中存儲(chǔ)的Linux操作系統(tǒng)，并將操作系統(tǒng)的核心代碼拷貝到性能最好的那個(gè)內(nèi)存中去。CPU處理模塊采用TLRx6480眾核處理器時(shí)，內(nèi)部核心數(shù)為64個(gè)，4個(gè)對控制器進(jìn)行初始化的核心和操作系統(tǒng)服務(wù)核心均從該64個(gè)核心中選擇。步驟S302，初始化CPU處理模塊的內(nèi)部接口、串并轉(zhuǎn)換器模塊和收發(fā)器模塊。具體的，利用驅(qū)動(dòng)程序?qū)ο到y(tǒng)硬件初始化，首先對TLRx6480處理器內(nèi)部接口進(jìn)行初始化，然后通過獨(dú)立的MDIO (Management Data Input/Output,管理數(shù)據(jù)輸入輸出)接口對串并轉(zhuǎn)換器模塊芯片VSC8488和收發(fā)器模塊芯片BCM5482S進(jìn)行初始化。步驟S303，檢測每個(gè)網(wǎng)絡(luò)接口的狀態(tài)，任意一個(gè)網(wǎng)絡(luò)接口狀態(tài)異常，則向用戶報(bào)告；每個(gè)網(wǎng)絡(luò)接口狀態(tài)正常，則執(zhí)行步驟S304。具體的，驅(qū)動(dòng)檢測每個(gè)網(wǎng)絡(luò)接口的狀態(tài)。并且網(wǎng)絡(luò)接口狀態(tài)異常時(shí)，驅(qū)動(dòng)會(huì)嘗試重新訓(xùn)練網(wǎng)絡(luò)若干次直到超時(shí)，通過指示燈和PCIE消息向用戶報(bào)告狀態(tài)異常。步驟S304，運(yùn)行滿足用戶需要的用戶態(tài)程序。步驟S305，數(shù)據(jù)包從網(wǎng)卡的光模塊的萬兆網(wǎng)口輸入，CPU處理模塊對每個(gè)數(shù)據(jù)包 進(jìn)行檢測和過濾，將符合規(guī)則設(shè)置的數(shù)據(jù)包發(fā)送到主機(jī)端。數(shù)據(jù)包從網(wǎng)卡的光模塊的萬兆網(wǎng)口輸入，CPU處理模塊對每個(gè)數(shù)據(jù)包進(jìn)行檢測和過濾，對符合規(guī)則設(shè)置的數(shù)據(jù)包通過兩個(gè)PCIEX4下行端口組合成的PCIE接口發(fā)送到主機(jī)端。具體的，大量的數(shù)據(jù)包從萬兆口輸入，進(jìn)入CPU控制模塊以后通過一些算法邏輯(例如哈希、五元組匹配、MAC地址識(shí)別等)對每個(gè)數(shù)據(jù)包進(jìn)行檢測和過濾，對符合規(guī)則設(shè)置的數(shù)據(jù)包通過PCIE接口發(fā)送到主機(jī)端程序。最后應(yīng)當(dāng)說明的是以上實(shí)施例僅用以說明本實(shí)用新型的技術(shù)方案而非對其限制，盡管參照上述實(shí)施例對本實(shí)用新型進(jìn)行了詳細(xì)的說明，所屬領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解依然可以對本實(shí)用新型的具體實(shí)施方式
進(jìn)行修改或者等同替換，而未脫離本實(shí)用新型精神和范圍的任何修改或者等同替換，其均應(yīng)涵蓋在本實(shí)用新型的權(quán)利要求范圍當(dāng)中。
權(quán)利要求1.一種千兆萬兆以太復(fù)合網(wǎng)卡，其特征在于，包括CPU控制模塊、光模塊、串并轉(zhuǎn)換模塊、收發(fā)器模塊、固件存儲(chǔ)器模塊、PCIE橋接芯片模塊、內(nèi)存模塊、參數(shù)存儲(chǔ)器模塊、算法存儲(chǔ)器模塊、RS232接口芯片模塊和兩個(gè)PCIE X 4下行端口 ； 所述CPU控制模塊為眾核處理器，連接所述串并轉(zhuǎn)換模塊、收發(fā)器模塊、固件存儲(chǔ)器模塊、算法存儲(chǔ)器模塊、參數(shù)存儲(chǔ)器模塊、PCIE橋接芯片模塊、內(nèi)存模塊和RS232接口芯片模塊； 所述固件存儲(chǔ)器模塊存儲(chǔ)操作系統(tǒng)；所述算法存儲(chǔ)器模塊存儲(chǔ)網(wǎng)卡需要實(shí)現(xiàn)功能的算法程序；所述參數(shù)存儲(chǔ)器模塊存儲(chǔ)CPU控制模塊和收發(fā)器模塊的配置參數(shù)； 所述SFP模塊包括兩個(gè)SFP接口和兩個(gè)SFP+接口，所述兩個(gè)SFP+接口通過所述串并轉(zhuǎn)換模塊與所述CPU控制模塊連接，所述兩個(gè)SFP接口通過所述收發(fā)器模塊與所述CPU控制豐吳塊連接； 所述兩個(gè)PCIEX4下行端口通過所述PCIE橋接芯片模塊連接所述CPU控制模塊。
2.如權(quán)利要求I所述的網(wǎng)卡，其特征在于，所述SFP接口連接千兆以太網(wǎng)；所述SFP+接口連接萬兆以太網(wǎng)； 所述SFP+接口傳來的XFI接口信號(hào)通過所述串并轉(zhuǎn)換器模塊轉(zhuǎn)成XAUI接口信號(hào)送入所述CPU處理模塊處理；所述SFP接口傳來的SFI接口信號(hào)通過收發(fā)器模塊轉(zhuǎn)成RGMII接口信號(hào)送入所述CPU處理模塊處理。
3.如權(quán)利要求I所述的網(wǎng)卡，其特征在于，所述內(nèi)存模塊為操作系統(tǒng)內(nèi)存和系統(tǒng)大容量緩存；所述CPU控制模塊通過四個(gè)獨(dú)立的DDR2通道控制所述內(nèi)存模塊，所述每個(gè)DDR2通道連接一個(gè)SODM的插槽，最大支持容量為16GB。
4.如權(quán)利要求I所述的網(wǎng)卡，其特征在于，所述PCIE橋接芯片采用獨(dú)立于所述CPU處理模塊工作的PLX8617芯片，當(dāng)系統(tǒng)上電后，所述PCIE橋接芯片模塊自動(dòng)跟主機(jī)端協(xié)商一個(gè)PCIE X 8的上行端口，然后跟CPU處理模塊協(xié)商兩個(gè)PCIE X 4的下行端口，所述CPU處理模塊輪流通過所述兩個(gè)PCIE X 4下行端口發(fā)送數(shù)據(jù)給主機(jī)。
5.如權(quán)利要求1-4任一項(xiàng)所述的網(wǎng)卡，其特征在于，所述CPU控制模塊采用TLRx6480。
6.如權(quán)利要求1-4任一項(xiàng)所述的網(wǎng)卡，其特征在于，所述串并轉(zhuǎn)換器模塊采用VSC8488
7.如權(quán)利要求1-4任一項(xiàng)所述的網(wǎng)卡，其特征在于，所述收發(fā)器模塊采用BCM5482S芯片。
8.如權(quán)利要求1-4任一項(xiàng)所述的網(wǎng)卡，其特征在于，所述固件存儲(chǔ)器模塊采用SST85LD1002U 芯片。
9.如權(quán)利要求1-4任一項(xiàng)所述的網(wǎng)卡，其特征在于，所述算法存儲(chǔ)器模塊采用S25FL128。
10.如權(quán)利要求1-4任一項(xiàng)所述的網(wǎng)卡，其特征在于，所述參數(shù)存儲(chǔ)器模塊采用AT24C512 芯片。
專利摘要本實(shí)用新型提供一種千兆萬兆以太復(fù)合網(wǎng)卡，包括CPU控制模塊、光模塊、串并轉(zhuǎn)換模塊、收發(fā)器模塊、固件存儲(chǔ)器模塊、PCIE橋接芯片模塊、內(nèi)存模塊、參數(shù)存儲(chǔ)器模塊、算法存儲(chǔ)器模塊、RS232接口芯片模塊和兩個(gè)PCIE×4下行端口；所CPU控制模塊為眾核處理器，連接所述串并轉(zhuǎn)換模塊、收發(fā)器模塊、固件存儲(chǔ)器模塊、算法存儲(chǔ)器模塊、參數(shù)存儲(chǔ)器模塊、PCIE橋接芯片模塊、內(nèi)存模塊和RS232接口芯片模塊；所述SFP模塊包括兩個(gè)SFP接口和兩個(gè)SFP+接口，所述兩個(gè)SFP+接口通過所述串并轉(zhuǎn)換模塊與所述CPU控制模塊連接，所述兩個(gè)SFP接口通過所述收發(fā)器模塊與所述CPU控制模塊連接。采用眾核處理器作為網(wǎng)卡的CPU處理模塊，達(dá)到性能、功耗和成本的平衡。
文檔編號(hào)H04L12/28GK202798752SQ20122035120
公開日2013年3月13日 申請日期2012年7月19日 優(yōu)先權(quán)日2012年7月19日
發(fā)明者姚文浩, 柳勝杰, 張克功, 袁海濱, 劉小亮, 夏嵩 申請人:曙光信息產(chǎn)業(yè)(北京)有限公司