專利名稱：高清混合矩陣無縫切換dvi數字接口系統(tǒng)的制作方法
技術領域：
本實用新型涉及音、視頻通信領域、高清監(jiān)控系統(tǒng)等領域，尤其涉及一種高清混合矩陣無縫切換DVI數字接口系統(tǒng)。
背景技術：
高清混合矩陣是矩陣的一個分支，輸出信號全為高清信號，輸入信號可以是模擬/數字，混合是指同一臺矩陣可同時支持多種信號的接口和格式。隨著視頻技術由“看得見”至IJ“看得清”方向發(fā)展，混合高清矩陣必然得到越來越廣泛的應用。目前，矩陣的切換方式大多為硬切換，由于視頻同步、EDID等方面的影響，切換的時間比較長(將近2s)，導致顯示終端出現黑屏的情形；輸入輸出視頻接口和圖像解析度的差異性，會導致切換時顯示終端 的畫面質量下降，出現畫面不連貫不完整甚至無法正常顯示的情況。

實用新型內容本實用新型所要解決的技術問題是，克服上述現有技術中出現的黑屏現象。并且在切換時，提高DVI輸出圖像適應的普遍性。解決上述技術問題，本實用新型提供一種高清混合矩陣無縫切換DVI數字接口系統(tǒng)，包括，一個視頻輸入邏輯，一個與所述視頻輸入邏輯相連接的視頻輸入控制模塊，一個與所述視頻輸入控制模塊相連接的FPGA控制接口邏輯，所述FPGA控制接口邏輯連接一個8051單片機，所述8051單片機還分別連接一個擴展控制接口單元、一個EDID讀寫電路，所述EDID讀寫電路用于分析顯示終端的最優(yōu)或者次優(yōu)分辨率，所述FPGA控制接口邏輯還分別連接一個切換控制模塊、一個視頻輸出控制模塊，所述視頻輸出控制模塊還連接一個DDR2讀寫控制模塊，所述DDR2讀寫控制模塊連接一個外設DDR2，所述系統(tǒng)還包括一個Scaler控制模塊，連接所述FPGA控制模塊，用于依據所述顯示終端的最優(yōu)或者次優(yōu)分辨率對輸入視頻數據做視頻縮放處理，使不同的視頻數據的不同分辨率統(tǒng)一成所述顯示終端的最優(yōu)或次優(yōu)分辨率，及Scaler處理器,一端連接所述Scaler控制模塊,一端連接所述DDR2讀寫控制模塊，用于將處理后的視頻數據存入DDR2，當接收到切換信號時，將切換前的視頻數據存入DDR2的A存儲區(qū)，待切換的視頻數據存入DDR2的B存儲區(qū)；一個無縫切換機，一端連接所述切換控制模塊、一端連接所述DDR2讀寫控制模塊，用于從DDR2中讀取視頻數據，進行無縫切換顯示，切換前顯示A存儲區(qū)的視頻數據，切換中將A存儲區(qū)和B存儲區(qū)的視頻數據同時輸出，將切換后的視頻數據存入DDR2的B存儲區(qū)；一個視頻輸出邏輯，一端連接所述無縫切換機，一端連接輸出芯片，用于將切換后的視頻數據送入輸出芯片，輸出圖像。本實用新型的高清混合矩陣無縫切換DVI數字接口系統(tǒng)能很好地克服現有技術中出現的黑屏現象，并且在切換時，提高了 DVI輸出圖像適應的普遍性。

圖I是本實用新型優(yōu)選實施例一種高清混合矩陣無縫切換DVI數字接口系統(tǒng)的功能框圖
具體實施方式
下面將結合本實用新型實施例中的附圖，對本實用新型實施例中的技術方案進行清楚、完整地描述。參照圖1，是本實用新型優(yōu)選實施例一種高清混合矩陣無縫切換DVI數字接口系統(tǒng)的功能框圖，包括，一個視頻輸入邏輯，一個與所述視頻輸入邏輯相連接的視頻輸入控制模塊，一個與所述視頻輸入控制模塊相連接的FPGA控制接口邏輯，所述FPGA控制接口邏輯連接一個8051單片機，所述8051單片機還分別連接一個擴展控制接口單元、一個EDID讀寫電路，所述EDID讀寫電路用于分析顯示終端(圖中未示)的最優(yōu)或者次優(yōu)分辨率，所述FPGA控制接口邏輯還分別連接一個切換控制模塊、一個視頻輸出控制模塊，所述視頻輸出控制模塊還連接一個DDR2讀寫控制模塊，所述DDR2讀寫控制模塊連接一個外設DDR2，所 述系統(tǒng)還包括一個Scaler控制模塊，連接所述FPGA控制模塊，用于依據所述顯示終端的最優(yōu)或者次優(yōu)分辨率對輸入視頻數據做視頻縮放處理，使不同的視頻數據的不同分辨率統(tǒng)一成所述顯示終端的最優(yōu)或次優(yōu)分辨率，及Scaler處理器，一端連接所述Scaler控制模塊，一端連接所述DDR2讀寫控制模塊，用于將處理后的視頻數據存入DDR2，當接收到切換信號時，將切換前的視頻數據存入DDR2的A存儲區(qū)，待切換的視頻數據存入DDR2的B存儲區(qū)；一個無縫切換機，一端連接所述切換控制模塊、一端連接所述DDR2讀寫控制模塊，用于從DDR2中讀取視頻數據，進行無縫切換顯示，切換前顯示A存儲區(qū)的視頻數據，切換中將A存儲區(qū)和B存儲區(qū)的視頻數據同時輸出，將切換后的視頻數據存入DDR2的B存儲區(qū)；一個視頻輸出邏輯，一端連接所述無縫切換機，一端連接輸出芯片(圖中未示)，用于將切換后的視頻數據送入輸出芯片，輸出圖像。與上位機之間的通信模塊即擴展控制單元接口，顯示終端EDID的讀寫分析邏輯都是在8051單片機上實現的。當高清混合矩陣無縫切換DVI數字接口系統(tǒng)連接上顯示設備并上電后，單片機通過DDC讀取顯示終端的EDID，分析出顯示終端的最優(yōu)或者次優(yōu)分辨率，并通知對應的FPGA (每片FPGA芯片只控制與其對應的那一路DVI輸出)，FPGA根據上述的最優(yōu)或者次優(yōu)分辨率進行Scaler處理；無縫切換機支持淡入淡出、拉簾、溶解等幾種切換效果。無縫切換機等功能都是在單片FPGA芯片上實現，基于成本的考慮選擇了 XILINX的SPARTAN6，由于SPARTAN6的最高IO速度是I. 08G，為了滿足高清混合視頻實時傳輸的要求，對無縫切換的算法進行了優(yōu)化，采用verilog語言編程實現；用verilog語言實現了對顯示終端EDID讀寫及分析功能，保證了視頻輸出適應的普遍性；無縫切換機采用了 FPGA內部的分布式RAM資源進行視頻輸入時鐘對齊以及雙時鐘技術，節(jié)省了資源，滿足了實時的要求。以上所述的具體實施方式
，對本實用新型的目的、技術方案和有益效果進行了進一步詳細說明，所應理解的是，以上所述僅為本實用新型的具體實施方式
而已，并不用于限定本實用新型的保護范圍，凡在本實用新型的精神和原則之內，所做的任何修改、等同替換、改進等，均應包含在本實用新型的保護范圍之內。
權利要求1.一種高清混合矩陣無縫切換DVI數字接口系統(tǒng)，其特征在于，包括，一個視頻輸入邏輯，一個與所述視頻輸入邏輯相連接的視頻輸入控制模塊，一個與所述視頻輸入控制模塊相連接的FPGA控制接口邏輯，所述FPGA控制接口邏輯連接一個8051單片機，所述8051單片機還分別連接一個擴展控制接口單元、一個EDID讀寫電路，所述FPGA控制接口邏輯還分別連接一個切換控制模塊、一個視頻輸出控制模塊，所述視頻輸出控制模塊還連接一個DDR2讀寫控制模塊，所述DDR2讀寫控制模塊連接一個外設DDR2，所述系統(tǒng)還包括一個Scaler控制模塊,連接所述FPGA控制模塊,所述系統(tǒng)還包括一個Scaler處理器,一端連接所述Scaler控制模塊，一端連接所述DDR2讀寫控制模塊，所述系統(tǒng)還包括一個無縫切換機，一端連接所述切換控制模塊、一端連接所述DDR2讀寫控制模塊，一端連接一個視頻輸出邏輯。
專利摘要本實用新型提供一種高清混合矩陣無縫切換DVI數字接口系統(tǒng)，包括一個視頻輸入邏輯，一個與視頻輸入邏輯相連接的視頻輸入控制模塊，一個與視頻輸入控制模塊相連接的FPGA控制接口邏輯，FPGA控制接口邏輯連接一個8051單片機，所述8051單片機還分別連接一個擴展控制接口單元、一個EDID讀寫電路，所述FPGA控制接口邏輯還分別連接一個切換控制模塊、一個視頻輸出控制模塊，所述視頻輸出控制模塊還連接一個DDR2讀寫控制模塊，所述DDR2讀寫控制模塊連接一個外設DDR2。本實用新型能很好地克服現有技術中出現的黑屏現象，并且在切換時，提高了DVI輸出圖像適應的普遍性。
文檔編號H04N5/268GK202721742SQ20122036645
公開日2013年2月6日 申請日期2012年7月27日 優(yōu)先權日2012年7月27日
發(fā)明者馬增武, 馬軼, 李金龍, 孫永來 申請人:北京威泰嘉業(yè)科技有限公司