專(zhuān)利名稱(chēng)：光模塊端口測(cè)試裝置的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及通信領(lǐng)域，具體而言，涉及一種光模塊端口測(cè)試裝置。
背景技術(shù)：
隨著經(jīng)濟(jì)的發(fā)展和社會(huì)的需求的增長(zhǎng)，人們對(duì)于對(duì)通訊速度也提出了越來(lái)越高的要求。目前，在高速通信網(wǎng)絡(luò)設(shè)備(例如:40G或100G的路由器和交換機(jī))的通訊性能測(cè)試中，需要使用大量的CFP光模塊和光纖，搭建這樣的測(cè)試環(huán)境較為復(fù)雜，如果測(cè)試環(huán)境出現(xiàn)問(wèn)題想進(jìn)行定位也比較困難。而且CFP光模塊本身成本很高，如果在高低溫環(huán)境中長(zhǎng)時(shí)間運(yùn)行，很容易影響光模塊的壽命，因此，給產(chǎn)品的生產(chǎn)測(cè)試提出了巨大的難題。針對(duì)上述的問(wèn)題，目前尚未提出有效的解決方案。

實(shí)用新型內(nèi)容本實(shí)用新型實(shí)施例提供了一種光模塊端口測(cè)試裝置，以至少解決現(xiàn)有技術(shù)中對(duì)光模塊的端口進(jìn)行測(cè)試的成本較高，測(cè)試效率較低的技術(shù)問(wèn)題。根據(jù)本實(shí)用新型的一個(gè)方面，提供了一種光模塊端口測(cè)試裝置，包括:殼體，和封裝在上述殼體中的時(shí)鐘數(shù)據(jù)恢復(fù)模塊CDR和/或控制芯片，其中，上述CDR，用于將接收到的高速信號(hào)環(huán)回至發(fā)送上述高速信號(hào)的待測(cè)設(shè)備；上述控制芯片，用于獲取各個(gè)控制管腳接收到的低速信號(hào)并對(duì)獲取到的上述低速信號(hào)進(jìn)行存儲(chǔ)，上述控制芯片還提供待測(cè)設(shè)備獲取上述低速信號(hào)的接口。優(yōu)選地，上述⑶R與上述控制芯片相連，用于在檢測(cè)到上述高速信號(hào)的能量低于預(yù)定能量閾值時(shí)向上述控制芯片發(fā)送報(bào)警信號(hào)；上述光模塊端口測(cè)試裝置還包括:報(bào)警顯示裝置，與上述控制芯片相連，用于在上述控制芯片接收到上述報(bào)警信號(hào)后顯示上述報(bào)警信號(hào)。優(yōu)選地，上述報(bào)警顯示裝置包括發(fā)聲器和/或LED指示燈。優(yōu)選地，上述⑶R包括:允許4路IOG信號(hào)同時(shí)通過(guò)的第一⑶R和允許6路IOG信號(hào)同時(shí)通過(guò)的第二⑶R。優(yōu)選地，上述控制芯片上設(shè)置有第一使能管腳和第二使能管腳，其中，上述第一使能管腳，與上述第一⑶R相連，用于對(duì)上述第一⑶R的開(kāi)啟狀態(tài)進(jìn)行控制；上述第二使能管腳，與上述第二⑶R相連，用于對(duì)上述第二⑶R的開(kāi)啟狀態(tài)進(jìn)行控制。優(yōu)選地，上述裝置還包括:光模塊連接器，上述光模塊端口測(cè)試裝置通過(guò)上述光模塊連接器與上述待測(cè)設(shè)備的光模塊端口相連。 優(yōu)選地，上述光模塊連接器的連接端口是長(zhǎng)短針?lè)绞降亩丝凇?yōu)選地，上述裝置還包括:EEPR0M，與上述控制芯片相連，用于記錄上述光模塊連接器的插拔次數(shù)。優(yōu)選地，上述裝置還包括:復(fù)位芯片，與上述控制芯片相連，用于確定上述光模塊端口測(cè)試裝置的插拔次數(shù)并將上述插拔次數(shù)上傳至上述EEPR0M。[0014]優(yōu)選地，上述控制芯片包括:FPGA芯片和/或單片機(jī)。在本實(shí)用新型中，提供了一種光模塊端口測(cè)試裝置，在該測(cè)試裝置中有⑶R和/或控制芯片，通過(guò)CDR便可以完成對(duì)待測(cè)裝置端口的高速信號(hào)測(cè)試，通過(guò)控制芯片可以完成對(duì)待測(cè)試裝置端口的低速信號(hào)測(cè)試，可以按照實(shí)際需要進(jìn)行選擇，在裝置中不用設(shè)置光電路。通過(guò)上述方式解決了現(xiàn)有技術(shù)中對(duì)光模塊的端口進(jìn)行測(cè)試的成本較高，測(cè)試效率較低的技術(shù)問(wèn)題，達(dá)到了減少測(cè)試成本和提高測(cè)試效率的技術(shù)效果。

此處所說(shuō)明的附圖用來(lái)提供對(duì)本實(shí)用新型的進(jìn)一步理解，構(gòu)成本申請(qǐng)的一部分，本實(shí)用新型的示意性實(shí)施例及其說(shuō)明用于解釋本實(shí)用新型，并不構(gòu)成對(duì)本實(shí)用新型的不當(dāng)限定。在附圖中:圖1是根據(jù)本實(shí)用新型實(shí)施例的光模塊端口測(cè)試裝置的一種優(yōu)選結(jié)構(gòu)示意圖；圖2是根據(jù)本實(shí)用新型實(shí)施例的測(cè)試裝置的一種優(yōu)選系統(tǒng)框圖；圖3是根據(jù)本實(shí)用新型實(shí)施例的測(cè)試裝置進(jìn)行測(cè)試的一種優(yōu)選流程圖。
具體實(shí)施方式
下文中將參考附圖并結(jié)合實(shí)施例來(lái)詳細(xì)說(shuō)明本實(shí)用新型。需要說(shuō)明的是，在不沖突的情況下，本申請(qǐng)中的實(shí)施例及實(shí)施例中的特征可以相互組合。本實(shí)用新型實(shí)施例提供了一種優(yōu)選的光模塊端口測(cè)試裝置，如圖1所示，包括:殼體102，和封裝在該殼體中的時(shí)鐘數(shù)據(jù)恢復(fù)模塊(Clock Data Recovery，簡(jiǎn)稱(chēng)為CDR)104和/或控制芯片106。下面對(duì)這幾個(gè)結(jié)構(gòu)進(jìn)行具體描述。I)⑶R，用于將接收到的高速信號(hào)環(huán)回至發(fā)送高速信號(hào)的待測(cè)設(shè)備；S卩，⑶R從RX接收到高速信號(hào)，直接再將接收到的高速信號(hào)通過(guò)TX傳輸回去，這樣發(fā)送該高速信號(hào)的路由器或者交換機(jī)就可以將環(huán)回的高速信號(hào)和自身發(fā)送的高速信號(hào)進(jìn)行比較，從而確定其上的高速信號(hào)是否正常，從而完成對(duì)CFP端口的測(cè)試。2)控制芯片，用于獲取所述控制芯片上各個(gè)控制管腳接收到的低速信號(hào)(該低速信號(hào)主要是路由器或者交換機(jī)向控制芯片發(fā)送的控制信息)并對(duì)獲取到的低速信號(hào)進(jìn)行存儲(chǔ)，控制芯片還提供待測(cè)設(shè)備獲取低速信號(hào)的接口，這樣發(fā)送該低速信號(hào)的交換機(jī)或者路由器就可以通過(guò)這個(gè)接口獲取控制芯片接收到的低速信號(hào)，然后可以判斷獲取的到的這個(gè)信號(hào)和自身發(fā)送的低速信號(hào)是否相同，如果相同，則表明端口是好的，否則可以確定端口時(shí)壞的，從而實(shí)現(xiàn)對(duì)端口的有效測(cè)試。在本優(yōu)選實(shí)施方式中，提供了一種光模塊端口測(cè)試裝置，在該測(cè)試裝置中有CDR和/或控制芯片，通過(guò)⑶R便可以完成對(duì)待測(cè)裝置端口的高速信號(hào)測(cè)試，通過(guò)控制芯片可以完成對(duì)待測(cè)試裝置端口的低速信號(hào)測(cè)試，可以按照實(shí)際需要進(jìn)行選擇，在裝置中不用設(shè)置光電路。通過(guò)上述方式解決了現(xiàn)有技術(shù)中對(duì)光模塊的端口進(jìn)行測(cè)試的成本較高,測(cè)試效率較低的技術(shù)問(wèn)題，達(dá)到了減少測(cè)試成本和提高測(cè)試效率的技術(shù)效果。上述對(duì)高速信號(hào)的測(cè)試僅是一種方式，在本實(shí)用新型實(shí)施例中還提供了另外一種方式，即，可以讓控制芯片和⑶R通過(guò)LOS線(xiàn)相連，如果⑶R自身判斷出接收到的高速信號(hào)的能量低于設(shè)定的一個(gè)能量閾值，則可以確定發(fā)送這個(gè)高速信號(hào)的端口是壞的，從而可以通過(guò)該LOS線(xiàn)向控制芯片報(bào)警信號(hào)，然后，控制芯片控制相應(yīng)的報(bào)警顯示裝置進(jìn)行報(bào)警。在一個(gè)優(yōu)選實(shí)施方式中，上述CDR與控制芯片相連，用于在檢測(cè)到接收到的高速信號(hào)的能量低于預(yù)定能量閾值時(shí)，向控制芯片發(fā)送報(bào)警信號(hào)；光模塊端口測(cè)試裝置中還包括:報(bào)警顯示裝置，與控制芯片相連，用于在控制芯片接收到報(bào)警信號(hào)后顯示報(bào)警信號(hào)。優(yōu)選地，報(bào)警顯示裝置可以是發(fā)聲器和/或LED指示燈。然而，值得注意的是，上述的兩種報(bào)警顯示裝置僅是兩種優(yōu)選的實(shí)施方式，本實(shí)用新型不限于此，還可以采用其它的報(bào)警裝置。為了實(shí)現(xiàn)對(duì)40G和100G模式的兼容，在一個(gè)優(yōu)選實(shí)施方式中，⑶R包括:允許4路IOG信號(hào)同時(shí)通過(guò)的第一⑶R和允許6路IOG信號(hào)同時(shí)通過(guò)的第二⑶R。這樣再在控制芯片上設(shè)置第一使能管腳和第二使能管腳，其中，所述第一使能管腳，與第一 CDR相連，用于對(duì)第一⑶R的開(kāi)啟狀態(tài)進(jìn)行控制；第二使能管腳，與第二⑶R相連，用于對(duì)第二⑶R的開(kāi)啟狀態(tài)進(jìn)行控制。這樣如果需要對(duì)40G的待測(cè)設(shè)備進(jìn)行測(cè)試，可以?xún)H使得第一 CDR處于使能狀態(tài)，第二 CDR處于不工作狀態(tài)，如果需要對(duì)100G的待測(cè)設(shè)備進(jìn)行測(cè)試，需要讓第一 CDR和第二⑶R同時(shí)都工作，通過(guò)上述方式有效實(shí)現(xiàn)了 40G和100G模式的兼容。優(yōu)選地，該測(cè)試裝置可以是通過(guò)光模塊連接器與待測(cè)設(shè)備(路由器或者交換機(jī))的光模塊端口相連的。為了對(duì)熱插拔功能進(jìn)行支持，保證可以按照地、電源、低速信號(hào)、高速信號(hào)的順序進(jìn)行上電，上述的光模塊連接器的連接端口可以采用長(zhǎng)短針的方式，避免了插拔瞬間出現(xiàn)較大電流而造成設(shè)備燒壞?？紤]到連接器的壽命是有效的，可以在上述測(cè)試裝置增加電可擦可編程只讀存儲(chǔ)器(Electrically Erasable Programmable Read-Only Memory,簡(jiǎn)稱(chēng)為 EEPROM),與控制芯片相連，用于記錄光模塊連接器的插拔次數(shù)。優(yōu)選地，上述測(cè)試裝置還包括:復(fù)位芯片，與控制芯片相連，用于確定所述光模塊端口測(cè)試裝置的插拔次數(shù)，并將所述插拔次數(shù)上傳至所述EEPROM。即，該復(fù)位芯片的作用是告訴控制芯片單板上電，控制芯片就認(rèn)為這是I次插拔，從而把EEPROM中的插拔次數(shù)+1，從而達(dá)到記錄插拔次數(shù)的目的。在上述各個(gè)優(yōu)選實(shí)施方式中，控制芯片可以是現(xiàn)場(chǎng)可編程門(mén)陣列(FieldProgrammable Gate Array,簡(jiǎn)稱(chēng)為 FPGA)芯片和 / 或單片機(jī)(例如:ARM)等。本實(shí)用新型還提供了一種優(yōu)選的實(shí)施例來(lái)進(jìn)一步對(duì)本實(shí)用新型進(jìn)行解釋?zhuān)侵档米⒁獾氖?，該?yōu)選實(shí)施例只是為了更好的描述本實(shí)用新型，并不構(gòu)成對(duì)不當(dāng)?shù)南薅āＴ诒緝?yōu)選實(shí)施例中，提供了一種CFP自動(dòng)化測(cè)試的方法和裝置。主要的構(gòu)思就是采用CFP端口電路環(huán)回裝置替代原本測(cè)試系統(tǒng)中的CFP模塊和光纖，來(lái)進(jìn)行端口測(cè)試。通過(guò)這種方式省去了 CFP模塊中的光路部分，節(jié)省了成本，也節(jié)省了光纖，同時(shí)也可以有效減小搭建測(cè)試環(huán)境的復(fù)雜度。實(shí)現(xiàn)了對(duì)CFP的低速信號(hào)進(jìn)行自動(dòng)化測(cè)試，提高生產(chǎn)測(cè)試效率的技術(shù)效果。如圖2所示，上述CFP端口電路環(huán)回測(cè)試裝置，包括:結(jié)構(gòu)殼體和封裝于殼體內(nèi)的電路板。在電路板上述設(shè)置一個(gè)FPGA202，該FPGA202通過(guò)管理數(shù)據(jù)輸入輸出(ManagementData Input/Output,簡(jiǎn)稱(chēng)為MD10)總線(xiàn)和一些控制信號(hào)(Control)、報(bào)警信號(hào)(Alarm)與Host (主設(shè)備，也就是待測(cè)設(shè)備)相連，同時(shí)也與CDR1204和CDR2206、EEPR0M208、復(fù)位芯片210、LED指示燈212等其余部分的設(shè)備相連，作為整個(gè)裝置的總控制單元。[0035]其中，CDR (CDR1204和CDR2206)用于處理高速信號(hào)，在接收到Host發(fā)來(lái)的TX信號(hào)后直接通過(guò)RX將接收到的信號(hào)發(fā)送回去。⑶R的使能端(EN)接入FPGA，受FPGA控制。同時(shí)⑶R的LOS信號(hào)也接入FPGA，當(dāng)高速信號(hào)能量過(guò)低時(shí)⑶R通過(guò)該LOS信號(hào)向FPGA報(bào)警，同時(shí)FPGA通過(guò)LED燈及時(shí)反映出來(lái)。優(yōu)選地，F(xiàn)PGA也可以通過(guò)MDIO總線(xiàn)將報(bào)警上報(bào)至Host (主設(shè)備，也就是待測(cè)設(shè)備)，從而實(shí)現(xiàn)自動(dòng)化測(cè)試。上述測(cè)試裝置可以使用標(biāo)準(zhǔn)的CFP連接器，然而，由于連接器的壽命較短，在裝置內(nèi)部可以增加一個(gè)EEPR0M，用來(lái)記錄模塊的插拔次數(shù)，從而方便連接器出問(wèn)題時(shí)定位故障，插拔次數(shù)可以通過(guò)復(fù)位芯片的上電復(fù)位信號(hào)來(lái)進(jìn)行計(jì)數(shù)。優(yōu)選地，上述測(cè)試裝置還支持熱插拔，可以采用長(zhǎng)短針的方式設(shè)計(jì)連接器，從而有效保證以地、電源、低速信號(hào)、高速信號(hào)的順序進(jìn)行上電。還可以采用電源控制模塊，以保證CDR部分最后上電，避免插拔瞬間出現(xiàn)較大電流而燒壞設(shè)備。由于40G和100G的CFP光模塊在管腳上是兼容的，只是高速信號(hào)的通道數(shù)不一樣，為了使得本測(cè)試裝置可以40G和100G的CFP光模塊，可以將CDR分成兩部分，一部分是支持4路IOG信號(hào)⑶Rl，另一部分支持6路IOG信號(hào)的⑶R2。FPGA通過(guò)LOS信號(hào)區(qū)分是40G模式還是100G模式。當(dāng)40G模式時(shí)只使用⑶Rl，當(dāng)100G模式時(shí)同時(shí)使用⑶Rl和⑶R2。上述的LED指示燈212可以是兩個(gè)雙色LED燈，一個(gè)橙綠雙色燈用來(lái)區(qū)分40G和100G, 一個(gè)紅綠雙色燈用來(lái)指示是否接收到⑶R向FPGA發(fā)送的LOS信號(hào)(報(bào)警信號(hào))。通過(guò)這兩個(gè)雙色LED指示的工作狀態(tài)可以如表I所示。表I
權(quán)利要求1.一種光模塊端口測(cè)試裝置，其特征在于，包括:殼體，和封裝在所述殼體中的時(shí)鐘數(shù)據(jù)恢復(fù)模塊CDR和/或控制芯片，其中， 所述CDR，用于將接收到的高速信號(hào)環(huán)回至發(fā)送所述高速信號(hào)的待測(cè)設(shè)備； 所述控制芯片，用于獲取各個(gè)控制管腳接收到的低速信號(hào)并對(duì)獲取到的所述低速信號(hào)進(jìn)行存儲(chǔ)，所述控制芯片還提供待測(cè)設(shè)備獲取所述低速信號(hào)的接口。
2.根據(jù)權(quán)利要求1所述的裝置，其特征在于， 所述CDR與所述控制芯片相連，用于在檢測(cè)到所述高速信號(hào)的能量低于預(yù)定能量閾值時(shí)向所述控制芯片發(fā)送報(bào)警信號(hào)； 所述光模塊端口測(cè)試裝置還包括:報(bào)警顯示裝置，與所述控制芯片相連，用于在所述控制芯片接收到所述報(bào)警信號(hào)后顯示所述報(bào)警信號(hào)。
3.根據(jù)權(quán)利要求2所述的裝置，其特征在于，所述報(bào)警顯示裝置包括發(fā)聲器和/或LED指示燈。
4.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述CDR包括:允許4路IOG信號(hào)同時(shí)通過(guò)的第一⑶R和允許6路IOG信號(hào)同時(shí)通過(guò)的第二⑶R。
5.根據(jù)權(quán)利要求4所述的裝置，其特征在于，所述控制芯片上設(shè)置有第一使能管腳和第二使能管腳，其中， 所述第一使能管腳，與所述第一 CDR相連，用于對(duì)所述第一 CDR的開(kāi)啟狀態(tài)進(jìn)行控制； 所述第二使能管腳，與所述第二 CDR相連，用于對(duì)所述第二 CDR的開(kāi)啟狀態(tài)進(jìn)行控制。
6.根據(jù)權(quán)利要求1所述的裝置，其特征在于，還包括:光模塊連接器，所述光模塊端口測(cè)試裝置通過(guò)所述光模塊連接器與所述待測(cè)設(shè)備的光模塊端口相連。
7.根據(jù)權(quán)利要求6所述的裝置，其特征在于，所述光模塊連接器的連接端口是長(zhǎng)短針?lè)绞降亩丝凇?br> 8.根據(jù)權(quán)利要求7所述的裝置，其特征在于，還包括:EEPROM，與所述控制芯片相連，用于記錄所述光模塊連接器的插拔次數(shù)。
9.根據(jù)權(quán)利要求8所述的裝置，其特征在于，還包括:復(fù)位芯片，與所述控制芯片相連，用于確定所述光模塊端口測(cè)試裝置的插拔次數(shù)并將所述插拔次數(shù)上傳至所述EEPROM。
10.根據(jù)權(quán)利要求1至9中任一項(xiàng)所述的裝置，其特征在于，所述控制芯片包括:FPGA芯片和/或單片機(jī)。
專(zhuān)利摘要本實(shí)用新型公開(kāi)了一種光模塊端口測(cè)試裝置，其中，該裝置包括殼體，和封裝在上述殼體中的時(shí)鐘數(shù)據(jù)恢復(fù)模塊CDR和/或控制芯片，其中，上述CDR，用于將接收到的高速信號(hào)環(huán)回至發(fā)送上述高速信號(hào)的待測(cè)設(shè)備；上述控制芯片，用于獲取各個(gè)控制管腳接收到的低速信號(hào)并對(duì)獲取到的上述低速信號(hào)進(jìn)行存儲(chǔ)，上述控制芯片還提供待測(cè)設(shè)備獲取上述低速信號(hào)的接口。本實(shí)用新型解決了現(xiàn)有技術(shù)中對(duì)光模塊的端口進(jìn)行測(cè)試的成本較高，測(cè)試效率較低的技術(shù)問(wèn)題，達(dá)到了減少測(cè)試成本和提高測(cè)試效率的技術(shù)效果。
文檔編號(hào)H04B10/07GK202998098SQ20122059352
公開(kāi)日2013年6月12日 申請(qǐng)日期2012年11月12日 優(yōu)先權(quán)日2012年11月12日
發(fā)明者張偉 申請(qǐng)人:中興通訊股份有限公司