基站裝置及通信系統(tǒng)的制作方法
【專(zhuān)利摘要】本發(fā)明的目的在于提供一種能以盡可能小的功耗與通信終端裝置進(jìn)行無(wú)線通信的基站裝置以及包括該基站裝置的通信系統(tǒng)。CPU（83）連接外部RAM，CPU（83）通過(guò)軟件程序起到數(shù)據(jù)交換單元的作用。在利用第二3G電路部（82）進(jìn)行幀協(xié)議的幀化處理等通信處理時(shí)，利用CPU（83）訪問(wèn)外部RAM，并將通信處理所需的數(shù)據(jù)提供給第二3G電路部（82）。另外，由第二3G電路部（82）處理的數(shù)據(jù)通過(guò)CPU（83）存儲(chǔ)于外部RAM中。由此，能抑制第二3G電路部（82）的電路規(guī)模的增大，實(shí)現(xiàn)能以盡可能小的功耗與通信終端裝置進(jìn)行通信的基站裝置（2）。
【專(zhuān)利說(shuō)明】基站裝置及通信系統(tǒng)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及能以多種通信方式與通信終端裝置進(jìn)行無(wú)線通信的基站裝置以及包括該基站裝置的通信系統(tǒng)。
【背景技術(shù)】
[0002]在移動(dòng)通信系統(tǒng)的標(biāo)準(zhǔn)化機(jī)構(gòu)即3GPP (3rd Generation Partnership Project:第三代伙伴項(xiàng)目)中，作為第3.9代(3.9th Generation ;簡(jiǎn)稱(chēng):3.9G)的通信方式正在研究長(zhǎng)期演進(jìn)(Long Term Evolution ;簡(jiǎn)稱(chēng):LTE)方式。此外,還在研究對(duì)LTE方式進(jìn)行增強(qiáng)的LTE-Advanced 方式。
[0003]LTE方式是對(duì)第三代(Third Generation ;簡(jiǎn)稱(chēng):3G)的通信方式(下面有時(shí)稱(chēng)為“3G方式”)的一種即W — CDMA(Wideband Code division Multiple Access:寬帶碼分多址)方式進(jìn)行增強(qiáng)后得到的方式。在W-CDMA方式的移動(dòng)通信系統(tǒng)中，提供了電路交換(CircuitSwitched ;簡(jiǎn)稱(chēng):CS)通信，但在LTE方式及LTE Advanced方式等LTE之后的通信方式的移動(dòng)通信系統(tǒng)中，不提供電路交換通信。
[0004]因此，例如在處于LTE以后的通信方式的移動(dòng)通信系統(tǒng)的服務(wù)范圍內(nèi)的移動(dòng)通信終端裝置(下面有時(shí)稱(chēng)為“移動(dòng)終端裝置”)的音頻通信僅對(duì)應(yīng)W-CDMA方式的情況下，或者在通信終端裝置期望以W-CDMA方式進(jìn)行音頻通信的情況下，進(jìn)行被稱(chēng)為CS回落(CSFallback:電路域回落；簡(jiǎn)稱(chēng):CSFB)的處理。利用CSFB處理，以LTE以后的通信方式進(jìn)行的通信能切換成以W-CDMA方式進(jìn)行的通信(例如參照非專(zhuān)利文獻(xiàn)I?5)。
[0005]例如在專(zhuān)利文獻(xiàn)I?9中公開(kāi)了與移動(dòng)通信系統(tǒng)中所使用的通信裝置相關(guān)的技術(shù)。例如專(zhuān)利文獻(xiàn)I?3中公開(kāi)了在如上所述的應(yīng)對(duì)多種通信方式的移動(dòng)通信系統(tǒng)中用于降低功耗的技術(shù)。
[0006]在專(zhuān)利文獻(xiàn)I公開(kāi)的技術(shù)中，通過(guò)減少應(yīng)對(duì)兩種不同的通信方式的無(wú)線通信終端的切換(handoff)頻率，從而減少無(wú)線通信終端的功耗。
[0007]在專(zhuān)利文獻(xiàn)2公開(kāi)的技術(shù)中，在能與多個(gè)不同的無(wú)線通信系統(tǒng)相連接的通信終端中，在處于待機(jī)狀態(tài)時(shí)，僅使多個(gè)無(wú)線通信系統(tǒng)用電源中的第一無(wú)線通信系統(tǒng)用電源導(dǎo)通，而使其他的無(wú)線通信系統(tǒng)用電源全部斷開(kāi)，經(jīng)由第一無(wú)線通信系統(tǒng)接受呼叫通知。由此，在通信終端中降低了待機(jī)時(shí)的功耗。
[0008]專(zhuān)利文獻(xiàn)3中，公開(kāi)了應(yīng)對(duì)多種無(wú)線方式、例如GSM(Global System for Mobile:全球移動(dòng)通信系統(tǒng))(注冊(cè)商標(biāo))以及W-CDMA這兩種方式的無(wú)線終端裝置以及基站。在專(zhuān)利文獻(xiàn)3公開(kāi)的技術(shù)中，當(dāng)無(wú)線終端裝置發(fā)生移動(dòng)而變成屬于不在通信中的無(wú)線方式的新的周邊小區(qū)時(shí)，通過(guò)啟動(dòng)不在通信中的無(wú)線方式所對(duì)應(yīng)的無(wú)線通信單元，并取得該周邊小區(qū)的信息，從而抑制無(wú)線終端裝置的功耗。
[0009]專(zhuān)利文獻(xiàn)4中公開(kāi)了用于解決如下問(wèn)題的技術(shù):S卩，移動(dòng)電話(huà)等通信裝置為了實(shí)現(xiàn)移動(dòng)小型化，而犧牲了中央處理裝置(Central Processing Unit ;簡(jiǎn)稱(chēng):CPU)的性能或外部擴(kuò)張性，從而無(wú)法充分地活用所增加的功能的問(wèn)題、以及由于受到這些限制的制約而無(wú)法搭載某些功能的問(wèn)題。專(zhuān)利文獻(xiàn)4公開(kāi)的通信裝置將執(zhí)行程序存儲(chǔ)于只讀存儲(chǔ)器(ReadOnly Memory ;簡(jiǎn)稱(chēng):R0M)中，CPU從ROM讀取出該執(zhí)行程序，并逐條解釋包含在該執(zhí)行程序中的命令，對(duì)裝置整體進(jìn)行控制。
[0010]專(zhuān)利文獻(xiàn)5公開(kāi)的無(wú)線通信裝置通過(guò)在數(shù)字處理部的軟件無(wú)線處理中，根據(jù)RF資源的分配方法，來(lái)再構(gòu)建數(shù)字處理部的電路結(jié)構(gòu)，從而靈活并且有效地進(jìn)行信號(hào)處理系統(tǒng)的動(dòng)作。
[0011]專(zhuān)利文獻(xiàn)5中，作為變更軟件無(wú)線處理的電路結(jié)構(gòu)的方法，舉出了如下方法:(1)下載記載有處理電路的內(nèi)容的軟件信息，進(jìn)行再構(gòu)建的方法、(2)僅下載控制處理電路的信息，進(jìn)行再構(gòu)建的方法、以及(3 )使用預(yù)先存儲(chǔ)在內(nèi)部或者外部存儲(chǔ)器中的電路信息并根據(jù)請(qǐng)求，對(duì)電路進(jìn)行再構(gòu)建的方法。
[0012]專(zhuān)利文獻(xiàn)5中公開(kāi)的無(wú)線通信裝置具有如下結(jié)構(gòu):即，在數(shù)字處理部不進(jìn)行軟件無(wú)線處理的情況下，預(yù)先準(zhǔn)備所有具有可能性的解碼處理電路，進(jìn)行動(dòng)作準(zhǔn)備，并根據(jù)請(qǐng)求對(duì)所有處理電路進(jìn)行導(dǎo)通/斷開(kāi)操作。
[0013]專(zhuān)利文獻(xiàn)6公開(kāi)了無(wú)線網(wǎng)絡(luò)中，管理容易并能防止非法訪問(wèn)，同時(shí)彌補(bǔ)加密方式的脆弱性，實(shí)現(xiàn)提高安全性的網(wǎng)絡(luò)系統(tǒng)、接入點(diǎn)裝置、終端用通信模塊、訪問(wèn)控制方法、訪問(wèn)控制程序、以及記錄有訪問(wèn)控制程序的記錄介質(zhì)。
[0014]專(zhuān)利文獻(xiàn)7中公開(kāi)的移動(dòng)信息終端裝置中，數(shù)據(jù)管理單元取得連接目的地的移動(dòng)通信終端的圖像數(shù)據(jù)管理信息，并且圖像列表生成單元將基于該圖像數(shù)據(jù)管理信息生成的圖像列表顯示在顯示單元中，數(shù)據(jù)管理單元將通過(guò)來(lái)自輸入單元的輸入而選出的圖像數(shù)據(jù)存儲(chǔ)于圖像數(shù)據(jù)存儲(chǔ)部中。由此，能在存儲(chǔ)于移動(dòng)通信終端的圖像數(shù)據(jù)中，僅迅速地傳輸所需的圖像，使得處理變得簡(jiǎn) 單。
[0015]專(zhuān)利文獻(xiàn)8公開(kāi)了起到基站功能的管理裝置。專(zhuān)利文獻(xiàn)9是專(zhuān)利文獻(xiàn)8的專(zhuān)利公報(bào)。
[0016]專(zhuān)利文獻(xiàn)8以及專(zhuān)利文獻(xiàn)9所公開(kāi)的管理裝置由具備運(yùn)算處理裝置(CPU)、主存儲(chǔ)器(RAM)、讀取專(zhuān)用存儲(chǔ)器(ROM)、輸入輸出裝置(I/O)、以及硬盤(pán)裝置等外部存儲(chǔ)裝置的裝置而構(gòu)成。ROM或者外部存儲(chǔ)裝置等中存儲(chǔ)有用于使信息處理裝置起到管理裝置的作用的程序、或者用于在計(jì)算機(jī)中執(zhí)行信息提供方法的程序。該程序記載在主存儲(chǔ)器上，通過(guò)使CPU執(zhí)行這些程序，來(lái)實(shí)現(xiàn)管理裝置。
[0017]專(zhuān)利文獻(xiàn)8以及專(zhuān)利文獻(xiàn)9公開(kāi)的技術(shù)中提供了一種信息提供系統(tǒng)，該通過(guò)信息提供系統(tǒng)通過(guò)構(gòu)成如上所述的管理裝置，從而即使多個(gè)地址信息提供裝置彼此接近地配置，用戶(hù)也能簡(jiǎn)單地從所期望的地址信息提供裝置獲得地址信息，并基于該地址信息從通Ih網(wǎng)獲得?目息。
現(xiàn)有技術(shù)文獻(xiàn) 專(zhuān)利文獻(xiàn)
[0018]專(zhuān)利文獻(xiàn)1:日本專(zhuān)利第3916554號(hào)公報(bào) 專(zhuān)利文獻(xiàn)2:日本專(zhuān)利第4190982號(hào)公報(bào)
專(zhuān)利文獻(xiàn)3:國(guó)際公開(kāi)第2008/081548號(hào)刊物 專(zhuān)利文獻(xiàn)4:日本專(zhuān)利特開(kāi)2007 - 116524號(hào)公報(bào) 專(zhuān)利文獻(xiàn)5:日本專(zhuān)利特開(kāi)2006 - 148388號(hào)公報(bào) 專(zhuān)利文獻(xiàn)6:日本專(zhuān)利特開(kāi)2005 - 204232號(hào)公報(bào) 專(zhuān)利文獻(xiàn)7:日本專(zhuān)利特開(kāi)2002 - 176471號(hào)公報(bào) 專(zhuān)利文獻(xiàn)8:日本專(zhuān)利特開(kāi)2004 - 078277號(hào)公報(bào) 專(zhuān)利文獻(xiàn)9:日本專(zhuān)利第4272395號(hào)公報(bào) 非專(zhuān)利文獻(xiàn)
[0019]非專(zhuān)利文獻(xiàn)I:3GPPTS23.060V10.3.0 非專(zhuān)利文獻(xiàn) 2:3GPPTS23.401V10.3.0 非專(zhuān)利文獻(xiàn) 3:3GPPTS23.221V10.0.0 非專(zhuān)利文獻(xiàn) 4:3GPPTS24.008V10.2.0 非專(zhuān)利文獻(xiàn) 5:3GPPTS23.272V10.3.1

【發(fā)明內(nèi)容】

發(fā)明所要解決的技術(shù)問(wèn)題
[0020]專(zhuān)利文獻(xiàn)I?3所公開(kāi)的技術(shù)是用于降低通信終端裝置的功耗的技術(shù)。作為用于降低基站裝置的功耗的方法，例如考慮如下方法:在應(yīng)對(duì)兩種通信方式的通信系統(tǒng)中，當(dāng)通信終端裝置被控制成僅以一種通信方式進(jìn)行通信時(shí)，基站裝置近以一種通信方式的功能進(jìn)行工作。
[0021]然而，該方法只有在所有的通信終端裝置均應(yīng)對(duì)兩種通信方式的情況才有效果。例如，在與同一基站裝置進(jìn)行通信的其他通信終端裝置僅應(yīng)對(duì)另一種通信方式時(shí)，基站裝置不得不使兩種通信方式的功能均工作。因而，無(wú)法降低基站裝置的功耗。
[0022]作為降低基站裝置的功耗的方法，考慮削減構(gòu)成基站裝置的電路規(guī)模。然而，上述的專(zhuān)利文獻(xiàn)I?9中，在用作為基站裝置的通信裝置中，并未公開(kāi)用于削減電路規(guī)模的技術(shù)。
[0023]例如專(zhuān)利文獻(xiàn)4所公開(kāi)的通信裝置，如上述那樣，CPU從ROM讀取出其執(zhí)行程序，對(duì)包含在該執(zhí)行程序中的命令依次進(jìn)行解釋?zhuān)瑢?duì)裝置整體進(jìn)行控制。通過(guò)CPU從ROM讀取出執(zhí)行程序是利用軟件程序?qū)崿F(xiàn)的。
[0024]基站裝置中，由于與多個(gè)通信終端裝置之間同時(shí)進(jìn)行通信，因此需要處理大量數(shù)據(jù)。為了處理大量數(shù)據(jù)，需要暫時(shí)性地存儲(chǔ)數(shù)據(jù)的外部存儲(chǔ)單元。
[0025]然而，在專(zhuān)利文獻(xiàn)4所公開(kāi)的通信裝置中使用的ROM是專(zhuān)門(mén)用于讀取的，而不能進(jìn)行寫(xiě)入處理，因此無(wú)法用作為處理大量數(shù)據(jù)的外部存儲(chǔ)單元。即，專(zhuān)利文獻(xiàn)4公開(kāi)的通信裝置未構(gòu)成為通過(guò)軟件程序來(lái)實(shí)現(xiàn)與用作為處理大量數(shù)據(jù)的外部存儲(chǔ)單元之間的數(shù)據(jù)收發(fā)。因而，專(zhuān)利文獻(xiàn)4公開(kāi)的通信裝置中需要在通信裝置內(nèi)處理大量數(shù)據(jù)，因此不能削減電路規(guī)模。
[0026]專(zhuān)利文獻(xiàn)5公開(kāi)的無(wú)線通信裝置將電路信息存儲(chǔ)于外部存儲(chǔ)器中，而非數(shù)據(jù)。專(zhuān)利文獻(xiàn)5公開(kāi)的無(wú)線通信裝置的電路規(guī)模變小，并且未采用以處理大量數(shù)據(jù)為目的的結(jié)構(gòu)。
[0027]專(zhuān)利文獻(xiàn)6公開(kāi)的接入點(diǎn)裝置并不將數(shù)據(jù)存儲(chǔ)于外部存儲(chǔ)單元中，而將程序存儲(chǔ)于記錄介質(zhì)中。專(zhuān)利文獻(xiàn)6公開(kāi)的接入點(diǎn)裝置的電路規(guī)模變小，并且未采用以處理大量數(shù)據(jù)為目的的結(jié)構(gòu)。[0028]專(zhuān)利文獻(xiàn)7公開(kāi)的移動(dòng)信息終端裝置與上述專(zhuān)利文獻(xiàn)4公開(kāi)的通信裝置相同，未構(gòu)成為通過(guò)軟件程序來(lái)實(shí)現(xiàn)與用作為處理大量數(shù)據(jù)的外部存儲(chǔ)單元之間的數(shù)據(jù)收發(fā)。即，專(zhuān)利文獻(xiàn)7公開(kāi)的移動(dòng)信息終端裝置通過(guò)軟件程序來(lái)實(shí)現(xiàn)與外部存儲(chǔ)單元之間的數(shù)據(jù)收發(fā)，因此未采用實(shí)現(xiàn)與電路之間的訪問(wèn)較少的接口的結(jié)構(gòu)。因而，即使使用專(zhuān)利文獻(xiàn)7所公開(kāi)的技術(shù)，也不能削減電路規(guī)模。
[0029]專(zhuān)利文獻(xiàn)8及專(zhuān)利文獻(xiàn)9公開(kāi)的管理裝置不將數(shù)據(jù)存儲(chǔ)在外部存儲(chǔ)裝置中，而將程序如上述那樣存儲(chǔ)在ROM或者外部存儲(chǔ)裝置等中。專(zhuān)利文獻(xiàn)8及專(zhuān)利文獻(xiàn)9公開(kāi)的管理裝置并不是以縮小電路規(guī)模為目的的結(jié)構(gòu)。
[0030]在如上所述的專(zhuān)利文獻(xiàn)I?9中，作為基站裝置使用的通信裝置中，并未公開(kāi)用于削減電路規(guī)模的技術(shù)。因而，即使使用專(zhuān)利文獻(xiàn)I?9所公開(kāi)的技術(shù)，也不能降低基站裝置的功耗。
[0031]本發(fā)明的目的在于提供一種能以盡可能小的功耗與通信終端裝置進(jìn)行無(wú)線通信的基站裝置以及包括該基站裝置的通信系統(tǒng)。
解決技術(shù)問(wèn)題所采用的技術(shù)方案
[0032]本發(fā)明的基站裝置是能與通信終端裝置進(jìn)行無(wú)線通信的基站裝置，其特征在于，包括:通信處理單元，該通信處理單元進(jìn)行用于與所述通信終端裝置進(jìn)行通信的通信處理；以及數(shù)據(jù)交換單元，該數(shù)據(jù)交換單元對(duì)于暫時(shí)性地存儲(chǔ)有由所述通信處理單元進(jìn)行的通信處理中所處理的數(shù)據(jù)的外部存儲(chǔ)單元，進(jìn)行所述數(shù)據(jù)的讀取以及存儲(chǔ)的至少一種，并與所述通信處理單元之間進(jìn)行所述數(shù)據(jù)的交換，所述數(shù)據(jù)交換單元通過(guò)軟件程序來(lái)實(shí)現(xiàn)。
[0033]本發(fā)明的通信系統(tǒng)的特征在于，包括:所述本發(fā)明的基站裝置；以及能與所述本發(fā)明的基站裝置進(jìn)行無(wú)線通信的通信終端裝置。
發(fā)明效果
[0034]根據(jù)本發(fā)明的基站裝置，用于與通信終端裝置進(jìn)行通信的通信處理通過(guò)通信處理單元來(lái)進(jìn)行。通信處理單元所進(jìn)行的通信處理中處理的數(shù)據(jù)通過(guò)由軟件程序?qū)崿F(xiàn)的數(shù)據(jù)交換單元從外部存儲(chǔ)單元讀取出、或存儲(chǔ)到外部存儲(chǔ)單元，與通信處理單元進(jìn)行交換。由此，與外部存儲(chǔ)單元的訪問(wèn)通過(guò)由軟件程序?qū)崿F(xiàn)的數(shù)據(jù)交換單元來(lái)進(jìn)行，因此通信處理單元無(wú)需訪問(wèn)外部存儲(chǔ)單元。由此，能削減實(shí)現(xiàn)通信處理單元的電路規(guī)模，將功耗抑制得較小。因此，能以盡可能小的功耗來(lái)實(shí)現(xiàn)能與通信終端裝置進(jìn)行無(wú)線通信的基站裝置。還能簡(jiǎn)單地實(shí)現(xiàn)基站裝置的小型化。
[0035]根據(jù)本發(fā)明的通信系統(tǒng)，構(gòu)成包括上述優(yōu)異的本發(fā)明的基站裝置以及通信終端裝置的通信系統(tǒng)。由此，能使基站裝置的功耗變得盡可能小。并且，還能簡(jiǎn)單地實(shí)現(xiàn)基站裝置的小型化。
[0036]本發(fā)明的目的、特征、方面以及優(yōu)點(diǎn)通過(guò)以下詳細(xì)的說(shuō)明與附圖，能更為明了。
【專(zhuān)利附圖】

【附圖說(shuō)明】
[0037]圖1是表示現(xiàn)有技術(shù)的基站裝置I的結(jié)構(gòu)的框圖。
圖2是表示本發(fā)明的實(shí)施方式I的基站裝置2的結(jié)構(gòu)的框圖。
圖3是表示第二 3G電路部82與外部RAM相連接時(shí)的W-CDMA方式的FP處理中的下行舊有(legacy)處理的工作步驟的序列圖。 圖4是表示CPU83與外部RAM相連接時(shí)的W-CDMA方式的FP處理中的下行舊有處理的工作步驟的序列圖。
圖5是表示第二 3G電路部82與外部RAM相連接時(shí)的W-CDMA方式的FP處理中的HSDPA處理的工作步驟的序列圖。
圖6是表示CPU83與外部RAM相連接時(shí)的W-CDMA方式的FP處理中的HSDPA處理的工作步驟的序列圖。
圖7是表示利用CPU83處理FP處理時(shí)的工作步驟的序列圖。
圖8是表示圖3?圖7所示的處理中，執(zhí)行段分割處理的段分割部103的結(jié)構(gòu)的框圖。
圖9是表示將FP數(shù)據(jù)分割成段的狀態(tài)的圖。
圖10是表示進(jìn)行IP處理時(shí)接受處理的數(shù)據(jù)的格式的圖。
圖11是表示從段分割部將數(shù)據(jù)存儲(chǔ)到RAM時(shí)的格式的圖。
圖12是表示實(shí)現(xiàn)標(biāo)頭解析處理的結(jié)構(gòu)的框圖。
圖13是表示實(shí)現(xiàn)有效載荷處理的結(jié)構(gòu)的框圖。
圖14是表示包括CPU83、第二 3G電路部82以及第一 3G電路部81在內(nèi)的基站裝置2的整體結(jié)構(gòu)的框圖。
圖15是用于說(shuō)明第二 3G電路部82與CPn/F的定時(shí)的圖。
圖16是表示第二 3G電路部82的結(jié)構(gòu)的框圖。
圖17是表示包括CPU83以及外部RAMllO的結(jié)構(gòu)的框圖。
圖18是表示第二 3G電路部82與外部RAM相連接時(shí)的W-CDMA方式的FP處理中的上行舊有處理的工作步驟的序列圖。
圖19是表示CPU83與外部RAM相連接時(shí)的W-CDMA方式的FP處理中的上行舊有處理的工作步驟的步驟圖。
圖20是表示第二 3G電路部82的詳細(xì)結(jié)構(gòu)的圖。
圖21是表示實(shí)現(xiàn)控制幀處理的結(jié)構(gòu)的圖。
圖22是用于說(shuō)明第二 3G電路部82與CPn/F的定時(shí)的圖。
圖23是表示包含上行舊有處理中的FP處理的CPU83、外部RAM110、第一及第二 3G電路部81、82的整體結(jié)構(gòu)的圖。
圖24是表示第二 3G電路部82與外部RAM相連接時(shí)的控制幀處理中的舊有處理的工作步驟的序列圖。
圖25是表示CPU83與外部RAM相連接時(shí)的控制幀處理中的舊有處理的工作步驟的序列圖。
圖26是表示第二 3G電路部82與外部RAM相連接時(shí)的控制幀處理中的LG處理的工作步驟的其他示例的序列圖。
圖27是表示CPU83與外部RAM相連接，在CPU83以及第二 3G電路部82中進(jìn)行所有控制處理時(shí)的工作步驟的序列圖。
圖28是表示CPU83與外部RAM相連接、進(jìn)行所有控制處理時(shí)的工作步驟的序列圖。
圖29是表示本發(fā)明的實(shí)施方式4的基站裝置3的結(jié)構(gòu)的框圖。
圖30是表示本發(fā)明的實(shí)施方式5的基站裝置4的結(jié)構(gòu)的框圖?！揪唧w實(shí)施方式】
[0038]<現(xiàn)有技術(shù)>
在說(shuō)明本發(fā)明的基站裝置之前，先說(shuō)明作為本發(fā)明的現(xiàn)有技術(shù)的基站裝置。圖1是表示作為現(xiàn)有技術(shù)的基站裝置I的結(jié)構(gòu)的框圖?；狙b置I包括:高頻(Radio Frequency ;簡(jiǎn)稱(chēng):RF)部11、數(shù)字前端(Digital Front End ;簡(jiǎn)稱(chēng):DFE)電路部12、LTE電路部13、3G電路部14、CPU (Central Processing Unit:中央處理器)15、系統(tǒng)時(shí)鐘提供部16、第一天線17、以及第二天線18。
[0039]RF部11包括:第一雙工器(duplexer ;簡(jiǎn)稱(chēng):DUP)部21、第一開(kāi)關(guān)(簡(jiǎn)稱(chēng):SW)部22、第一無(wú)線發(fā)送部23、第一無(wú)線接收部24、第一下行無(wú)線接受部25、第二雙工器(簡(jiǎn)稱(chēng):DUP)部26、第二開(kāi)關(guān)(簡(jiǎn)稱(chēng):SW)部27、第二無(wú)線發(fā)送部28、第二無(wú)線接收部29以及第二下行無(wú)線接收部30。
[0040]DFE電路部12包括第一 DFE部31以及第二 DFE部32。DFE電路部12安裝于現(xiàn)場(chǎng)可編程門(mén)陣列(Field Programmable Gate Array ;簡(jiǎn)稱(chēng):FPGA)、或者專(zhuān)用集成電路(application specific integrated circuits ;簡(jiǎn)稱(chēng):ASIC)等。
[0041]LTE電路部13包括內(nèi)置數(shù)字信號(hào)處理器(Digital Signal Processor ;簡(jiǎn)稱(chēng):DSP)/LI引擎(Engine)部33以及內(nèi)置CPU34。內(nèi)置DSP/L1引擎部33包括:正交頻分多址接入(Orthogonal Frequency Division Multiple Access ;簡(jiǎn)稱(chēng):0FDMA)部 35、LTE 用信道編碼部 36、單載波頻分多址接入(Single Carrier-Frequency Division Multiple Access ;簡(jiǎn)稱(chēng):SC-FDMA)部37、LTE用信道解碼部38以及LTE用無(wú)線參數(shù)取得部39。
[0042]內(nèi)置CPU34包括:無(wú)線鏈路控制(Radio Link Control ;簡(jiǎn)稱(chēng):RLC)/介質(zhì)訪問(wèn)控制(Medium Access Control ;簡(jiǎn)稱(chēng):MAC)部40、分組數(shù)據(jù)匯聚協(xié)議(Packet Data ConvergenceProtocol ;簡(jiǎn)稱(chēng):F1DCP) /用戶(hù)層面的通用分組無(wú)線業(yè)務(wù)隧道協(xié)議(General Packet RadioService Tunneling Protocol-User ;簡(jiǎn)稱(chēng):GTP-U)部 41、LTE 用互聯(lián)網(wǎng)協(xié)議(InternetProtocol ;簡(jiǎn)稱(chēng):IP)處理部(下面，有時(shí)簡(jiǎn)稱(chēng)為“IP部”)42、LTE用互聯(lián)網(wǎng)協(xié)議安全(IPSecurity ;簡(jiǎn)稱(chēng):1Psec)部 43、LTE 用應(yīng)用程序(application ;簡(jiǎn)稱(chēng):AP)部 44、LTE 用平臺(tái)(platform ;簡(jiǎn)稱(chēng):PF)部45、網(wǎng)絡(luò)參數(shù)取得部46、數(shù)據(jù)卸載部48以及系統(tǒng)時(shí)鐘校正部49。
[0043]3G電路部14包括:擴(kuò)頻調(diào)制部50、3G用信道編碼部51、解擴(kuò)解調(diào)部52、3G用信道解碼部53。
[0044]CPU15 包括:高速下行分組接入(High Speed Downlink Packet Access ;簡(jiǎn)稱(chēng):HSDPA)用介質(zhì)訪問(wèn)控制(Medium Access Control-HSDPA ;簡(jiǎn)稱(chēng):MAC_hs)部54、增強(qiáng)型上行鏈路(Enhanced Uplink ;簡(jiǎn)稱(chēng):EUL)用介質(zhì)訪問(wèn)控制(Medium Access Control-EUL ;簡(jiǎn)稱(chēng):MAC-e)部55、幀協(xié)議(Frame Protocol ;簡(jiǎn)稱(chēng):FP)處理部(下面，有時(shí)簡(jiǎn)稱(chēng)為“FP部”)56、3G用無(wú)線參數(shù)取得部57、3G用IP部58、3G用IPsec部59、以太網(wǎng)(注冊(cè)商標(biāo))經(jīng)由點(diǎn)對(duì)點(diǎn)協(xié)議(Point to Point Protocol over Ethernet (注冊(cè)商標(biāo));簡(jiǎn)稱(chēng):PPPoE)部 60、3G 用 AP部61以及3G用PF部62。
[0045]RF部11與DFE電路部12構(gòu)成無(wú)線收發(fā)部71。無(wú)線收發(fā)部71將要發(fā)送的基帶發(fā)送信號(hào)轉(zhuǎn)換成射頻信號(hào)。此外，無(wú)線收發(fā)部71將接收到的接收射頻信號(hào)轉(zhuǎn)換成接收基帶信號(hào)。無(wú)線收發(fā)部71由安裝于FPGA或ASIC的電路以及RF元器件構(gòu)成。
[0046]在LTE電路部13中，內(nèi)置DSP/L1引擎部33、內(nèi)置CPU34的RLC/MAC部40、以及PDCP/GTP-U41構(gòu)成LTE用基帶部72。LTE用基帶部72起到LTE用的基帶部的作用。
[0047]在LTE電路部13中，內(nèi)置CPU34的LTE用AP部44、LTE用PF部45以及網(wǎng)絡(luò)參數(shù)取得部46構(gòu)成進(jìn)化節(jié)點(diǎn)基站(Evolved Node Base Station ;簡(jiǎn)稱(chēng):eNB)控制部73。eNB控制部73對(duì)在LTE方式的移動(dòng)通信系統(tǒng)中起到作為基站裝置的eNB的作用的部位進(jìn)行控制，進(jìn)行關(guān)于與LTE方式所對(duì)應(yīng)的功能(下面，有時(shí)稱(chēng)為“LTE側(cè)功能”)有關(guān)的呼叫處理、呼叫處理監(jiān)視、線路設(shè)定、以及管理、維護(hù)監(jiān)視及狀態(tài)管理等。
[0048]3G電路部14、CPU15的MAC — hs部54、MAC_e部55、FP部56以及3G用無(wú)線參數(shù)取得部57構(gòu)成3G用基帶部74。3G用基帶部74起到W-CDMA用的基帶部的作用。
[0049]CPU15的3G用AP部61以及3G用PF部62構(gòu)成NB控制部75。NB控制部75對(duì)在3G方式的移動(dòng)通信系統(tǒng)中起到作為基站裝置的NodeB (下面有時(shí)稱(chēng)為“NB”)的作用的部位進(jìn)行控制，進(jìn)行與3G方式所對(duì)應(yīng)的功能(下面，有時(shí)稱(chēng)為“3G側(cè)功能”)有關(guān)的呼叫處理、呼叫處理監(jiān)視、線路設(shè)定、以及管理、維護(hù)監(jiān)視及狀態(tài)管理等。
[0050]LTE 電路部 13 的內(nèi)置 CPU34 的 LTE 用 IP 部 42 和 LTE 用 IPsec 部 43、CPU15 的 3G用IP部58、3G用IPsec部59、以及PPPoE部60構(gòu)成有線側(cè)終端部76。有線側(cè)終端部76作為以太網(wǎng)(Ethernet:注冊(cè)商標(biāo))以及IP信號(hào)的終端。此外，有線側(cè)終端部76與接收來(lái)自Ipsec功能、操作系統(tǒng)(operation system ;簡(jiǎn)稱(chēng):0PS)、AP、PF、核心網(wǎng)絡(luò)等上位裝置等的緊急(emergency ;簡(jiǎn)稱(chēng):EM)信號(hào)時(shí)的裝置復(fù)位功能相對(duì)應(yīng)。
[0051]LTE電路部13的內(nèi)置CPU34的系統(tǒng)時(shí)鐘校正部49和與系統(tǒng)時(shí)鐘校正部49相連接的系統(tǒng)時(shí)鐘提供部16 —起構(gòu)成時(shí)鐘部77。時(shí)鐘部77為了生成無(wú)線收發(fā)部71、LTE用基帶部72以及3G用基帶部74等所使用的基準(zhǔn)時(shí)鐘信息，導(dǎo)入使用全球定位系統(tǒng)(GlobalPositioning System ;簡(jiǎn)稱(chēng):GPS)或網(wǎng)絡(luò)時(shí)間協(xié)議(Network Time Protocol ;簡(jiǎn)稱(chēng):NTP)月艮務(wù)器等的校正方式，生成穩(wěn)定性高的基準(zhǔn)定時(shí)。
[0052]RF部71的第一 DUP部21與第一天線17相連接。第一 DUP部21是用于利用一個(gè)天線、具體而言利用第一天線17來(lái)實(shí)現(xiàn)發(fā)送信號(hào)的發(fā)送與接收信號(hào)的接收的天線共用器。第一 DUP部21包括發(fā)送濾波器與接收濾波器，該發(fā)送濾波器在預(yù)先設(shè)定的頻帶中，僅使發(fā)送所使用的頻帶的信號(hào)通過(guò)，該接收濾波器僅使接收所使用的頻帶的信號(hào)通過(guò)。
[0053]第一 SW部22對(duì)從第一無(wú)線發(fā)送部23輸出的下行用戶(hù)數(shù)據(jù)的RF信號(hào)的發(fā)送處理、與利用第一下行無(wú)線接收部25進(jìn)行的下行頻帶的RF信號(hào)的接收處理進(jìn)行切換。
[0054]第一無(wú)線發(fā)送部23基于由第一 DFE部31提供的信號(hào)生成下行用戶(hù)數(shù)據(jù)的RF信號(hào)，并經(jīng)由第一 SW部22、第一 DUP部21以及第一天線17發(fā)送所生成的RF信號(hào)。
[0055]第一無(wú)線接收部24經(jīng)由第一天線17、接收由第一 DUP部21提供的接收信號(hào)，并提供給第一 DFE部31。
[0056]第一下行無(wú)線接收部25基于經(jīng)由第一天線17接收到的、由第一 DUP部21提供的接收信號(hào)，生成下行頻帶的RF信號(hào)，并將生成的RF信號(hào)提供給第一 DFE部31。
[0057]RF部11的第二 DUP部26與第二天線18相連接。第二 DUP部26是用于利用一個(gè)天線、具體而言利用第二天線18來(lái)實(shí)現(xiàn)發(fā)送信號(hào)的發(fā)送與接收信號(hào)的接收的天線共用器。第二 DUP部26包括發(fā)送濾波器與接收濾波器，該發(fā)送濾波器在預(yù)先設(shè)定的頻帶中，僅使發(fā)送所使用的頻帶的信號(hào)通過(guò)，該接收濾波器僅使接收所使用的頻帶的信號(hào)通過(guò)。
[0058]第二 SW部27對(duì)從第二無(wú)線發(fā)送部28輸出的下行用戶(hù)數(shù)據(jù)的RF信號(hào)的發(fā)送處理、與利用第二下行無(wú)線接收部30進(jìn)行的下行頻帶的RF信號(hào)的接收處理進(jìn)行切換。
[0059]第二無(wú)線發(fā)送部28基于由第二 DFE部32提供的信號(hào)生成下行用戶(hù)數(shù)據(jù)的RF信號(hào)，并經(jīng)由第二 SW部27、第二 DUP部26以及第二天線18發(fā)送所生成的RF信號(hào)。
[0060]第二無(wú)線接收部29經(jīng)由第二天線18、接收由第二 DUP部26提供的接收信號(hào)，并提供給第二 DFE部32。
[0061]第二下行無(wú)線接收部30基于經(jīng)由第二天線18接收到的、由第二 DUP部26提供的接收信號(hào)，生成下行頻帶的RF信號(hào)，并將生成的RF信號(hào)提供給第二 DFE部32。
[0062]DFE電路部12的第一DFE部31以及第二 DFE部32由有限脈沖響應(yīng)濾波器(FiniteImpulse Response Filter ;簡(jiǎn)稱(chēng):FIR)等數(shù)字濾波器來(lái)實(shí)現(xiàn)。第二 DFE部32在基帶信號(hào)的頻帶中、對(duì)3G方式所對(duì)應(yīng)的信號(hào)(下面，有時(shí)稱(chēng)為“3G信號(hào)”)以及LTE方式所對(duì)應(yīng)的信號(hào)(下面，有時(shí)稱(chēng)為“LTE信號(hào)”)進(jìn)行頻帶限制。
[0063]第一 DFE部31在發(fā)送處理中，即使變成高頻，也處于能將3G信號(hào)與LTE信號(hào)頻率分離的狀態(tài)，從而分別獲取3G信號(hào)以及LET信號(hào)。第一 DFE部31在接收處理中，利用RF部11的第二無(wú)線接收部29在基帶區(qū)域?qū)⒏哳l中包含3G信號(hào)區(qū)域和LTE信號(hào)區(qū)域的寬頻帶的信號(hào)進(jìn)行下變頻，利用數(shù)字濾波器對(duì)由此獲得的信號(hào)實(shí)施分離出3G信號(hào)頻帶與LTE信號(hào)頻帶的處理，從而分別獲取3G信號(hào)以及LTE信號(hào)。
[0064]第一 DFE部31與第二 DFE部32分別與LTE電路部13的內(nèi)置DSP/L1引擎部33的OFDMA部35、SC-FDMA部37以及LTE用無(wú)線參數(shù)取得部39相連接。此外，第二 DFE部32與3G電路部14的擴(kuò)頻調(diào)制部5和解擴(kuò)解調(diào)部52、以及CPU15的3G用線參數(shù)取得部57相連接。
[0065]內(nèi)置DSP/L1引擎部33的內(nèi)置DSP是指內(nèi)置于LTE電路部13中的數(shù)字信號(hào)處理器(Digital Signal Processor)。DSP搭載有軟件程序(下面,有時(shí)簡(jiǎn)稱(chēng)為“軟件”),并能夠執(zhí)行與數(shù)字信號(hào)處理相適應(yīng)的處理。LlEngine是指對(duì)以下的參考文獻(xiàn)I~3中所定義的層I (Layerl)功能進(jìn)行處理的協(xié)處理器。
參考文獻(xiàn) 1:3GPPTS36.211V10.1.0
參考文獻(xiàn) 2:3GPPTS36.212V10.1.0
參考文獻(xiàn) 3:3GPPTS36.213V10.1.0
[0066]OFDMA部35進(jìn)行用于OFDMA的調(diào)制處理。OFDMA部35主要具有參考文獻(xiàn)1、3中定義的調(diào)制功能。LTE用信道編碼部36進(jìn)行信道編碼，具體而言，進(jìn)行糾錯(cuò)編碼。SC-FDMA部37進(jìn)行用于SC-FDMA的解調(diào)處理。SC-FDMA部37主要具有參考文獻(xiàn)1、3中定義的解調(diào)功能。LTE用信道解碼部38進(jìn)行接收信道的解碼。
[0067]LTE用無(wú)線參數(shù)取得部39對(duì)從第一及第二天線17、18的至少某一個(gè)天線中取得、并經(jīng)過(guò)第一下行無(wú)線接收部25以及第二下行無(wú)線接收部30進(jìn)行下變頻后的下行數(shù)據(jù)的振幅強(qiáng)度或電強(qiáng)度進(jìn)行測(cè)定。此外，LTE用無(wú)線參數(shù)取得部39對(duì)數(shù)據(jù)進(jìn)行解調(diào)以及解碼，并對(duì)廣播信息等的內(nèi)容進(jìn)行解析，從而取得來(lái)自相鄰基站的電場(chǎng)強(qiáng)度等、3G方式以及LTE方式這兩種方式的周邊小 區(qū)的環(huán)境信息。
[0068]內(nèi)置CPU34是內(nèi)置于LTE電路部13中的CPU。內(nèi)置CPU34搭載有軟件程序，并能執(zhí)行該軟件程序。RLC/MAC部40進(jìn)行無(wú)線鏈路控制(RLC)以及介質(zhì)訪問(wèn)控制(MAC)。TOCP/GTP-U部41進(jìn)行PDCP處理以及GTP-U處理。[0069]LTE用IP部42對(duì)LTE信號(hào)進(jìn)行IP處理。IP處理將在后文中闡述。LTE用IP部42將對(duì)LTE信號(hào)進(jìn)行IP處理而生成的數(shù)據(jù)提供給LTE用IPsec部43。
[0070]LTE用IPsec部43具有將由LTE用IP部42提供的數(shù)據(jù)進(jìn)行加密的安全功能。LTE用IPsec部43使用內(nèi)置于LTE電路部13內(nèi)的專(zhuān)用的協(xié)處理器，來(lái)實(shí)現(xiàn)上述安全功能。由此，僅利用軟件處理就能將需要高頻的CUP內(nèi)核的工作頻率抑制地較低，從而能抑制功耗。LTE用IPsec部43將加密后的數(shù)據(jù)提供給CPU15的PPPoE部60。
[0071]LTE用AP部44具有控制基站裝置I的LTE側(cè)功能的應(yīng)用程序功能。LTE用PF部45具有控制基站裝置I的LTE側(cè)功能的平臺(tái)功能。
[0072]網(wǎng)絡(luò)參數(shù)取得部46具有取得比基站裝置1、與移動(dòng)管理實(shí)體(MobilityManagement Entity ;簡(jiǎn)稱(chēng):MME)以及服務(wù)網(wǎng)關(guān)(Serving Gateway ;簡(jiǎn)稱(chēng):SGW)等基站上位裝置的接口更靠上位側(cè)的網(wǎng)絡(luò)信息的功能。
[0073]數(shù)據(jù)卸載部48具有數(shù)據(jù)卸載功能。數(shù)據(jù)卸載功能是指在傳輸數(shù)據(jù)時(shí)，不經(jīng)由通常的移動(dòng)電話(huà)網(wǎng)，而通過(guò)利用互聯(lián)網(wǎng)線路，來(lái)減輕通信量負(fù)載的功能。數(shù)據(jù)卸載功能采用全部由軟件來(lái)實(shí)現(xiàn)的結(jié)構(gòu)，因此能夠通過(guò)利用遠(yuǎn)程升級(jí)進(jìn)行軟件更新，來(lái)添加或刪除功能。
[0074]系統(tǒng)時(shí)鐘提供部16是能利用壓控晶體振蕩器(Voltage Controlled XtalOscillator ;簡(jiǎn)稱(chēng):VCX0)以及溫度補(bǔ)償晶體振蕩器(Temperature Compensated XtalOscillator ;簡(jiǎn)稱(chēng):TCX0)等的電壓控制來(lái)改變頻率的時(shí)鐘發(fā)送源。系統(tǒng)時(shí)鐘校正部49將從GPS或NTP服務(wù)器等獲得的精確的時(shí)刻信息所表示的時(shí)刻與從系統(tǒng)時(shí)鐘提供部16輸出的時(shí)刻信息所表示的時(shí)刻進(jìn)行比較，在兩個(gè)的時(shí)刻的差分超過(guò)某規(guī)定差分時(shí)，進(jìn)行系統(tǒng)時(shí)鐘提供部16的電壓控制，對(duì)時(shí)鐘頻率進(jìn)行校正，使得變成精確的時(shí)刻信息。
[0075]CPU15的MAC-hs·部54具有進(jìn)行HSDPA時(shí)所需的層2的MAC調(diào)度功能。HSDPA是提高W-CDMA方式的下行方向的數(shù)據(jù)傳送速度的方式。MAC-e部55具有進(jìn)行EUL時(shí)所需的層2的MAC調(diào)度功能。EUL也被稱(chēng)為高速上行分組接入(High Speed Uplink Packet Access ；簡(jiǎn)稱(chēng):HSUPA)，是提高W-CDMA方式的上行方向的數(shù)據(jù)傳送速度的方式。HSDPA以及EUL是第3.5代(3.5th generation ;簡(jiǎn)稱(chēng):3.5G)的通信方式。本實(shí)施方式在無(wú)特別說(shuō)明的情況下，3G方式包含3.5G方式。
[0076]FP部56進(jìn)行FP終端處理。FP部56作為FP終端處理，主要具有進(jìn)行以下參考文獻(xiàn)4、5中所定義的FP格式的組幀的功能，具體而言，具有生成FP格式的功能以及解除FP格式的功能。圖1中，F(xiàn)P部56設(shè)置于CPU15中，F(xiàn)P終端處理利用由CPU15所進(jìn)行的軟件處理來(lái)實(shí)現(xiàn)，但FP部56也可以設(shè)置于3G電路部14中，利用3G電路部14進(jìn)行FP終端處理。
參考文獻(xiàn) 4:3GPPTS25.427V10.0.1
參考文獻(xiàn) 5:3GPPTS25.435V10.1.0
[0077]3G用無(wú)線參數(shù)取得部57對(duì)從第二天線18取得的下行數(shù)據(jù)的振幅強(qiáng)度或電強(qiáng)度進(jìn)行測(cè)定，此外，對(duì)數(shù)據(jù)進(jìn)行解調(diào)及解碼，并對(duì)廣播信息的內(nèi)容進(jìn)行解析，從而取得來(lái)自相鄰基站的電場(chǎng)強(qiáng)度等3G方式的周邊小區(qū)的環(huán)境信息。圖1中，構(gòu)成為將來(lái)自一根天線、具體而言為第二天線18的數(shù)據(jù)輸入至3G用無(wú)線參數(shù)取得部57中并進(jìn)行解析，但也可以與LTE側(cè)相同，構(gòu)成為將來(lái)自第一天線17的數(shù)據(jù)也輸入至3G用無(wú)線參數(shù)取得部57中，對(duì)來(lái)自?xún)筛炀€的數(shù)據(jù)進(jìn)行解析。由此，能獲得分集效果，從而能更正確地獲取周邊小區(qū)的環(huán)境信息。
[0078]3G用IP部58具有進(jìn)行層3的IP幀數(shù)據(jù)的處理(下面，有時(shí)稱(chēng)為“組幀”)的功能。3G用IP部58將IP幀數(shù)據(jù)提供給3G用IPsec部59。
[0079]3G用IPsec部59具有將由3G用IP部58提供的IP幀數(shù)據(jù)進(jìn)行加密的安全功能。3G用IPsec部59使用內(nèi)置于CPU15中的專(zhuān)用協(xié)處理器來(lái)實(shí)現(xiàn)上述安全功能。由此，僅利用軟件處理就能將需要高頻的CUP內(nèi)核的工作頻率抑制得較低，從而能抑制功耗。3G用IPsec部59將加密后的IP幀數(shù)據(jù)提供給PPPoE部60。
[0080]PPPoE部60對(duì)由LTE用IPsec部43提供的數(shù)據(jù)與由3G用IPsec部59提供的數(shù)據(jù)進(jìn)行PPPoE協(xié)議所對(duì)應(yīng)的處理。PPPoE部60經(jīng)由LTE側(cè)的接口即SI接口與MME以及SGW相連接。此外，PPPoE部60經(jīng)由3G側(cè)的接口即Iub接口或Iuh接口與基站控制裝置(RadioNetwork Controller ;簡(jiǎn)稱(chēng):RNC)相連接。
[0081]3G用AP部61具有控制基站裝置I的3G側(cè)功能的應(yīng)用程序功能。3G用AP部62具有控制基站裝置I的3G側(cè)功能的平臺(tái)功能。
[0082]3G電路部14由3G用大規(guī)模集成電路(Large Scale Integration ;簡(jiǎn)稱(chēng):LSI,下面有時(shí)稱(chēng)為“3G-LSI”)構(gòu)成。3G-LSI利用例如FPGA或ASIC來(lái)實(shí)現(xiàn)。
[0083]3G電路部14的擴(kuò)頻調(diào)制部50進(jìn)行擴(kuò)頻調(diào)制處理。3G用信道編碼部51進(jìn)行信道編碼，具體而言，進(jìn)行糾錯(cuò)編碼。解擴(kuò)解調(diào)部52進(jìn)行通過(guò)解擴(kuò)來(lái)解調(diào)的解擴(kuò)解調(diào)處理。3G用信道解碼部53進(jìn)行接收信道的解碼。
[0084]擴(kuò)頻調(diào)制部50以及解擴(kuò)解調(diào)部52主要具有以下參考文獻(xiàn)6?8所定義的功能。3G用信道編碼部51以及3G用信道編碼部53主要具有以下的參考文獻(xiàn)9所定義的功能。
參考文獻(xiàn) 6:3GPPTS25.211 參考文獻(xiàn) 7:3GPPTS25.213 參考文獻(xiàn) 8:3GPPTS25.214 參考文獻(xiàn) 9:3GPPTS25.212
[0085]圖1所示的基站裝置I是應(yīng)對(duì)3G方式、具體而言是應(yīng)對(duì)W-CDMA方式與LTE方式這兩種方式的共用基站裝置(下面有時(shí)稱(chēng)為“雙基站裝置”)。
[0086]圖1所示的基站裝置I中，具有應(yīng)對(duì)3G方式的功能的部位(下面，有時(shí)稱(chēng)為“3G側(cè)功能部位”)包括:第二天線18、RF部11的第二 DUP部26、第二 SW部27、第二無(wú)線發(fā)送部28、第二無(wú)線接收部29以及第二下行無(wú)線接收部30、DFE電路部12的第二 DFE部32、3G電路部14的W-CDMA方式的擴(kuò)頻調(diào)制部50、3G用信道編碼部51、解擴(kuò)解調(diào)部52以及3G用信道解碼部53、CPU15的MAC-hs部54、MAC_e部55、FP部56、3G用無(wú)線參數(shù)取得部57、3G用IP 部 58、3G 用 IPsec 部 59、PPPoE 部 60、3G 用 AP 部 61 以及 3G 用 PF 部 62。
[0087]具有應(yīng)對(duì)LTE方式的功能的部位(下面，有時(shí)稱(chēng)為“LTE側(cè)功能部位”)包括:第一天線17、RF部11的第IDUP部21、第ISW部22、第一無(wú)線發(fā)送部23、第一無(wú)線接收部24、第一下行無(wú)線接收部25、DFE電路部12的第一 DFE部31、構(gòu)成LTE電路部13的OFDMA部35、LTE用信道編碼部36、SC-FDMA部37、LTE用信道解碼部38、LTE用無(wú)線參數(shù)取得部39、RLC/MAC 部 40、PDCP/GTP-U 部 41、LTE 用 IP 部 42、LTE 用 IPsec 部 43、LTE 用 AP 部 44、LTE用PF部45、網(wǎng)絡(luò)參數(shù)取得部46、數(shù)據(jù)卸載部48以及系統(tǒng)時(shí)鐘校正部49。
[0088]如上圖1所示的基站裝置I中，利用DFE電路部12在數(shù)字基帶區(qū)域中將不同方式的信號(hào)的頻帶并列或分割。
[0089]原來(lái)作為高頻(RF)的處理，需要LTE方式的2個(gè)系統(tǒng)、3G方式的I個(gè)系統(tǒng)，合計(jì)3個(gè)系統(tǒng)，但在圖1所示的基站裝置I中，在如上所述的數(shù)字基帶區(qū)域進(jìn)行處理，因此處理所需的系統(tǒng)為2個(gè)系統(tǒng)即可。
[0090]由此，通過(guò)減少高頻(RF)處理系統(tǒng)的個(gè)數(shù)，從而能降低RF部11中的消耗電力，例如能降低放大器等的功耗。此外，能實(shí)現(xiàn)基站裝置I的小型化以及低成本化。
[0091]圖1中，連接各功能部位彼此的線主要表示數(shù)據(jù)信號(hào)線。LTE用AP部44、LTE用PF部45、3G用AP部61以及3G用PG部62應(yīng)該與要控制的各功能相連接，但省略了信號(hào)線的圖示。其中，將3G用PG部62和LTE用PF部45相連接的信號(hào)線是用于實(shí)現(xiàn)CS回落等3G側(cè)功能與LTE側(cè)功能的協(xié)同動(dòng)作所涉及的功能的信號(hào)線，因此未省略。
[0092]另外，圖1所示的基站裝置I中，LTE電路部13為能安裝內(nèi)置DSP以及內(nèi)置CPU34等的軟件處理的靈活結(jié)構(gòu)。因此，通過(guò)使LTE電路部13LSI化，例如ASIC化，從而具有能更靈活地應(yīng)對(duì)規(guī)格變更的狀態(tài)，并且能實(shí)現(xiàn)功耗的降低、小型化以及低成本化。3G電路部14也同樣通過(guò)LSI化、例如ASIC化，能實(shí)現(xiàn)功耗的降低、小型化以及低成本化。
[0093]圖1所示的基站裝置I中，需要一個(gè)3G方式用的RF系統(tǒng)和兩個(gè)LTE方式用的RF系統(tǒng)，合計(jì)3個(gè)RF系統(tǒng)，但通過(guò)在安裝于FPGA或ASIC等的DFE電路部12中安裝DFE(Digital Front End:數(shù)字前端)功能,從而能變成兩個(gè)系統(tǒng)。由此,能實(shí)現(xiàn)裝置價(jià)格的降低、低功耗及裝置的小型化。
[0094]DFE是3G/LTE頻帶的數(shù)字分離/結(jié)合技術(shù)。對(duì)于收發(fā)信號(hào)，適應(yīng)性地進(jìn)行3G方式以及LTE方式的頻帶分配及結(jié)合，從而3G方式以及LTE方式能共用上述兩個(gè)RF系統(tǒng)中的一個(gè)。
[0095]圖1所示的基站裝置I能通過(guò)在適于運(yùn)算處理的LTE電路部13內(nèi)的內(nèi)置DSP、與相同地安裝于LTE電路部13中的LlEngine (FET、DFT、LLR、循環(huán)冗余檢查(CyclicRedundancy Checksum ;簡(jiǎn)稱(chēng):CRC)、Turbo/Viterbi解碼器等層I功能的協(xié)處理器)中安裝0FDMA、SC-FDMA、信道編碼、信道解碼、無(wú)線參數(shù)取得功能等來(lái)實(shí)現(xiàn)。無(wú)線參數(shù)取得功能是在3G側(cè)功能以及LTE側(cè)功能這兩種功能的服務(wù)均處于停止中時(shí)利用LTE電路進(jìn)行接收處理的功能。
[0096]內(nèi)置于LTE電路部13中的內(nèi)置CPU34中安裝有系統(tǒng)時(shí)鐘校正功能，因此能利用NTP服務(wù)器校正方式降低基站生成時(shí)鐘脈沖的波動(dòng)，能夠?qū)崿F(xiàn)基準(zhǔn)振蕩器的低成本化與頻率精度可靠性。系統(tǒng)時(shí)鐘提供功能能采用廉價(jià)的基準(zhǔn)振蕩器即TCXO或VCX0。由此，能實(shí)現(xiàn)裝置成本的降低。
[0097]此外，通過(guò)在CPU15或LTE電路部13的內(nèi)置CPU34中設(shè)置家用網(wǎng)關(guān)連接功能，從而能使家用電氣設(shè)備與基站裝置I進(jìn)行聯(lián)動(dòng)。
[0098]圖1所示的基站裝置I中，LTE側(cè)功能的主要功能與3G側(cè)功能的主要功能在硬件層面上獨(dú)立。具體而言，承擔(dān)LTE側(cè)功能的主要功能的LTE電路部13與承擔(dān)3G側(cè)功能的主要功能的3G用電路部14獨(dú)立設(shè)置。由此，能簡(jiǎn)單地停止LTE方式與3G方式中的某一個(gè)通信方式的功能。
[0099]圖1所示的基站裝置I中，3G側(cè)的用戶(hù)數(shù)據(jù)的通路即FP部56、3G用IP部58、3G用IPsec部59以及PPPoE部60通過(guò)CPU15的軟件處理來(lái)實(shí)現(xiàn)，因此在CPU15中軟件處理的負(fù)載可能過(guò)大。因此，本發(fā)明的基站裝置中采用如下所示的各實(shí)施方式的結(jié)構(gòu)。
[0100]<實(shí)施方式I > 圖2是表示本發(fā)明的實(shí)施方式I的基站裝置2的結(jié)構(gòu)的框圖。本實(shí)施方式中的基站裝置2的結(jié)構(gòu)與上述圖1所示的現(xiàn)有技術(shù)的基站裝置I的結(jié)構(gòu)相類(lèi)似，因此對(duì)相對(duì)應(yīng)的部分標(biāo)注相同的參考符號(hào)，并省略共通的說(shuō)明。
[0101]本實(shí)施方式的基站裝置2包括:RF部11、DFE電路部12、LTE電路部13A、系統(tǒng)時(shí)鐘提供部16、第一天線17、第二天線18、第一 3G電路部81、第二 3G電路部82、CPU83以及IPsec專(zhuān)用電路部84。
[0102]RF部11以及DFE電路部12與現(xiàn)有技術(shù)中的基站裝置I的RF部11以及DFE電路部12具有相同的結(jié)構(gòu)。第一 3G電路部81與現(xiàn)有技術(shù)中的基站裝置I的3G電路部14具有相同的結(jié)構(gòu)。LTE電路部13A具有從現(xiàn)有技術(shù)中的基站裝置I的LTE電路部13中去除系統(tǒng)時(shí)鐘校正部49后的結(jié)構(gòu)。
[0103]在上述的現(xiàn)有技術(shù)中，F(xiàn)P部56、3G用IP部58、3G用IPsec部59以及PPPoE部60如圖1所示由CPU15來(lái)實(shí)現(xiàn)，而在本實(shí)施方式中，由硬件電路即第二 3G電路部82及IPsec專(zhuān)用電路部84來(lái)實(shí)現(xiàn)。也就是說(shuō)，本實(shí)施方式中，F(xiàn)P部56、3G用IP部58、IPsec部59以及PPPoE部60構(gòu)成不同于CPU83的其他電路。
[0104]第二 3G電路部82包括FP部56、3G用IP部58、PPPoE部60以及切換開(kāi)關(guān)(簡(jiǎn)稱(chēng):Sff)部85。第一 3G電路部81以及第二 3G電路部82也可以構(gòu)成為一個(gè)電路。IPsec專(zhuān)用電路部84包括3G用IPsec部59。切換SW部85將PPPoE部60的連接目的地切換成IPsec專(zhuān)用電路部84的3G用IPsec部59、或者LTE電路部13A的內(nèi)置CPU34A的LTE用IPsec部43。第二 3G電路部82以及IPsec專(zhuān)用電路部84由FPGA或LSI等ASIC等電路來(lái)實(shí)現(xiàn)。
[0105]本實(shí)施方式中，CPU83包括:MAC-hs部54、MAC-e部55、3G用無(wú)線參數(shù)取得部57、3G用AP部61、3G用PF部62以及系統(tǒng)時(shí)鐘校正部49。
[0106]RF部11與DFE電路部12構(gòu)成無(wú)線收發(fā)部71。在LTE電路部13A的內(nèi)置DSP/L1引擎部33、內(nèi)置CPU34A的RLC/MAC部40、以及PDCP/GTP-U部41構(gòu)成LTE用基帶部72。LTE用基帶部72進(jìn)行上述參考文獻(xiàn)I?3等所定義的LTE方式的IFFT以及FFT、信道編碼及信道解碼的數(shù)據(jù)處理、多輸入多輸出(Multiple Input Multiple Output ;簡(jiǎn)稱(chēng):ΜΙΜΟ)處理、
以及調(diào)度處理等。
[0107]內(nèi)置CPU34A的LTE用AP部44、LTE用PF部45以及網(wǎng)絡(luò)參數(shù)取得部46構(gòu)成eNB控制部73。第一 3G電路部81、CPU83的MAC — hs部54、MAC-e部55及3G用無(wú)線參數(shù)取得部57、第二 3G電路部82的FP部56構(gòu)成3G用基帶部74A。3G用基帶部74A進(jìn)行參考文獻(xiàn)6?9等所定義的W-CDMA方式的基帶信號(hào)處理。
[0108]CPU83的3G用AP部61以及3G用PF部62構(gòu)成NB控制部75。LTE電路部13A的LTE用IP部42及LTE用IPsec部43、第二 3G電路部82的3G用IP部58、PPPoE部60及切換SW部85、IPsec專(zhuān)用電路部84的3G用IPsec部59構(gòu)成有線側(cè)終端部76A。CPU83的系統(tǒng)時(shí)鐘校正部49和與系統(tǒng)時(shí)鐘校正部49相連的系統(tǒng)時(shí)鐘提供部16構(gòu)成時(shí)鐘部77A。
[0109]本實(shí)施方式中，LTE側(cè)功能部位的結(jié)構(gòu)除了將系統(tǒng)時(shí)鐘校正部49從上述現(xiàn)有技術(shù)中的LTE電路部13移動(dòng)到CPU83以外，其他結(jié)構(gòu)與上述圖1所示的現(xiàn)有技術(shù)的結(jié)構(gòu)相同。
[0110]3G側(cè)功能部位的結(jié)構(gòu)與上述圖1所示的基站裝置I的結(jié)構(gòu)不同。具體而言，3G側(cè)功能部位包括:第二天線18、RF部11的第二 DUP部26、第二 SW部27、第二無(wú)線發(fā)送部28、第二無(wú)線接收部29以及第二下行無(wú)線接收部30、DFE電路部12的第二 DFE部32、第一 3G電路部81的W-CDMA方式的擴(kuò)頻調(diào)制部50、3G用信道編碼部51、解擴(kuò)解調(diào)部52及3G用信道解碼部53、第二 3G電路部82的FP部56、3G用IP部58、3G用IPsec部59、PPPoE部60及切換SW部85、CPU83的MAC-hs部54、MAC_e部55、3G用無(wú)線參數(shù)取得部57、3G用AP部61、3G用PF部62及系統(tǒng)時(shí)鐘校正部49。
[0111]本實(shí)施方式的基站裝置2中，作為3G用的IPsec，設(shè)置有IPsec專(zhuān)用電路部84，3G方式中的IPsec功能通過(guò)IPsec專(zhuān)用電路部84來(lái)實(shí)現(xiàn)。但并不限于此,在本發(fā)明的其他實(shí)施方式中，也可以不設(shè)置IPsec專(zhuān)用電路部84及切換SW部85，而使用LTE用IPsec部43來(lái)實(shí)現(xiàn)3G方式中的IPsec功能。在該情況下，第二 3G電路部82的IP部58與LTE電路部13A的內(nèi)置CPU34A的LTE用IPsec部43相連接。LTE用IPsec部43直接與第二 3G電路部82的PPPoE部60相連接。
[0112]如上所述，本實(shí)施方式中，F(xiàn)P部56、3G用IP部58、IPsec部59以及PPPoE部60通過(guò)硬件電路實(shí)現(xiàn)。由此，能夠不進(jìn)行用戶(hù)數(shù)據(jù)的導(dǎo)通，取得參數(shù)，并僅進(jìn)行控制傳輸速度等調(diào)度功能，來(lái)構(gòu)成MAC-hs部54及MAC-e部55。因而，如圖2所示，能夠僅通過(guò)硬件電路來(lái)構(gòu)成3G側(cè)的用戶(hù)數(shù)據(jù)的通信路徑，因此能減輕軟件處理的負(fù)荷。本實(shí)施方式中，還能達(dá)到與上述現(xiàn)有技術(shù)同樣的效果。
[0113]由此，在本實(shí)施方式的基站裝置2中，3G側(cè)的用戶(hù)數(shù)據(jù)通信路徑由硬件電路構(gòu)成，因此3G方式的各種功能由CPU83中的軟件處理與第二 3G電路部82中的硬件處理分擔(dān)。
[0114]在該情況下，若在硬件處理側(cè)即第二 3G電路部82中進(jìn)行對(duì)暫時(shí)性地存儲(chǔ)有大量的數(shù)據(jù)的外部存儲(chǔ)裝置的訪問(wèn)，則在硬件電路即第二 3G電路部82中需要搭載用于防止訪問(wèn)沖突的仲裁功能。
[0115]若像這樣在硬件電路中搭載仲裁功能，則硬件電路的電路規(guī)模會(huì)變大，功耗增大，因此存在難以使基站裝置2小型化的問(wèn)題。
[0116]因此，本實(shí)施方式中，CPU83作為外部存儲(chǔ)裝置連接有外部RAM，3G方式的各種處理功能如下所述那樣分擔(dān)到CPU83及第二 3G電路部82。本實(shí)施方式中，作為3G方式采用W-CDMA 方式。
[0117]首先，對(duì)將外部RAM與第二 3G電路部82相連的情況進(jìn)行說(shuō)明。圖3是表示第二3G電路部82與外部RAM相連接時(shí)的W-CDMA方式的FP處理中的下行舊有(Legacy ;簡(jiǎn)稱(chēng):LG)處理的工作步驟的序列圖。以下，有時(shí)將與第二 3G電路部82相連的外部RAM稱(chēng)為“第二 3G電路連接外部RAM”。
[0118]圖3中，作為下行LG處理示出了上述參考文獻(xiàn)4、5所記載的HSDPA及EUL以外的FP數(shù)據(jù)處理的工作步驟。圖3中，省略了關(guān)于FP數(shù)據(jù)處理中的控制幀(Control Frame)的處理的記載。圖3中，單向箭頭方向表示數(shù)據(jù)發(fā)送方向。
[0119]圖3中，從步驟Sll的IP處理開(kāi)始，步驟S12的指針隊(duì)列的存儲(chǔ)、步驟S13的段分害I]、步驟S14的將FP數(shù)據(jù)存儲(chǔ)到第二 3G電路連接外部RAM的處理在預(yù)先設(shè)定的第一處理時(shí)間tl內(nèi)進(jìn)行。優(yōu)選使第一處理時(shí)間tl盡可能得短，步驟Sll?步驟S14的處理分別即時(shí)進(jìn)行，換言之，盡可能快速地進(jìn)行。第一處理時(shí)間tl例如為lms。此外，IP波動(dòng)(日文:IP搖6務(wù)')時(shí)間例如為390ms。
[0120]圖3中，步驟S15的FP標(biāo)頭解析、步驟S16的將FP標(biāo)頭信息存儲(chǔ)到內(nèi)置處理寄存器、步驟S17的FP標(biāo)頭信息管理處理為止的處理在預(yù)先設(shè)定的第二處理時(shí)間t2內(nèi)進(jìn)行。第二處理時(shí)間t2例如為10ms。
[0121]圖3中，步驟S18的外部RAM存儲(chǔ)FP處理的起始地址的提取處理、步驟S19的將與用戶(hù)數(shù)相應(yīng)的地址信息存儲(chǔ)到內(nèi)置處理寄存器、步驟S20的FP有效載荷處理、步驟S21的設(shè)定到CHC_LG處理部的設(shè)定處理為止的處理在預(yù)先設(shè)定的第三處理時(shí)間t3以?xún)?nèi)。第三處理時(shí)間t3例如為10ms。步驟S21中的設(shè)定到CHC_LG部的設(shè)定處理中不包含CHC_LG處
理本身。
[0122]下面，有時(shí)將上述圖2所示的第二 3G電路部82稱(chēng)為“第二 3G電路”，將第一 3G電路部81稱(chēng)為“第一 3G電路”。此外，有時(shí)將第二 3G電路部82的圖2所示的結(jié)構(gòu)、即FP部56、3G用IP部58、PPPoE部60以及切換SW部85統(tǒng)稱(chēng)為“第二 3G電路部82的主電路”。
[0123]此外，有時(shí)將第一 3G電路部81的圖2所示的結(jié)構(gòu)、即擴(kuò)頻調(diào)制部50、3G用信道編碼部51、解擴(kuò)解調(diào)部52以及3G用信道解碼部53統(tǒng)稱(chēng)為“第一 3G電路部81的主電路”。第一 3G電路部81的主電路是實(shí)現(xiàn)在第一 3G電路部81中實(shí)現(xiàn)信道編碼、信道解碼、調(diào)制以及解調(diào)的功能的電路。
[0124]圖3所示的“FP部”是指圖2所示的第二 3G電路部82的FP部56。第二 3G電路部82的FP部56是與第二 3G電路部82的內(nèi)部的FP處理有關(guān)的功能部位。
[0125]在第二 3G電路部82的FP部56中，分別按照每個(gè)用戶(hù)各自存在的IOms周期的脈沖信號(hào)、或者與存在兩個(gè)信道(channel ;簡(jiǎn)稱(chēng):CH)的SCCPCH的第一個(gè)CH以及第二個(gè)CH的至少某一個(gè)同步的脈沖信號(hào)為觸發(fā)信號(hào)，以啟動(dòng)步驟S15的FP標(biāo)頭解析處理以及步驟S20的FP有效載荷處理。
[0126]圖3所示的“IP部”是指圖2所示的第二 3G電路部82的3G用IP部58。第二 3G電路部82的3G用IP部58是與第二 3G電路部82內(nèi)部的IP處理有關(guān)的功能部位，進(jìn)行IP標(biāo)頭的巾貞解析等。
[0127]圖3所示的“IP部I/F用FIFO”是指在圖2所示的第二 3G電路部的內(nèi)部，接受從IP部到FP部的數(shù)據(jù)時(shí)進(jìn)行中繼的FIFO (First-1n First-Out:先入先出)電路。IP部I/F用FIFO在圖2中省略了記載，但設(shè)置于第二 3G電路部82的內(nèi)部。
[0128]圖3所示的“第二 3G電路連接外部RAM”是與圖2所示的第二 3G電路部82相連的外部RAM。圖3中為了易于理解，記載為在第二 3G電路部82中包括第二 3G電路連接外部RAM，但實(shí)際上第二 3G電路連接外部RAM設(shè)置于第二 3G電路部82的外部。第二 3G電路連接外部 RAM 例如由 SDRAM (Synchronous Dynamic Random Access Memory:同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器)或 DDR-RAM (Double Data Rate-Random Access Memory:雙倍數(shù)據(jù)速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器)實(shí)現(xiàn)。
[0129]圖3所示的“內(nèi)置處理器”是設(shè)置于第一 3G電路部81的內(nèi)部的處理器?！皟?nèi)置處理器緩沖器”是為了訪問(wèn)內(nèi)置處理器而進(jìn)行參數(shù)設(shè)定及參數(shù)取得等的緩沖器。內(nèi)置處理器及內(nèi)置處理器緩沖器在圖2中省略了記載，但設(shè)置于第一 3G電路部81的內(nèi)部。
[0130]圖3所示的下行LG處理如下所示那樣執(zhí)行。在步驟Sll中，第二 3G電路部82的3G用IP部58進(jìn)行IP處理。IP處理是對(duì)IP標(biāo)頭等信息進(jìn)行解析，去除標(biāo)頭，取出內(nèi)容、具體而言取出FP數(shù)據(jù)，并將取出的FP數(shù)據(jù)經(jīng)由IP部I/F用FIFO提供給FP部56的處理。
[0131]接著，在步驟S12中，IP部I/F用FIFO進(jìn)行指針隊(duì)列的存儲(chǔ)處理。指針隊(duì)列的存儲(chǔ)處理是將在IP部58中經(jīng)過(guò)處理后的數(shù)據(jù)作為隊(duì)列堆積到FIFO中的處理。IP部I/F用FIFO例如以IOOMbps的全速率與3G用IP部58和FP部56相連接。
[0132]接著，在步驟S13中，第二 3G電路部82的FP部56進(jìn)行段分割處理。段分割處理是將FP數(shù)據(jù)分割成HSDPA、舊有、控制幀(Control Frame)的類(lèi)別的處理。具體而言，段分割處理如后述的圖9所示，是將FP數(shù)據(jù)按每個(gè)信道(channel)、每個(gè)用戶(hù)(user)進(jìn)行分割的處理。圖9中示出了“段編號(hào)”、“信道類(lèi)別”、“用戶(hù)名”、“服務(wù)類(lèi)別”、“使用區(qū)域(byte)”。
[0133]接著，在步驟S14中，第二 3G電路部82的FP部56將對(duì)FP數(shù)據(jù)乘上段個(gè)數(shù)及IP波動(dòng)量后得到的FP數(shù)據(jù)存儲(chǔ)于第二 3G電路連接外部RAM中。
[0134]接著，在步驟S15中，第二 3G電路部82的FP部56進(jìn)行FP標(biāo)頭解析處理。FP標(biāo)頭解析處理是對(duì)上述參考文獻(xiàn)4、5所記載的FP的標(biāo)頭部分的CRC (下面，有時(shí)稱(chēng)為“FP標(biāo)頭CRC”)是否正確、以及傳輸格式指示(Transport Format Indicator ;簡(jiǎn)稱(chēng):TFI)有幾個(gè)等進(jìn)行解析的處理。
[0135]接著，在步驟S16中，第二 3G電路部82的FP部56將對(duì)FP標(biāo)頭信息數(shù)乘上段個(gè)數(shù)及IP波動(dòng)量后得到的FP標(biāo)頭解析處理結(jié)果存儲(chǔ)于第一 3G電路部81的內(nèi)置處理器緩沖器中。
[0136]接著，在步驟S17中，第一 3G電路部81的內(nèi)置處理器進(jìn)行FP標(biāo)頭信息管理處理。FP標(biāo)頭信息管理處理是基于存儲(chǔ)于內(nèi)置處理器寄存器中的FP標(biāo)頭解析處理結(jié)果，例如FP標(biāo)頭CRC是否正確等信息，來(lái)進(jìn)行是否拋棄FP數(shù)據(jù)等判斷的處理。
[0137]第一 3G電路部81的內(nèi)置處理器接著步驟S17的FP標(biāo)頭信息管理處理，在步驟S18中，進(jìn)行起始地址通知處理。起始地址通知處理是求出由第二 3G電路部82的FP部56的FP有效載荷處理部從第二 3G電路連接外部RAM取得下一個(gè)處理的FP數(shù)據(jù)時(shí)的起始地址信息，并將求得的起始地址信息經(jīng)由內(nèi)置處理器寄存器通知到第二 3G電路部82的FP部56的處理。
[0138]接著，在步驟S19中，第一 3G電路部81的內(nèi)置處理器將與用戶(hù)數(shù)相應(yīng)的的起始地址信息存儲(chǔ)到第一 3G電路部81的內(nèi)置處理器寄存器中。
[0139]接著，在步驟S20中，第二 3G電路部82的FP部56進(jìn)行FP有效載荷處理。FP有效載荷處理是進(jìn)行FP數(shù)據(jù)的有效載荷部分的CRC是否正確等的解析，將CRC以外的數(shù)據(jù)提供給第一 3G電路部81的CHC_LG部的處理。
[0140]FP部56從內(nèi)置處理器寄存器取得在步驟S19中被存儲(chǔ)的起始地址信息，基于取得的起始地址信息從第二 3G電路部連接外部RAM取得FP數(shù)據(jù)，并對(duì)所取得的FP數(shù)據(jù)進(jìn)行FP有效載荷處理。
[0141]接著，在步驟S21中，第一 3G電路部81的主電路將由第二 3G電路部82的FP部56提供的CRC以外的數(shù)據(jù)作為CHC_LG處理的對(duì)象，設(shè)定到CHC_LG部。
[0142]雖然圖3所示的下行LG處理中未包含，但若如上所述設(shè)定CRC以外的數(shù)據(jù)，則第一 3G電路部81的CHC_LG處理部對(duì)于所設(shè)定的CRC以外的數(shù)據(jù)進(jìn)行CHC_LG處理。CHC_LG處理是傳輸信道的信道編碼處理(參照參考文獻(xiàn)9)。
[0143]如上所述那樣將外部RAM與第二 3G電路部82相連接時(shí)，利用第二 3G電路部82進(jìn)行伴隨CRC運(yùn)算的步驟S15的FP標(biāo)頭解析以及步驟S20的FP有效載荷處理，從而進(jìn)行功能分擔(dān)，使得第二 3G電路連接外部RAM中存儲(chǔ)包含有IP波動(dòng)量的FP數(shù)據(jù)。因而，數(shù)據(jù)的處理穩(wěn)定，CPU83的處理負(fù)荷較小。[0144]然而，第二 3G電路部82不得不搭載外部RAM的訪問(wèn)控制部，具體而言是不得不搭載控制寫(xiě)入及讀取的仲裁器，因此增大了構(gòu)成第二 3G電路部82的電路規(guī)模，無(wú)法實(shí)現(xiàn)基站裝置2的小型化以及低功耗化。
[0145]圖4是表示CPU83與外部RAM相連接時(shí)的W-CDMA方式的FP處理中的下行舊有處理的工作步驟的序列圖。下面，有時(shí)將與CPU83相連的外部RAM稱(chēng)為“CPU連接外部RAM”。
[0146]圖4與上述圖3相同，作為下行LG處理示出了上述參考文獻(xiàn)4、5所記載的HSDPA及EUL以外的FP數(shù)據(jù)處理的工作步驟。圖4與上述圖3相同，省略了關(guān)于FP數(shù)據(jù)處理中的控制巾貞(Control Frame)的處理的記載。對(duì)于圖4所示的處理中與圖3所示處理相同的部分，省略共通的說(shuō)明。
[0147]圖4中，從步驟S31的IP處理開(kāi)始，步驟S32的段分割、步驟S33的將FP數(shù)據(jù)存儲(chǔ)到CPU連接外部RAM為止的處理在預(yù)先設(shè)定的第四處理時(shí)間t4內(nèi)進(jìn)行。優(yōu)選使第四處理時(shí)間t4盡可能得短，步驟S31?步驟S33的處理分別即時(shí)進(jìn)行，換言之，盡可能快速地進(jìn)行。第四處理時(shí)間t4例如為lms。此外，IP波動(dòng)時(shí)間例如為390msο
[0148]圖4中，步驟S34的FP標(biāo)頭設(shè)定、步驟S35的將FP標(biāo)頭信息存儲(chǔ)到內(nèi)置RAM、步驟S36的FP標(biāo)頭解析、步驟S37的將FP標(biāo)頭信息存儲(chǔ)到內(nèi)置處理器寄存器、步驟S38的FP標(biāo)頭信息管理處理為止的處理在預(yù)先設(shè)定的第五處理時(shí)間t5內(nèi)進(jìn)行。第五處理時(shí)間t5例如為 IOms0
[0149]圖4中，步驟S39的外部RAM存儲(chǔ)FP處理的起始地址的提取處理、步驟S40的將與用戶(hù)數(shù)對(duì)應(yīng)的地址信息存儲(chǔ)到內(nèi)置處理器寄存器、步驟S41的FP處理地址通知、步驟S42的將與用戶(hù)數(shù)相應(yīng)的地址信息存儲(chǔ)到內(nèi)置RAM、步驟S43的FP地址取得、步驟S44的FP有效載荷設(shè)定、步驟S45的將FP數(shù)據(jù)存儲(chǔ)到內(nèi)置RAM、步驟S46的FP有效載荷處理、步驟S47的設(shè)定到CHC_LG處理部的設(shè)定處理為止的處理在預(yù)先設(shè)定的第六處理時(shí)間t6以?xún)?nèi)進(jìn)行。第六處理時(shí)間t6例如為10ms。
[0150]在第二 3G電路部82的主電路、具體而言FP部56中，分別按照每個(gè)用戶(hù)各自存在的IOms周期dl、d2的脈沖信號(hào)、或者與存在2個(gè)CH (信道)的SCCPCH的第一個(gè)CH以及第二個(gè)CH的至少某一個(gè)同步的脈沖信號(hào)為觸發(fā)信號(hào)，以啟動(dòng)步驟S48的處理以及步驟S46的FP有效載荷處理。步驟S48的處理包含步驟S36的FP標(biāo)頭解析處理以及步驟S41的FP處理地址通知處理。
[0151]例如以2ms為周期從第二 3G電路部82向CPU83提供中斷信號(hào)。CPU83將由第二3G電路部82提供的中斷信息作為觸發(fā)信號(hào)，對(duì)第二 3G電路部82進(jìn)行訪問(wèn)。
[0152]本實(shí)施方式中，基站裝置2采用從第二 3G電路部82向CPU83提供中斷信號(hào)的結(jié)構(gòu)，但也可以采用從第一 3G電路部81向CPU83提供中斷信號(hào)的結(jié)構(gòu)。在該情況下，CPU83將由第一 3G電路部82提供的中斷信息作為觸發(fā)信號(hào)，對(duì)第二 3G電路部82進(jìn)行訪問(wèn)。
[0153]圖4所示的“CPU”是指圖2所示的CPU83。圖4所示的“CPU連接外部RAM”是指圖2所示的與CPU83相連的外部RAM。CPU連接外部RAM例如由SDRAM或DDR-RAM等來(lái)實(shí)現(xiàn)。圖4所示的“內(nèi)置RAM”是內(nèi)置于第二 3G電路部82的RAM。
[0154]圖4所示的下行LG處理如下所示那樣執(zhí)行。在步驟S31中，CPU83進(jìn)行IP處理。此處，作為IP處理，CPU83進(jìn)行對(duì)IP標(biāo)頭等信息進(jìn)行解析，去除標(biāo)頭，并取得內(nèi)容、具體而言取得FP數(shù)據(jù)的處理。[0155]接著，在步驟S32中，CPU83對(duì)由步驟S31取得的FP數(shù)據(jù)進(jìn)行段分割處理。段分割處理的具體內(nèi)容與圖3的步驟S13的處理相同。接著，在步驟S33中，CPU83在CPU連接外部RAM中存儲(chǔ)對(duì)FP數(shù)據(jù)乘上段個(gè)數(shù)以及IP波動(dòng)量后得到的FP數(shù)據(jù)。
[0156]接著，CPU83在步驟S34中進(jìn)行FP標(biāo)頭設(shè)定處理。FP標(biāo)頭設(shè)定處理是從CPU連接外部RAM取得在步驟S33中存儲(chǔ)的FP數(shù)據(jù)，將取得的FP數(shù)據(jù)的FP標(biāo)頭作為處理對(duì)象，設(shè)定到第二 3G電路82、具體而言設(shè)定到第二 3G電路部82的內(nèi)置RAM的處理。
[0157]接著，在步驟S35中，第二 3G電路部82將在步驟S34中作為處理對(duì)象設(shè)定到內(nèi)置RAM中的、對(duì)FP標(biāo)頭乘上段個(gè)數(shù)以及IP波動(dòng)量后得到的FP標(biāo)頭提供給第二 3G電路82的主電路、具體而言是提供給FP部56。
[0158]接著，在步驟S36中，第二 3G電路部82的主電路、具體而言FP部56進(jìn)行FP標(biāo)頭解析處理。FP標(biāo)頭解析處理與圖3的步驟S15的處理相同。
[0159]接著，在步驟S37中，第二 3G電路部82的主電路將對(duì)FP標(biāo)頭信息數(shù)乘上段個(gè)數(shù)及IP波動(dòng)量得到的FP標(biāo)頭解析處理結(jié)果存儲(chǔ)到第一 3G電路部81的內(nèi)置處理器寄存器中。
[0160]接著，在步驟S38中，第一 3G電路部81的內(nèi)置處理器進(jìn)行FP標(biāo)頭信息管理處理。FP標(biāo)頭信息管理處理與圖3的步驟S17的處理相同。
[0161]第一 3G電路部81的內(nèi)置處理器接著步驟S38的FP標(biāo)頭信息管理處理，在步驟S39中，進(jìn)行起始地址通知處理。起始地址通知處理與圖3的步驟S18的處理相同。
[0162]接著，在步驟S40中，第一 3G電路部81的內(nèi)置處理器將與用戶(hù)數(shù)相應(yīng)的量的起始地址信息存儲(chǔ)到第一 3G電路部81的內(nèi)置處理器寄存器中。下面，該起始地址信息有時(shí)被稱(chēng)為“FP處理地址”。
[0163]接著，步驟S41中，第二 3G電路部82的主電路、具體而言FP部56從第一 3G電路部81的內(nèi)置處理器寄存器取得步驟S40中所存儲(chǔ)的與用戶(hù)數(shù)相應(yīng)的量的FP處理地址。
[0164]接著，步驟S42中，第二 3G電路部82的主電路將步驟S41中所取得的與用戶(hù)數(shù)相應(yīng)的量的FP處理地址存儲(chǔ)到第二 3G電路部82的內(nèi)置RAM中。
[0165]接著，在步驟S43中，CPU83從第二 3G電路部82的內(nèi)置RAM取得步驟S43中所存儲(chǔ)的FP處理地址。由此，第二 3G電路部82的主電路經(jīng)由第二 3G電路部82的內(nèi)置RAM將FP處理地址通知給CPU83。
[0166]CPU83接著步驟S43的處理，在步驟S44中進(jìn)行FP有效載荷設(shè)定處理。FP有效載荷設(shè)定處理是進(jìn)行如下動(dòng)作的處理，即基于FP標(biāo)頭解析結(jié)果，從CPU連接外部RAM的規(guī)定存儲(chǔ)地址提取出FP有效載荷，并作為FP有效載荷處理的對(duì)象設(shè)定到第二 3G電路部82。具體而言，CPU83將對(duì)從CPU連接外部RAM取出的FP數(shù)據(jù)乘上用戶(hù)數(shù)后得到的FP有效載荷存儲(chǔ)于第二 3G電路部82的內(nèi)置RAM中從CPU連接外部RAM提取出。
[0167]CPU83每隔提供中斷信號(hào)的周期，例如每隔2ms確認(rèn)標(biāo)記，若標(biāo)記是激活(active)的，則進(jìn)行從步驟S43的FP處理地址取得到步驟S44的FP有效載荷設(shè)定處理為止的動(dòng)作。
[0168]在步驟S45中，第二 3G電路部82的主電路、具體而言FP部56從第二 3G電路部82的內(nèi)置RAM取得對(duì)步驟S44中所存儲(chǔ)的FP數(shù)據(jù)乘上與用戶(hù)數(shù)相應(yīng)的量后而得到的FP有效負(fù)載。
[0169]接著，在步驟S46中，第二 3G電路部82的主電路、具體而言FP部56對(duì)由步驟S45所取得的FP有效載荷進(jìn)行FP有效載荷處理。FP有效載荷處理與圖3的步驟S20的處理相同。
[0170]接著，在步驟S47中，第一 3G電路部81的主電路將由第二 3G電路部82的主電路提供的、具體而言是由FP部56提供的CRC以外的數(shù)據(jù)作為CHC_LG處理的對(duì)象，設(shè)定到CHC_LG處理部。
[0171]在如上所述圖4所示的序列中，與上述圖3所示的序列的不同點(diǎn)在于，為了吸收定時(shí)(timing)而暫時(shí)對(duì)考慮了 IP波動(dòng)的來(lái)自基站上位裝置的數(shù)據(jù)進(jìn)行存儲(chǔ)時(shí)所需的大容量的外部RAM與CPU83相連接，而非與第二 3G電路部82相連接。由此，第二 3G電路部82從CPU83接收為了對(duì)FP數(shù)據(jù)進(jìn)行處理所需量的數(shù)據(jù)并進(jìn)行處理。
[0172]具體而言，CPU83僅將希望在某個(gè)發(fā)送時(shí)間間隔(Transmission Time Interval ；簡(jiǎn)稱(chēng):TT1、參照參考文獻(xiàn)9)以?xún)?nèi)處理的FP數(shù)據(jù)傳遞給第二 3G電路部82，第二 3G電路部82僅對(duì)由CPU83傳遞而來(lái)的數(shù)據(jù)進(jìn)行FP有效載荷處理。因而，第二 3G電路部82無(wú)需意識(shí)到外部RAM中存儲(chǔ)有多少數(shù)據(jù)。
[0173]關(guān)于步驟S36的FP標(biāo)頭解析處理，F(xiàn)P標(biāo)頭的數(shù)據(jù)量較小，一個(gè)FP數(shù)據(jù)最多在5個(gè)字節(jié)(byte)左右，因此即使采用第二 3G電路部82不連接外部RAM而存儲(chǔ)于內(nèi)置RAM中的結(jié)構(gòu)，也不會(huì)對(duì)第二 3G電路部82的電路規(guī)模的增大帶來(lái)影響。因此，在步驟S34中，CPU83包含IP波動(dòng)量地將FP標(biāo)頭設(shè)定到第二 3G電路部82。
[0174]由此，能利用第一 3G電路部81的內(nèi)置處理器執(zhí)行FP標(biāo)頭的信息管理，因此能預(yù)先將接著想要處理的FP數(shù)據(jù)、具體而言PF有效載荷信息傳遞給CPU83。因而，圖4所示的動(dòng)作處理的處理速度與圖3所示的動(dòng)作處理的處理速度相比，僅延遲訪問(wèn)CPU83所需的時(shí)間，具體而言?xún)H延遲2ms左右。
[0175]由于僅增大了相應(yīng)的處理負(fù)荷，因此對(duì)CPU83的影響的增加也較小。由此，本實(shí)施方式中，不會(huì)對(duì)CPU83造成過(guò)大的處理負(fù)荷的增大，能抑制第二 3G電路部82的電路規(guī)模的增大。
[0176]如上所述，根據(jù)本實(shí)施方式，能利用CPU83來(lái)進(jìn)行對(duì)外部存儲(chǔ)單元即外部RAM的訪問(wèn)。CPU83通過(guò)軟件程序起到數(shù)據(jù)交換單元的作用。換言之，數(shù)據(jù)交換單元由軟件程序來(lái)實(shí)現(xiàn)。
[0177]由此，對(duì)于外部存儲(chǔ)單元、S卩外部RAM的訪問(wèn)能利用由軟件程序?qū)崿F(xiàn)的數(shù)據(jù)交換單元即CPU83來(lái)進(jìn)行，因此通信處理單元即第二 3G電路部82無(wú)需訪問(wèn)外部RAM。
[0178]由此，能削減用于實(shí)現(xiàn)第二 3G電路部82的電路規(guī)模，將功耗抑制得較小。因此，能以盡可能小的功耗來(lái)實(shí)現(xiàn)能與通信終端裝置進(jìn)行無(wú)線通信的基站裝置2。還能簡(jiǎn)單地實(shí)現(xiàn)基站裝置2的小型化。
[0179]第二 3G電路部82所進(jìn)行的通信處理是例如FP處理、FP有效載荷處理、以及后述的FP幀化處理。在這些處理中，利用CPU83對(duì)外部RAM進(jìn)行訪問(wèn)，從而特別能發(fā)揮如下效果:即，能削減用于實(shí)現(xiàn)上述第二 3G電路部82的電路規(guī)模，將功耗抑制得較小。
[0180]本實(shí)施方式的基站裝置2還能以LTE方式以及3G方式這兩個(gè)方式與通信終端裝置進(jìn)行無(wú)線通信。在這樣的基站裝置2中，利用通過(guò)軟件程序來(lái)起到數(shù)據(jù)交換單元的作用的CPU83對(duì)存儲(chǔ)有由通信處理單元即LTE側(cè)功能部位及3G側(cè)功能部位進(jìn)行處理的數(shù)據(jù)的外部RAM進(jìn)行訪問(wèn)，從而特別能發(fā)揮上述效果。因此，能以盡可能小的功耗來(lái)實(shí)現(xiàn)能應(yīng)對(duì)多種通信方式的基站裝置2。[0181]圖5是表示第二 3G電路部82與外部RAM相連接時(shí)的W-CDMA方式的FP處理中的HSDPA處理的工作步驟的序列圖。圖5示出了上述參考文件4、5所記載的HSDPA的FP數(shù)據(jù)處理的工作步驟。圖5與上述的圖3及圖4相同，省略了關(guān)于FP數(shù)據(jù)處理中的控制幀(Control Frame)的處理的記載。對(duì)于圖5所示的處理中與圖3所示處理相同的部分，省略共通的說(shuō)明。
[0182]圖5中，從步驟Sll的IP處理開(kāi)始，步驟S12的指針隊(duì)列的存儲(chǔ)、步驟S13的段分割、步驟S14的將FP數(shù)據(jù)存儲(chǔ)到第二 3G電路連接外部RAM為止的處理在預(yù)先設(shè)定的第十一處理時(shí)間til內(nèi)進(jìn)行。第H^一處理時(shí)間til例如為2ms。此外，IP波動(dòng)時(shí)間例如為390ms。
[0183]圖5中，步驟S51的FP處理、步驟S52的對(duì)用戶(hù)數(shù)乘上MAC_d流(flow)數(shù)后得到的FP處理結(jié)果存儲(chǔ)到第二 3G電路連接外部RAM為止的處理在預(yù)先設(shè)定的第十二處理時(shí)間tl2內(nèi)進(jìn)行。第十二處理時(shí)間tl2是2msX用戶(hù)數(shù)、例如為2msX4。
[0184]圖5中，步驟S53的MAC — hsPDU的生成處理、步驟S54的設(shè)定到CHC_HS部(參照參考文獻(xiàn)9)中為止的處理在預(yù)先設(shè)定的第十三處理時(shí)間tl3以?xún)?nèi)進(jìn)行。第十三處理時(shí)間tl3例如為2msο
[0185]圖5所示的HSDPA處理如下所示那樣執(zhí)行。與上述圖3所示的情況相同，在結(jié)束了步驟Sll~步驟S14的處理之后，在步驟S51中，第二 3G電路部82的FP部56進(jìn)行FP處理、具體而言進(jìn)行FP標(biāo)頭解析處理以及FP有效載荷處理。FP標(biāo)頭解析處理與上述圖3所示的步驟S15的FP標(biāo)頭解析處理相同。FP有效載荷處理與上述圖3所示的步驟S20的FP有效載荷處理相同。
[0186]接著，在步驟S52中，F(xiàn)P部56將對(duì)用戶(hù)數(shù)乘上MAC-d流(flow)數(shù)后得到的FP處理結(jié)果、具體而言是FP標(biāo)頭解析處理結(jié)果以及FP有效載荷結(jié)果存儲(chǔ)到第二 3G電路連接外部RAM中。此處，MAC-d流(flow)是指使用傳輸信道即高速下行鏈路共享信道(High-SpeedDownlink Shared Channel ;簡(jiǎn)稱(chēng):HS_DSCH)的FP，從R`NC向基站裝置2對(duì)用戶(hù)數(shù)據(jù)進(jìn)行發(fā)送控制的單位。
[0187]FP部56接著步驟S51的FP處理，在步驟S53中進(jìn)行MAC_hsPDU的生成處理。MAC-hsPDU生成處理是FP部56根據(jù)來(lái)自相當(dāng)于調(diào)度器的圖2的MAC_hs部54的下行傳輸速度的指示，將由IP部58提供的MAC-dPDU (例如，參照參考文獻(xiàn)5)重組到MAC-hsPDU (例如,參照參考文獻(xiàn)9)中的處理。
[0188]此處，MAC-hsPDU是指MAC層的協(xié)議數(shù)據(jù)單元(Protocol Data Unit ;簡(jiǎn)稱(chēng):PDU)即MAC-PDU中、與HSDPA方式相關(guān)部分的H)U。另外，MAC-dPDU是指MAC-PDU中、數(shù)據(jù)傳輸用的專(zhuān)用信道(Dedicated Channel ;簡(jiǎn)稱(chēng):DCH)所使用的H)U。MAC-hsPDU采用包括多個(gè)MAC-dPDU的結(jié)構(gòu)。
[0189]接著，在步驟S54中，第二 3G電路部82的FP部56將由步驟S53所生成的MAC-hsPDU作為CHC_HS處理的對(duì)象，設(shè)定到第一 3G電路部81的主電路、具體而言CHC_HS處理部中。
[0190]雖未包含在圖5所示的HSDPA處理中，但若如上所述地設(shè)定MAC-hsPDU，則第一 3G電路部81的CHC_HS處理部對(duì)于設(shè)定的MAC-hsPDU進(jìn)行CHC_HS處理。CHC_HS處理是進(jìn)行HSDPA數(shù)據(jù)的信道編碼的處理(例如，參照參考文獻(xiàn)9)。
[0191]圖6是表示CPU83與外部RAM相連接時(shí)的W-CDMA方式的FP處理中的HSDPA處理的工作步驟的序列圖。圖6與上述圖5相同，示出了上述參考文件4、5所記載的HSDPA的FP數(shù)據(jù)處理的工作步驟。圖6與上述圖4相同，去除了控制巾貞(Control Frame)的處理。對(duì)于圖6所示的處理中與上述圖4及圖5所示處理相同的部分，省略共通的說(shuō)明。
[0192]圖6中，從步驟S31的IP處理開(kāi)始，步驟S32的段分割、步驟S33的將FP數(shù)據(jù)存儲(chǔ)到CPU連接外部RAM為止的處理在預(yù)先設(shè)定的第十四處理時(shí)間tl4內(nèi)進(jìn)行。第十四處理時(shí)間tl4例如為2ms。此外，IP波動(dòng)時(shí)間例如為390ms。
[0193]圖6中，步驟S61的FP設(shè)定、步驟S62、步驟S63的FP處理、步驟S64、步驟S65的MAC-dPDU取得、步驟S66的將PDU存儲(chǔ)到CPU連接外部RAM為止的處理在預(yù)先設(shè)定的第十五處理時(shí)間tl5內(nèi)進(jìn)行。第十五處理時(shí)間tl5例如為2msX4。
[0194]圖6中，步驟S67的MAC-dPDU設(shè)定、步驟S68的存儲(chǔ)到MAC-hsPDU的內(nèi)部RAM、步驟S69的MAC-hsPDU的生成處理、步驟S70的設(shè)定到CHC_HS部(參照參考文獻(xiàn)9)為止的處理在預(yù)先設(shè)定的第十六處理時(shí)間tl6內(nèi)進(jìn)行。第十六處理時(shí)間tl6例如為2ms。
[0195]圖6所示的HSDPA處理如下所示那樣執(zhí)行。與上述圖4所示的情況相同，在結(jié)束了步驟S31?步驟S33的處理之后，在步驟S61中，CPU83取得在步驟S33中存儲(chǔ)于CPU連接外部RAM中的FP數(shù)據(jù)，并作為FP處理的對(duì)象設(shè)定到第二 3G電路部82的內(nèi)置RAM中。
[0196]接著，在步驟S62中，第二 3G電路部82的主電路、具體而言FP部56以最大的14.4Mbps的速度讀取出在步驟S61中存儲(chǔ)于第二 3G電路部82的內(nèi)置RAM中的FP數(shù)據(jù)。
[0197]接著，第二 3G電路部82的主電路、具體而言FP部56進(jìn)行FP處理，具體而言進(jìn)行FP標(biāo)頭解析處理以及FP有效載荷處理。FP標(biāo)頭解析處理與上述圖3所示的步驟S15的FP標(biāo)頭解析處理相同，F(xiàn)P有效載荷處理與上述圖3所示的步驟S20的FP有效載荷處理相同。
[0198]接著，在步驟S64中，第二 3G電路部82的主電路、具體而言FP部56以最大的
14.4Mbps的速度將FP標(biāo)頭處理結(jié)果以及FP有效載荷處理結(jié)果存儲(chǔ)于第二 3G電路部82的內(nèi)置RAM中。
[0199]接著，在步驟S65中，CPU83從第二 3G電路部82的內(nèi)置RAM取得MAC-dPDU。接著，在步驟S66中，CPU83在CPU連接外部RAM中存儲(chǔ)對(duì)用戶(hù)數(shù)乘上MAC_d流(flow)后得到的MAC-droU。
[0200]CPU83接著步驟S65的處理，在步驟S67中進(jìn)行MAC-dPDU設(shè)定處理。具體而言，在步驟S67中，CPU83基于調(diào)度器的指示，從CPU連接外部RAM僅提取出作為MAC-hsPDU所需的MAC-dPDU，設(shè)定到第二 3G電路部82的內(nèi)置RAM。
[0201]接著，在步驟S68中，第二 3G電路部82的主電路、具體而言FP部56提取出在步驟S67中設(shè)定于內(nèi)置RAM中的作為MAC-hsPDU所需的MAC-dPDU。
[0202]接著，在步驟S69中，第二 3G電路部82的主電路、具體而言FP部56將在步驟S68提取出的作為MAC-hsPDU所需的MAC-dPDU組裝到信道編碼所需的格式中(參照參考文獻(xiàn)9)，從而生成 MAC-hsPDU。
[0203]接著，在步驟S70中，第二 3G電路部82的主電路、具體而言FP部56將由步驟S69所生成的MAC-hsPDU作為CHC_HS處理的對(duì)象，設(shè)定到第一 3G電路部81的主電路、具體而言設(shè)定到CHC_HS處理部中。
[0204]雖未包含在圖6所示的HSDPA處理中，但若如上所述地設(shè)定MAC-hsPDU，則第一3G電路部81的主電路、具體而言CHC_HS處理部對(duì)于設(shè)定的MAC-hsPDU進(jìn)行CHC_HS處理。CHC_HS處理是如上所述那樣進(jìn)行HSDPA數(shù)據(jù)的信道編碼(例如，參照參考文獻(xiàn)9)的處理。
[0205]圖5及圖6所示的處理與圖3所示的處理相同，CPU83作為FP處理對(duì)第二 3G電路部82僅設(shè)定所需的數(shù)據(jù)。第二 3G電路部82僅進(jìn)行由CPU83所設(shè)定的FP處理。此外，將進(jìn)行了一次FP處理后的MAC-dPDU再次提供給CPU83。
[0206]CPU83在取得MAC-dPDU之后，將其暫時(shí)存儲(chǔ)俞CPU連接外部RAM中。之后，CPU83基于調(diào)度器的指示，從CPU連接外部RAM僅提取出作為MAC-hsPDU所需的MAC-dPDU，設(shè)定到第二 3G電路部82的內(nèi)置RAM。
[0207]第二 3G電路部82提取出設(shè)定于內(nèi)置RAM中的作為MAC-hsPDU所需的MAC-dPDU，組裝到信道編碼所需的格式(參照參考文獻(xiàn)9)中，生成MAC-hsPDU，并將生成的MAC-hsPDU提供給CHC_HS處理部。
[0208]FP處理每隔2ms啟動(dòng)。從第二 3G電路部82提供給CPU83的中斷信號(hào)為2ms周期。對(duì)于該中斷信號(hào)，使用與圖3所示的LG處理及其他處理共通的信號(hào)。由此，減少了對(duì)CPU83的中斷，因此能將CPU83的處理負(fù)荷抑制地較小。
[0209]本實(shí)施方式中，采用從第二 3G電路部82向CPU83提供中斷信號(hào)的結(jié)構(gòu)，但也可以采用從第一 3G電路部81向CPU83提供中斷信號(hào)的結(jié)構(gòu)。
[0210]此外，與圖3及圖4相同，圖6所示的處理與圖5所示的處理不同，第二 3G電路部82能僅從CPU83接收為了處理FP數(shù)據(jù)而所需量的數(shù)據(jù)，來(lái)進(jìn)行處理。具體而言，CPU83僅將想在某個(gè)TTI以?xún)?nèi)進(jìn)行處理的FP數(shù)據(jù)提供給第二 3G電路部82，第二 3G電路部82僅對(duì)由CPU83提供的數(shù)據(jù)進(jìn)行FP處理。由此，第二 3G電路部82無(wú)需意識(shí)到外部RAM中存儲(chǔ)有多少數(shù)據(jù)。
[0211]若對(duì)圖3?圖6中的功能分擔(dān)進(jìn)行總結(jié)，則如下所示。圖3?圖6中，作為下行FP處理，具有FP標(biāo)頭解析處理與FP有效載荷處理。FP標(biāo)頭解析處理是如下處理:對(duì)由基站上位裝置提供的FP標(biāo)頭進(jìn)行解析，并提取出是否是控制幀(Control Frame)、是否是數(shù)據(jù)幀(Data Frame)、以及數(shù)據(jù)長(zhǎng)度等，以存儲(chǔ)用于進(jìn)行FP有效載荷處理的信息。
[0212]圖3?圖6中，下行FP有效載荷處理解析CRC，提取出傳輸塊(Transport Block),并傳遞至信道編碼處理。
[0213]圖3?圖6中，F(xiàn)P標(biāo)頭解析處理以及FP有效載荷處理均由硬件單路來(lái)實(shí)現(xiàn)。此夕卜，從外部RAM提取出FP數(shù)據(jù)，并將FP標(biāo)頭設(shè)定到硬件電路的處理、以及基于FP標(biāo)頭解析結(jié)果，從外部RAM的規(guī)定的外部RAM存儲(chǔ)地址取得FP有效負(fù)載，并設(shè)定到硬件電路的處理均由軟件程序來(lái)實(shí)現(xiàn)。
[0214]從硬件電路對(duì)軟件程序輸入作為HSDPA的子幀單位時(shí)間的周期為2ms的中斷信號(hào)，僅在軟件程序接收到2ms周期的中斷信號(hào)的情況下，在2ms以?xún)?nèi)進(jìn)行上述設(shè)定處理。
[0215]通過(guò)采用這樣的處理，軟件處理能實(shí)現(xiàn)不復(fù)雜、單純的處理，因此CPU內(nèi)核并非那么需要高速的處理。硬件電路通過(guò)使軟件處理執(zhí)行外部RAM訪問(wèn)，從而硬件電路自身無(wú)需進(jìn)行外部RAM訪問(wèn)。因此，無(wú)需對(duì)訪問(wèn)競(jìng)爭(zhēng)進(jìn)行控制的仲裁功能即仲裁器，因此能使電路規(guī)模變小。此外，由于將功耗抑制地較小，因此上述功能分擔(dān)最合適。
[0216]關(guān)于上行FP處理，通過(guò)硬件電路來(lái)進(jìn)行將經(jīng)過(guò)信號(hào)分離器(demultiplex ;簡(jiǎn)稱(chēng):DEMUX)解碼后的傳輸塊組裝到FP數(shù)據(jù)中的處理、有效載荷CRC計(jì)算、QE (QualityEstimate:質(zhì)量評(píng)估)計(jì)算、標(biāo)頭計(jì)算。軟件基本不負(fù)擔(dān)處理，僅從硬件電路中提取出FP數(shù)據(jù)并設(shè)定到外部RAM中即可。軟件無(wú)需復(fù)雜的處理，而成為簡(jiǎn)潔的處理，硬件電路進(jìn)行單純的CRC計(jì)算即可。由此，硬件電路無(wú)需對(duì)外部RAM進(jìn)行訪問(wèn)，無(wú)需防止發(fā)生訪問(wèn)競(jìng)爭(zhēng)的仲裁器，，因此能實(shí)現(xiàn)電路規(guī)模的小型化。
[0217]圖7是表示利用CPU83對(duì)FP處理進(jìn)行處理時(shí)的工作步驟的序列圖。對(duì)于圖7所示的處理中與圖6所示處理相同的部分，省略共通的說(shuō)明。
[0218]圖7中，從步驟S31的IP處理開(kāi)始，步驟S32的段分割、步驟S33的將FP數(shù)據(jù)存儲(chǔ)到CPU連接外部RAM為止的處理在預(yù)先設(shè)定的第二十一處理時(shí)間t21內(nèi)進(jìn)行。第二H^一處理時(shí)間t21例如為2ms。此外，IP波動(dòng)時(shí)間例如為390ms。
[0219]圖7中，從步驟S71的FP處理開(kāi)始，步驟S72的MAC-dPDU的取得、步驟S66的將FP處理結(jié)果存儲(chǔ)到CPU連接外部RAM為止的處理在預(yù)先設(shè)定的第二十二處理時(shí)間t22內(nèi)進(jìn)行。第二十二處理時(shí)間t22是2msX用戶(hù)數(shù)、例如為2msX4。
[0220]圖7中，步驟S67的MAC-dPDU設(shè)定、步驟S68的存儲(chǔ)到MAC-hsPDU的內(nèi)置RAM、步驟S69的MAC-hsPDU的生成處理、步驟S70的設(shè)定到CHC_HS處理部(參照參考文獻(xiàn)9)為止的處理在預(yù)先設(shè)定的第二十三處理時(shí)間t23內(nèi)進(jìn)行。第二十三處理時(shí)間t23例如為2ms。
[0221]圖7所示的處理如下所示那樣執(zhí)行。與上述圖3所示的情況相同，在步驟S31~步驟S33的處理結(jié)束之后，在步驟S71中，CPU83進(jìn)行FP處理，具體而言進(jìn)行FP標(biāo)頭解析處理以及FP有效載荷處理。
[0222]CPU83接著步驟S71的FP處理，在步驟S72中進(jìn)行MAC-dPDU設(shè)定處理。接著，在步驟S66中，CPU83在CPU連接外部RAM中存儲(chǔ)對(duì)用戶(hù)數(shù)乘上MAC-dflow數(shù)后得到的MAC-dPDU。之后，與圖6相同，進(jìn)行步驟S67~步驟S70的處理。
·[0223]根據(jù)圖7所示的處理，通過(guò)由CPU83來(lái)分擔(dān)FP處理，從而不存在從CPU83對(duì)第二3G電路部82進(jìn)行數(shù)據(jù)寫(xiě)入以及讀取的訪問(wèn)時(shí)間。由此，能將CPU83的處理負(fù)荷抑制得較小。
[0224]圖8是表示圖3~圖7所示的處理中，執(zhí)行段分割處理的段分割部103的結(jié)構(gòu)的框圖。
[0225]從以太網(wǎng)用基站上位裝置100傳輸來(lái)的IP包通過(guò)圖2所示的CPU83內(nèi)部的軟件、或者協(xié)處理器(下面，有時(shí)也稱(chēng)為“封包引擎(Packet Engine)”)101等，將所有數(shù)據(jù)作為
3.5G用數(shù)據(jù)包暫時(shí)性地直接存儲(chǔ)于與CPU83相連的外部RAMllO的主存儲(chǔ)器111的3.5G用數(shù)據(jù)包存儲(chǔ)部112中。此時(shí)，在訪問(wèn)中若能使用直接內(nèi)存訪問(wèn)(Direct Memory Access ;簡(jiǎn)稱(chēng):DMA)功能，則CPU83能高速地訪問(wèn)RAMl 10。
[0226]之后，再次利用CPU83提取出數(shù)據(jù)，在IP處理部102中進(jìn)行IP標(biāo)頭解析等。然后，經(jīng)過(guò)IP標(biāo)頭解析等之后的數(shù)據(jù)在段分割部103中，以按用戶(hù)、服務(wù)類(lèi)別等進(jìn)行分配的狀態(tài)、經(jīng)由外部RAM用I/F104再次存儲(chǔ)于外部RAMllO中。具體而言，數(shù)據(jù)存儲(chǔ)在外部RAMllO的IP部輸出存儲(chǔ)部113的段存儲(chǔ)部114中。
[0227]在CPU83與第二 3G電路部82之間的傳輸需要高速傳輸?shù)那闆r下，可以將PCI_e用作第二 3G電路用I/F，若滿(mǎn)足所要求的傳輸速度，可以使用功耗較低的局部總線(LocalBus)進(jìn)行連接。
[0228]從第二 3G電路部82對(duì)CPU83輸入每隔2ms的中斷信號(hào)，CPU83能對(duì)第二 3G電路部82進(jìn)行周期性的訪問(wèn)。第二 3G電路部82與第一 3G電路部81之間的數(shù)據(jù)傳輸通過(guò)分別在第二 3G電路部82側(cè)設(shè)置X2接口(I/F) 106、在第一 3G電路部81側(cè)設(shè)置Xl接口(I/F) 107，從而能進(jìn)行數(shù)據(jù)的收發(fā)。
[0229]對(duì)于存在于第一 3G電路部81內(nèi)的CHC_LGTrCHRAM108，記載了關(guān)于舊有情況下的處理，而在HSDPA中則為CHC-HS。TrCH是指?jìng)鬏斝诺?參照參考文獻(xiàn)9)的簡(jiǎn)稱(chēng)。
[0230]圖9是表示將FP數(shù)據(jù)分割成段的狀態(tài)的圖。如圖9所示，F(xiàn)P數(shù)據(jù)按用戶(hù)、服務(wù)類(lèi)別進(jìn)行分配，并存儲(chǔ)于外部RAM中。外部RAM中作為各段的信息，例如如圖9所示那樣，存儲(chǔ)有“段編號(hào)”、“信道類(lèi)別(channel)”、“用戶(hù)名(USer#)”、“服務(wù)類(lèi)別”以及“使用區(qū)域(byte)”。
[0231]圖10是表示進(jìn)行IP處理時(shí)進(jìn)行處理的數(shù)據(jù)格式的圖。RSC-1D (Remote SystemControl-1dentifacation:遠(yuǎn)程系統(tǒng)控制-識(shí)別)是附加到IP包上的標(biāo)識(shí)符。
[0232]圖11是表示從段分割部將數(shù)據(jù)存儲(chǔ)到RAM時(shí)的格式的圖。毫微微接入點(diǎn)(FemtoAccess Point ;簡(jiǎn)稱(chēng):FAP)是用于用戶(hù)識(shí)別、服務(wù)識(shí)別的標(biāo)識(shí)符。NodeB特定巾貞編號(hào)(NodeB specific Frame Number ;簡(jiǎn)稱(chēng):BFN)是與基站定時(shí)同步的巾貞計(jì)數(shù)值。BFN_B以125 μ s單位，BFN_F以IOms單位分別向上計(jì)數(shù)。
[0233]由此，能使用CPU83和與CPU83相連的外部RAMllO來(lái)實(shí)現(xiàn)IP處理以及FP處理，因此無(wú)需因硬件電路中具有外部RAM110，而進(jìn)行訪問(wèn)控制。因而，能使第二 3G電路部82的電路規(guī)模變小，因此能實(shí)現(xiàn)小型化以及低功耗化。
[0234]圖12?圖15是表示實(shí)現(xiàn)FP部56的下行舊有(Legacy ;簡(jiǎn)稱(chēng):LG)處理的結(jié)構(gòu)的圖。LG是指HSDPA以及EUL之外的信道。圖12?圖15所示的處理相當(dāng)于上述圖3與圖
4、以及后述的圖24與圖25所示處理的折返前為止、即步驟S17以及步驟S38的FP標(biāo)頭信息管理處理為止或者步驟S103以及步驟S113的控制幀處理為止。圖12?圖15是假設(shè)了毫微微小區(qū)等的小型基站裝置，用戶(hù)數(shù)與4相對(duì)應(yīng)，為了附著(attach)時(shí)也過(guò)渡性地對(duì)應(yīng)5個(gè)用戶(hù)。
[0235]圖12是表示實(shí)現(xiàn)標(biāo)頭解析處理的結(jié)構(gòu)的框圖。將每個(gè)用戶(hù)或者每個(gè)SCCPCH的IOms脈沖作為動(dòng)作觸發(fā)信號(hào)來(lái)啟動(dòng)圖12所示的標(biāo)頭解析處理。在標(biāo)頭解析處理中，對(duì)18個(gè)信道、控制幀的14個(gè)信道進(jìn)行時(shí)分割。
[0236]關(guān)于標(biāo)頭解析處理，將IP波動(dòng)量考慮在內(nèi)地準(zhǔn)備具有多個(gè)段的CPn/F的內(nèi)部RAM120、121，設(shè)置能以時(shí)分方式進(jìn)行處理的地址控制器122。此外，識(shí)別出FP是數(shù)據(jù)幀還是控制幀，數(shù)據(jù)幀設(shè)定在內(nèi)置處理器I/F的寄存器125中。
[0237]若控制幀是舊有(legacy)信道，則設(shè)定到內(nèi)置處理器126中。若是HSDPA的HS-DSCH，則在CPU寄存器中存儲(chǔ)標(biāo)頭信息以取代內(nèi)置處理器126。此時(shí)，利用信道類(lèi)別與標(biāo)頭長(zhǎng)度之間的關(guān)聯(lián)，利用內(nèi)部123中預(yù)先具有的對(duì)應(yīng)表，在標(biāo)頭CRC計(jì)算部124中進(jìn)行標(biāo)頭CRC的計(jì)算，進(jìn)行CRC校驗(yàn)。若是音頻，則ClassA/B/C被多路復(fù)用而構(gòu)成一個(gè)FP，因此標(biāo)頭長(zhǎng)度為5字節(jié)(byte)等(參照參考文獻(xiàn)4)。
[0238]由此，將多個(gè)段、具體而言FP標(biāo)頭與IP波動(dòng)量一起以時(shí)分方式進(jìn)行處理，從而無(wú)需增加電路規(guī)模，就能即時(shí)地解析FP標(biāo)頭信息，并通知給內(nèi)置處理器126或CPU83。由此，能進(jìn)行FP標(biāo)頭的解析，高速地對(duì)FP有效載荷有效載荷處理整體進(jìn)行處理。
[0239]圖13是表示實(shí)現(xiàn)有效載荷處理的結(jié)構(gòu)的框圖。在以下的說(shuō)明中，有時(shí)將圖13所示的結(jié)構(gòu)稱(chēng)為“有效載荷處理部”。圖13所示的有效載荷處理的動(dòng)作觸發(fā)每IOms發(fā)生I次。有效載荷處理中，對(duì)與5個(gè)用戶(hù)相應(yīng)的量和與共用CH相應(yīng)的量進(jìn)行相加后的得到的量進(jìn)行時(shí)分復(fù)用。
[0240]關(guān)于有效載荷處理，經(jīng)由內(nèi)部RAMl30從CPU83對(duì)第二 3G電路部82的FP部56進(jìn)行設(shè)定。相對(duì)于IOms的TTI能每隔2ms進(jìn)行訪問(wèn)，因此內(nèi)部RAM130僅準(zhǔn)備與用戶(hù)數(shù)相應(yīng)的量加上與共用CH相應(yīng)的量后得到的量即可，而無(wú)需對(duì)各個(gè)信道準(zhǔn)備兩個(gè)面。具體而言，不需要與5個(gè)用戶(hù)相應(yīng)的量加上與共用CH相應(yīng)的量后得到的量以外的面。
[0241]參照標(biāo)號(hào)“141”所示的有效參數(shù)個(gè)數(shù)、即處理個(gè)數(shù)為最大18環(huán)路。該環(huán)路數(shù)為用戶(hù)數(shù)X 3+共用信道數(shù)X 3，具體而言，求得5個(gè)用戶(hù)X 3+共用信道數(shù)X 3=18。
[0242]利用內(nèi)部RAM信息取得部131提取出存儲(chǔ)于內(nèi)部RAM130中的數(shù)據(jù)的到達(dá)BFN信息、以及幀數(shù)據(jù)大小的信息。此外，基于存儲(chǔ)于FP標(biāo)頭長(zhǎng)度存儲(chǔ)部132中的FP標(biāo)頭長(zhǎng)度的信息，在標(biāo)頭刪除部133中刪除標(biāo)頭。此外，在有效載荷CRC計(jì)算部134中進(jìn)行有效載荷CRC計(jì)算，將CRC的計(jì)算結(jié)果即0K/NG結(jié)果設(shè)定到內(nèi)置處理器中。
[0243]基于存儲(chǔ)于傳輸字節(jié)存儲(chǔ)部135中的傳輸字節(jié)數(shù)，在TrCH數(shù)據(jù)切出處理部136中，利用TrCH數(shù)據(jù)切出處理切出有效載荷數(shù)據(jù)，以作為傳輸信道(TrCH)。所切出的TrCH數(shù)據(jù)經(jīng)由串并行轉(zhuǎn)換部137存儲(chǔ)到外部，具體而言、存儲(chǔ)到第一 3G電路部81的CHC_LG部所具有的CHC_LGTrCH數(shù)據(jù)RAM142中。
[0244]即使有效載荷CRC發(fā)生故障，串并行轉(zhuǎn)換部137也正常工作。具體而言，即使有效載荷CRC發(fā)生故障，串并行轉(zhuǎn)換部137也進(jìn)行TrCH數(shù)據(jù)的寫(xiě)入，并向內(nèi)置處理器進(jìn)行標(biāo)頭信息的通知。
[0245]序列發(fā)生器部140中，也將TrCH數(shù)據(jù)存儲(chǔ)在TrCH數(shù)據(jù)RAM142的哪一個(gè)區(qū)域中的信息提供給外部，具體而言、提供給第一 3G電路部81。序列發(fā)生器部140每隔IOms啟動(dòng)，將來(lái)自?xún)?nèi)置處理器的外部RAM讀取地址信息經(jīng)由內(nèi)部RAMl30提供給CPU83，進(jìn)行從內(nèi)部RAMl30讀取數(shù)據(jù)的請(qǐng)求。
[0246]圖13所示的有效載荷處理部基于數(shù)據(jù)讀取請(qǐng)求，從內(nèi)部RAM130提取出FP數(shù)據(jù)，開(kāi)始處理。作為試驗(yàn)功能，有效載荷處理部在TrCH數(shù)據(jù)折返到上位的情況下，在切出TrCH數(shù)據(jù)之后，使用折返處理部138的折返處理功能，將數(shù)據(jù)發(fā)送至UL處理部139。
[0247]第二 3G電路部82的FP有效載荷處理請(qǐng)求從CPU83設(shè)定所需量的FP有效載荷數(shù)據(jù)。CPU83對(duì)于第二 3G電路部82僅設(shè)定FP有效載荷處理所需量的FP有效載荷數(shù)據(jù)，因此能將電路與處理器之間的訪問(wèn)量抑制在最小限度。
[0248]由此，能夠抑制軟件處理負(fù)荷的增大。此外，CPU83每次對(duì)第二 3G電路部82進(jìn)行設(shè)定時(shí)，僅處理一個(gè)FP有效載荷即可，因此能抑制電路規(guī)模的增大。
[0249]圖14是表示包括CPU83、第二 3G電路部82以及第一 3G電路部81的基站裝置2的整體結(jié)構(gòu)的框圖。圖14中省略了上述圖2所示的無(wú)線收發(fā)部71的記載。圖14所示的各部分的詳細(xì)說(shuō)明與圖4中的說(shuō)明相同。
[0250]第一 3G電路部81中具有內(nèi)置處理器153，經(jīng)由第二 3G電路部82將FP數(shù)據(jù)取得起始地址，即CPU連接外部RAM的地址信息通知給CPU83。
[0251]CPU83的FP設(shè)定處理部152將經(jīng)過(guò)段分割后的FP數(shù)據(jù)傳輸?shù)降诙?3G電路部82。所傳輸?shù)腇P數(shù)據(jù)經(jīng)由與段數(shù)相應(yīng)的內(nèi)部RAM120提供至第二 3G電路部82的標(biāo)頭處理部150，在第二 3G處理部82的標(biāo)頭處理部150中，進(jìn)行FP標(biāo)頭處理。
[0252]將標(biāo)頭解析信息通知給第一 3G電路部81中所存在的內(nèi)置處理器153。與段數(shù)相應(yīng)的內(nèi)部RAM120是將與舊有18CH相應(yīng)的量加上與控制幀14CH相應(yīng)的量后得到的與32段相應(yīng)的量。控制幀包括HS。
[0253]內(nèi)置處理器153基于該信息將接著進(jìn)行處理的FP數(shù)據(jù)的取得起始地址通知給CPU83。CPU83基于該信息從外部RAMllO取得FP數(shù)據(jù)，并在第二 3G電路部82中設(shè)定FP數(shù)據(jù)。
[0254]所設(shè)定的FP數(shù)據(jù)經(jīng)由第二 3G電路部82的內(nèi)部RAM130提供給有效載荷處理部151，在有效載荷處理部151中，利用有效載荷處理，提取出傳輸信道(TrCH)(參照參考文獻(xiàn)9)，并設(shè)定到第一 3G電路部81的CHC-LGTrCHRAM108中。
[0255]之后，在第一 3G電路部81中所具有的CHC-LG處理部中，進(jìn)行CHC-LG處理、具體而言進(jìn)行信道編碼處理(參照參考文獻(xiàn)9)。此外，IP處理部102以及封包引擎(PacketEngine) 101與上述圖8所示的處理相同，因此省略說(shuō)明。
[0256]CPU83僅將FP標(biāo)頭、IP波動(dòng)量通知給第二 3G電路部82，關(guān)于FP有效載荷，僅從外部RAMllO提取出要進(jìn)行處理的量并設(shè)定到第二 3G電路部82。因而，能將CPU83與第二3G電路部82的訪問(wèn)抑制為最小限度。此外，采用外部RAMllO與CPU83相連接的結(jié)構(gòu)，因此第二 3G電路部82中無(wú)需進(jìn)行對(duì)外部RAM進(jìn)行訪問(wèn)控制的仲裁功能，因此能將第二 3G電路部82的電路規(guī)模抑制得較小。
[0257]在圖14所示的結(jié)構(gòu)中，5個(gè)用戶(hù)的DLDCH (DCCH、PKT、AMR)、與5個(gè)用戶(hù)相應(yīng)的 DCH 控制幀(Control Frame)的量、FACH#0#U PCH、FACH#0#IDLynch、PCHDLSync,以及DLNodeSync的總和、合計(jì)27段X區(qū)域數(shù)是每2ms中的最大段使用數(shù)。僅存儲(chǔ)標(biāo)頭信息。
[0258]第一 3G電路部81的內(nèi)置處理器153在對(duì)FP標(biāo)頭信息進(jìn)行解析之后，經(jīng)由第二 3G電路部82或者直接將外部RAM取得地址通知給CPU83。CPU83將存儲(chǔ)于所指定的外部RAM取得地址中的FP數(shù)據(jù)設(shè)定到第二 3G電路部82的內(nèi)部RAM120。第二 3G電路部82從內(nèi)部RAM120的各段提取出FP數(shù)據(jù)，并進(jìn)行標(biāo)頭解析。
[0259]圖15是用于說(shuō)明第二 3G電路部82與CPH/F之間的定時(shí)的圖。第二 3G電路部82以參照標(biāo)號(hào)“T2”所示的周期例如IOms周期進(jìn)行工作，CPU83能以參照標(biāo)號(hào)“T21”所示的周期例如2ms周期進(jìn)行訪問(wèn)，因此如圖15所示，通過(guò)設(shè)置讀取結(jié)束標(biāo)記160，能夠防止CPU83與第二 3G電路部82之間的訪問(wèn)競(jìng)爭(zhēng)。由此，即使I/F不采用2面結(jié)構(gòu)，也不會(huì)有競(jìng)爭(zhēng)，CPU83與第二 3G電路部82均能對(duì)I/F部分進(jìn)行訪問(wèn)。
[0260]FP數(shù)據(jù)寫(xiě)入CPn/FRAM (注冊(cè)商標(biāo))的寫(xiě)入時(shí)間t31小于2ms。參照標(biāo)號(hào)“160”所示的讀取結(jié)束標(biāo)記是“I”。在CPU83所進(jìn)行的FP數(shù)據(jù)設(shè)定定時(shí)設(shè)定后，參照標(biāo)號(hào)“161”、“162”、“163”所示的寫(xiě)入結(jié)束標(biāo)記變成“O”。也就是說(shuō)，若CPU83檢測(cè)到讀取結(jié)束標(biāo)記160是“ I ”，則設(shè)定FP數(shù)據(jù)，并將寫(xiě)入結(jié)束標(biāo)記161、162、163設(shè)為“O”。
[0261]圖16以及圖17表示實(shí)現(xiàn)FP部56的HSDPA處理的結(jié)構(gòu)。HSDPA的傳輸信道的名稱(chēng)是HS-DSCH (參照參考文獻(xiàn)5)。圖16以及圖17所示的處理相當(dāng)于到圖5?圖7以及后述的圖26?圖28的幀CRC校驗(yàn)為止。圖16以及圖17是假設(shè)了毫微微小區(qū)等的小型基站裝置，采用用戶(hù)數(shù)對(duì)應(yīng)4，并且也過(guò)渡性地對(duì)應(yīng)5個(gè)用戶(hù)的結(jié)構(gòu)。
[0262]圖16是表示第二 3G電路部82的結(jié)構(gòu)的框圖。圖17是表示包括CPU83以及外部RAMllO的結(jié)構(gòu)的框圖。
[0263]實(shí)現(xiàn)圖16所示的FP部56的HSDPA的結(jié)構(gòu)以HSDPA的TTI即2ms啟動(dòng)一次。從CPU83設(shè)定每隔2ms進(jìn)行處理的HSDPA關(guān)聯(lián)的FP數(shù)據(jù)。
[0264]第二 3G電路部82基于從CPU83對(duì)序列發(fā)生器部140進(jìn)行的參數(shù)設(shè)定，利用內(nèi)部RAM讀取部131從內(nèi)部RAM130讀取出FP數(shù)據(jù)，利用標(biāo)頭刪除部133進(jìn)行FP標(biāo)頭的刪除，利用幀數(shù)據(jù)解析部171進(jìn)行幀數(shù)據(jù)的解析，利用TrCH數(shù)據(jù)切出部136進(jìn)行FP有效載荷、具體而言進(jìn)行TrCH數(shù)據(jù)切出處理。由此，通過(guò)在下行共用后將數(shù)據(jù)存儲(chǔ)于CPU的外設(shè)RAM中，從而結(jié)束定時(shí)吸收，內(nèi)部RAM130具有I面即可。
[0265]第二 3G電路部82在TrCH數(shù)據(jù)的切出中，基于TrCH數(shù)據(jù)大小的信息，通過(guò)標(biāo)頭CRC校驗(yàn)部173、FP有效載荷CRC校驗(yàn)部174、FSN連續(xù)性檢查部175、MAC_dPDU大小檢查部177以及MAC-hs緩沖溢出檢查部178進(jìn)行標(biāo)頭CRC、有效載荷CRC、FSN連續(xù)性、MAC-dPDU大小、MAC-hs緩沖溢出的檢查，并將計(jì)數(shù)器179中的故障計(jì)數(shù)值等統(tǒng)計(jì)信息向CPU83報(bào)告。
[0266]由TrCH數(shù)據(jù)切出部136取得的MAC-dPDU暫時(shí)經(jīng)由CPU83，存儲(chǔ)于CPU管理部190的MAC-dPDU存儲(chǔ)外部RAM191中。再次，從CPU83作為MAC-hsPDU經(jīng)由內(nèi)部RAM、具體而言經(jīng)由MAC-hsPDU內(nèi)部RAM171將數(shù)據(jù)傳遞到第二 3G電路部82。
[0267]第二 3G電路部82基于來(lái)自CPU83的MAC_hs標(biāo)頭信息、用戶(hù)編號(hào)、MAC-dflow編號(hào)、處理器編號(hào)、MAC-dPDU的結(jié)合數(shù)與大小、新/重送數(shù)據(jù)識(shí)別信息等信息，作為MAC-hsPDU進(jìn)行組裝，作為T(mén)rCH數(shù)據(jù)將數(shù)據(jù)傳遞到第一 3G電路部81的CHC_HSTrCH數(shù)據(jù)RAM。
[0268]也可以是如下處理:S卩，在作為MAC-hsPDU重裝結(jié)束的狀態(tài)下，傳遞至CPU83。在該情況下，第二 3G電路部82僅僅將從CPU傳遞來(lái)的MAC-hsPDU傳遞到第一 3G電路部81。
[0269]存儲(chǔ)在CHC_HSTrCH數(shù)據(jù)RAM某區(qū)域中的地址信息從第二 3G電路部82的序列發(fā)生器部140通知到第一 3G電路部81。作為電路，對(duì)與用戶(hù)數(shù)相應(yīng)的量乘上MAC-d流數(shù)后得到的值，例如對(duì)與5個(gè)用戶(hù)相應(yīng)的量乘上設(shè)為“2”的MAC-d流后得到的與10次相應(yīng)的量進(jìn)行時(shí)分復(fù)用，從而具有縮小電路規(guī)模的效果。
[0270]圖17是表示實(shí)現(xiàn)FP部56的HSDPA處理的結(jié)構(gòu)。IP處理部102以及封包引擎(Packet Engine) 101等的動(dòng)作與上述圖8所示的處理相同，因此省略說(shuō)明。CPU83從外部RAMllO提取出要進(jìn)行處理的FP數(shù)據(jù)，并設(shè)定到第二 3G電路部82的內(nèi)部RAM120。進(jìn)行FP處理、具體而言進(jìn)行標(biāo)頭解析處理以及有效載荷處理，并將處理結(jié)果經(jīng)由內(nèi)部RAM120再次傳遞給CPU83。
[0271]CPU83的MAC-hs調(diào)度器180從第二 3G電路部82的內(nèi)部RAM120提取出FP處理后的MAC-dPDU，并存儲(chǔ)于外部RAMllO的MAC-dPDU區(qū)域181中。之后，MAC-hs調(diào)度器180基于調(diào)度結(jié)果、具體而言基于傳輸速度判定結(jié)果，將所需個(gè)數(shù)的PDU作為MAC-hsPDU設(shè)定到第二 3G 電路部 82 的 MAC-hsPDU 內(nèi)部 RAM182。
[0272]第二 3G電路部82MAC_hsPDU通過(guò)作為與第一 3G電路部81的接口( I/F)的X2接口 107以及Xl接口 106，將ΜΑΧ-hsPDU存儲(chǔ)到第一 3G電路部81的CHC — HST r C HR A M 184中。在第一 3G電路部81的CHC_HS處理部中，對(duì)存儲(chǔ)于CHC — HST r C HR A M中的數(shù)據(jù)進(jìn)行信道編碼(參照參考文獻(xiàn)9)。
[0273]CPU83與第二 3G電路部82的I/F即第二 3G電路備用I/F中可以使用PCI_e、也可以使用局部總線等。若使用局部總線，則能將功耗抑制得較小。
[0274]此外，若在CPU83與第二 3G電路部82的數(shù)據(jù)傳輸中使用DMA功能，則不會(huì)對(duì)CPU內(nèi)核施加負(fù)荷，能進(jìn)行高速的數(shù)據(jù)傳輸。CPU83通過(guò)來(lái)自第二 3G電路部82或第一 3G電路部81的2ms周期的中斷來(lái)啟動(dòng)，從而能以HSDPA的TTI周期內(nèi)不增加負(fù)荷地與第二 3G電路部82進(jìn)行訪問(wèn)。
[0275]此外，圖12?圖17中，將外部RAMllO與執(zhí)行軟件程序的CPU83相連接，通過(guò)在電路側(cè)不連接外部RAMl 10，從而無(wú)需搭載在電路側(cè)連接有外部RAMllO時(shí)必須搭載的、作為仲裁處理功能的判別器，。由此，能削減電路規(guī)模，使功耗變小，因此能有助于基站裝置2的小型化。
[0276]<實(shí)施方式2>
圖18是表示將外部RAM與第二 3G電路部82相連接時(shí)的W-CDMA方式的FP處理中的下行舊有(Legacy ;簡(jiǎn)稱(chēng):LG)處理的工作步驟的序列圖。
[0277]圖18中，步驟S81、步驟S82的DEMUX處理、步驟S83的QE計(jì)算、步驟S84的有效載荷CRC計(jì)算、步驟S85的標(biāo)頭CRC計(jì)算、步驟S86的幀化處理、步驟S87的將FP數(shù)據(jù)存儲(chǔ)到第二 3G電路連接外部RAM、步驟S88的存儲(chǔ)指針隊(duì)列、步驟S89的IP處理為止的處理在預(yù)先設(shè)定的第四十一處理時(shí)間t41內(nèi)進(jìn)行。第四十一處理時(shí)間例如為10ms。
[0278]圖18所示的上行LG處理如下所示那樣執(zhí)行。在步驟S81中，第一 3G電路部81的主電路將存儲(chǔ)在FECRAM中的經(jīng)過(guò)糾錯(cuò)解碼后的傳輸塊(參照參考文獻(xiàn)9)的數(shù)據(jù)提供給第二 3G電路部82的FP部56。糾錯(cuò)解碼例如是維特比(Viterbi)解碼、Turbo解碼、或者去除CRC (參照參考文獻(xiàn)9)。
[0279]在步驟S82中，第二 3G電路部82的FP部56進(jìn)行DEMUX處理。DEMUX處理是如下處理:在步驟S81中由第一 3G電路部81的主電路提供的經(jīng)過(guò)糾錯(cuò)解碼后的傳輸塊的數(shù)據(jù)按每個(gè)傳輸信道進(jìn)行匯總，從而構(gòu)成一個(gè)FP數(shù)據(jù)。
[0280]接著，在步驟S83中，F(xiàn)P部56進(jìn)行QE的計(jì)算。QE表示品質(zhì)級(jí)別。QE的計(jì)算是根據(jù)上行數(shù)據(jù)的糾錯(cuò)字節(jié)數(shù)、以及導(dǎo)頻碼元數(shù)(Frame Synchronization Word,參照參考文獻(xiàn)9)的錯(cuò)誤個(gè)數(shù)來(lái)判定品質(zhì)級(jí)別(參照參考文獻(xiàn)4)的處理。
[0281]接著，在步驟S84中，F(xiàn)P部56進(jìn)行有效載荷CRC的計(jì)算。有效載荷CRC的計(jì)算是對(duì)附加于FP有效載荷的CRC進(jìn)行計(jì)算的處理。
[0282]接著，在步驟S85中，F(xiàn)P部56進(jìn)行標(biāo)頭CRC的計(jì)算。標(biāo)頭CRC的計(jì)算是對(duì)附加于FP標(biāo)頭的CRC進(jìn)行計(jì)算的處理。
[0283]接著，在步驟S86中，F(xiàn)P部56進(jìn)行幀化。幀化是對(duì)QE、FP標(biāo)頭、FP有效載荷進(jìn)行組合，生成一個(gè)FP數(shù)據(jù)的處理。
[0284]接下來(lái)，在步驟S87中，F(xiàn)P部56將步驟S86所生成的FP數(shù)據(jù)中、與用戶(hù)數(shù)相應(yīng)的量和與RACH相應(yīng)的量相加后得到的FP數(shù)據(jù)存儲(chǔ)到第二 3G電路連接外部RAM中。
[0285]接下來(lái)，在步驟S88中，第二 3G電路部82的IP部I/F用FIFO進(jìn)行指針隊(duì)列的存儲(chǔ)處理。指針隊(duì)列的存儲(chǔ)處理通過(guò)在將FP數(shù)據(jù)提供給第二 3G電路部82的IP部58時(shí)所經(jīng)由的FIFO來(lái)實(shí)現(xiàn)。接著，在步驟S89中，IP部58進(jìn)行IP處理。
[0286]圖19是表示CPU83與外部RAM相連接時(shí)的W-CDMA方式的FP處理中的下行舊有處理的工作步驟的序列圖。對(duì)于圖19所示的處理中與圖18所示處理相同的部分，省略共通的說(shuō)明。
[0287]圖19中，步驟S91、步驟S92的DEMUX處理、步驟S93的QE計(jì)算、步驟S94的有效載荷CRC計(jì)算、步驟S95的標(biāo)頭CRC計(jì)算、步驟S96的幀化處理、步驟S97的將與用戶(hù)數(shù)相應(yīng)的量和與RACH相應(yīng)的量相加后得到的FP數(shù)據(jù)存儲(chǔ)到第二 3G電路連接外部RAM、步驟S98的IP處理為止的處理在預(yù)先設(shè)定的第四十二處理時(shí)間t42內(nèi)進(jìn)行。第四十二處理時(shí)間例如為IOms0
[0288]圖19所示的上行LG處理包括步驟S91?步驟98的處理。步驟S91?步驟98的處理與上述圖18的步驟S81?步驟87以及步驟S89的處理相同地進(jìn)行。
[0289]在圖19所示的處理中，在步驟S97中，第二 3G電路部82的主電路、具體而言FP部56將由步驟S96生成的FP數(shù)據(jù)存儲(chǔ)到內(nèi)置RAM。然后，在步驟S98中，CPU83從內(nèi)置RAM取得FP數(shù)據(jù)，進(jìn)行IP處理。
[0290]圖19所示的處理與圖18所示的處理不同，第二 3G電路部82不由周期d22的脈沖信號(hào)來(lái)啟動(dòng)，而是根據(jù)每個(gè)用戶(hù)來(lái)啟動(dòng)。步驟S98的IP處理由CPU83來(lái)實(shí)現(xiàn)，因此CPU的用戶(hù)數(shù)例如為5個(gè)用戶(hù)。使用以2ms中斷來(lái)啟動(dòng)的處理，以IOms單位從第二 3G電路部82取得加上與RACH相應(yīng)的量后得到的FP處理后數(shù)據(jù)。該2ms的中斷是從第一 3G電路部81或第二 3G電路部82定期地提供至CPU83的中斷。
[0291]通過(guò)上述處理，若CPU83能以IOms單位取得將用戶(hù)數(shù)例如5個(gè)用戶(hù)加上與RACH相應(yīng)的量后得到的FP數(shù)據(jù)，則與圖18所示的情況相比，不會(huì)發(fā)生處理延遲，因此認(rèn)為IP處理能由CPU83來(lái)分擔(dān)。此外，即使下行中采用在CPU83側(cè)安裝外設(shè)RAM的結(jié)構(gòu)，也不會(huì)對(duì)上行處理延遲產(chǎn)生影響，不會(huì)產(chǎn)生問(wèn)題。
[0292]圖20?圖23表示實(shí)現(xiàn)FP部56的上行舊有處理的結(jié)構(gòu)。圖20?圖23所示的處理相當(dāng)于到圖18、圖19，以及后述的圖24及圖25的控制幀處理以后的處理。圖20?圖23是假設(shè)了毫微微小區(qū)等的小型基站裝置，并采用用戶(hù)數(shù)對(duì)應(yīng)4，也過(guò)渡性地對(duì)應(yīng)5個(gè)用戶(hù)的結(jié)構(gòu)。
[0293]圖22是用于說(shuō)明第二 3G電路部82與CPn/F的定時(shí)的圖。圖23是表示包括CPU83以及外部RAM的整體結(jié)構(gòu)。
[0294]圖20是表示第二 3G電路部82的詳細(xì)結(jié)構(gòu)的圖。DEMUXULDCH部203從FECTrCH部201接受進(jìn)行了糾錯(cuò)解碼、且CRC校驗(yàn)沒(méi)有問(wèn)題的DCH的TrCH數(shù)據(jù)。此外，從CHD_LG部202 接受與數(shù)據(jù)相關(guān)的參數(shù)信息、例如 TFCI (Transport Format Combination Indicator:傳輸格式組合標(biāo)識(shí)符)等。TFCI是速率信息等控制信息。
[0295]在DEMUXULDCH部203中，基于存儲(chǔ)于存儲(chǔ)部205中的標(biāo)頭信息以及寄存器設(shè)定，若是音頻，則進(jìn)行ClassA、B、C多路復(fù)用等處理。在FPULDCH部204中，基于存儲(chǔ)于存儲(chǔ)部208中的標(biāo)頭信息以及寄存器設(shè)定，將數(shù)據(jù)組裝到FP數(shù)據(jù)的幀格式中，經(jīng)由分配器209按每個(gè)用戶(hù)地存儲(chǔ)到內(nèi)部RAM210的用戶(hù)內(nèi)部RAM211中。CPU83以IOms —次的比例從用戶(hù)內(nèi)部RAM211提取出數(shù)據(jù)，并存儲(chǔ)到外部RAMl 10。
[0296]關(guān)于RACH的TrCH，傳遞至DEMUXULDCH部206，收集構(gòu)成FP格式所需的數(shù)據(jù)。在FPULRACH部207中，數(shù)據(jù)被組裝到FP格式中，存儲(chǔ)到內(nèi)部RAM210的數(shù)據(jù)共用內(nèi)部RAM(Datacommon) 212。之后，CPU83以IOms —次的比例從數(shù)據(jù)共用內(nèi)部RAM212提取出數(shù)據(jù)。
[0297]圖21是表示實(shí)現(xiàn)控制幀處理的結(jié)構(gòu)的圖。關(guān)于控制幀處理，第二 3G電路部82在第二 3G電路部82的FP上行鏈路控制幀(FP UL Control frame)處理部221中，基于存儲(chǔ)于存儲(chǔ)部222的標(biāo)頭信息以及寄存器信息，進(jìn)行FP上行鏈路控制幀處理。
[0298]第二 3G電路部82將處理結(jié)果存儲(chǔ)于控制幀內(nèi)部RAM223中。CPU83以IOms —次的比例從控制幀內(nèi)部RAM223提取出數(shù)據(jù)，并存儲(chǔ)到外部RAM110。
[0299]CPU83基于2ms周期的中斷信號(hào)從第二 3G電路部82的內(nèi)部RAM241取得數(shù)據(jù)，該2ms周期的中斷信號(hào)由第一 3G電路部81或第二 3G電路部82通知且是與下行舊有處理以及HSDPA處理共用的中斷信號(hào)。通過(guò)如上述那樣將對(duì)于CPU83的中斷信號(hào)統(tǒng)一化，從而能減輕對(duì)CPU83的處理負(fù)荷。
[0300]此外，CPU83以舊有的TTI即IOms周期來(lái)訪問(wèn)第二 3G電路部82即可，而能以2ms周期進(jìn)行訪問(wèn)，因此內(nèi)部RAM241僅準(zhǔn)備與用戶(hù)數(shù)相應(yīng)的量即可，而無(wú)需對(duì)于每個(gè)用戶(hù)均分別準(zhǔn)備兩面。由此，能防止內(nèi)部RAM241的增大。在以邏輯電路實(shí)現(xiàn)RAM的情況下，具有能防止電路規(guī)模增大的效果。
[0301]圖22是用于說(shuō)明第二 3G電路部82與CPH/F的定時(shí)的圖。第二 3G電路部82以參照標(biāo)號(hào)“T12”所示的周期例如IOms周期進(jìn)行工作，CPU83能以參照標(biāo)號(hào)“T11”所示的周期例如2ms周期進(jìn)行訪問(wèn)。
[0302]第二 3G電路部82在確認(rèn)寫(xiě)入結(jié)束標(biāo)記為“O”后，在內(nèi)部RAM中存儲(chǔ)FP數(shù)據(jù)處理后的結(jié)果，并將參照標(biāo)號(hào)“231”所示的寫(xiě)入結(jié)束標(biāo)記設(shè)為“I”。FP數(shù)據(jù)寫(xiě)入CPUI/FRAM的時(shí)間t43小于2ms ο
[0303]CPU83在確認(rèn)寫(xiě)入結(jié)束標(biāo)記為I后，從內(nèi)部RAM取得FP數(shù)據(jù)處理后的數(shù)據(jù)，并將參照標(biāo)號(hào)“ 232 ”、“ 233 ”、“ 234”、“ 235 ”所示的寫(xiě)入結(jié)束標(biāo)記設(shè)為“O ”。
[0304]由此，第二 3G電路部82與CPU83能避免訪問(wèn)競(jìng)爭(zhēng)，因此無(wú)需將內(nèi)部RAM的面雙重化，具有能防止內(nèi)部RAM個(gè)數(shù)增加的效果。另外，在以邏輯電路實(shí)現(xiàn)RAM的情況下，具有能防止電路規(guī)模增大的效果。即，能期待對(duì)于削減電路規(guī)模的效果。
[0305]圖23是表示包含上行舊有處理中的FP處理的CPU83、外部RAMl 10、第一及第二 3G電路部81、82在內(nèi)的整體結(jié)構(gòu)的圖。
[0306]數(shù)據(jù)從第一 3G電路部81的FECTrCHRAM242發(fā)送至第二 3G電路部82，在FP處理部183中轉(zhuǎn)換成FP格式。轉(zhuǎn)換后的數(shù)據(jù)存儲(chǔ)于內(nèi)部RAM241中。CPU83、具體而言FP設(shè)定處理部152在基于每隔2ms的中斷進(jìn)行動(dòng)作的處理中從內(nèi)部RAM241提取出FP數(shù)據(jù)，將數(shù)據(jù)存儲(chǔ)于與CPU83相連接的外部RAMllO中。
[0307]存儲(chǔ)的數(shù)據(jù)在CPU83的IP處理部102中，從外部RAMllO提取出，轉(zhuǎn)換成IP格式，并作為IP包再次存儲(chǔ)于外部RAMllO中。使用封包引擎(Packet Engine) 101等的CPU83內(nèi)部的協(xié)處理器，并經(jīng)由Ether PHY (物理層)100對(duì)基站上位裝置發(fā)送數(shù)據(jù)。在不存在協(xié)處理器的情況下，利用軟件處理對(duì)基站上位裝置發(fā)送IP包。
[0308]CPU83在TTI為IOms的處理中使用與HSDPA處理以及下行舊有處理共用的2ms中斷來(lái)訪問(wèn)第二 3G電路部82，因此不會(huì)增大中斷個(gè)數(shù)，不會(huì)增大內(nèi)部RAM。因而，具有能實(shí)現(xiàn)削減電路規(guī)模以及處理負(fù)荷的效果。
[0309]圖20?圖23中，示出了上行舊有處理，關(guān)于EUL，除了 CPU83每隔2ms從第二 3G電路部82提取出FP數(shù)據(jù)以外，其余與舊有處理相同。
[0310]〈實(shí)施方式3>
圖24是表示第二 3G電路部82與外部RAM相連接時(shí)的控制幀處理中的舊有(簡(jiǎn)稱(chēng):LG)處理的工作步驟的序列圖。對(duì)于圖24所示的處理中與圖3所示處理相同的部分，省略共通的說(shuō)明。[0311]圖24中，從步驟Sll的IP處理開(kāi)始，步驟S12的指針隊(duì)列的存儲(chǔ)、步驟S13的段分割、步驟S14的將FP數(shù)據(jù)存儲(chǔ)到第二 3G電路連接外部RAM為止的處理在預(yù)先設(shè)定的第五十一處理時(shí)間t51內(nèi)進(jìn)行。第五十一處理時(shí)間t51例如為10ms。此外，IP波動(dòng)量的時(shí)間例如為390msο
[0312]圖24中，步驟S15的FP標(biāo)頭解析、步驟SlOl的幀CRC校驗(yàn)處理、步驟S102的將控制幀信息存儲(chǔ)到內(nèi)置處理器寄存器、步驟S103的控制幀處理為止的處理在預(yù)先設(shè)定的第五十二處理時(shí)間t52內(nèi)進(jìn)行。第五十二處理時(shí)間t52例如為10ms。
[0313]圖24中，步驟S103的控制幀處理、步驟S104的將控制幀信息存儲(chǔ)到內(nèi)置處理器寄存器、步驟S105的有效標(biāo)記監(jiān)視處理、步驟S106的幀CRC的計(jì)算、步驟S107的幀化處理、步驟S108的指針隊(duì)列的存儲(chǔ)處理、步驟S109的IP處理為止的處理在預(yù)先設(shè)定的第五十三處理時(shí)間t53內(nèi)進(jìn)行。第五十三處理時(shí)間t53例如為10ms。
[0314]圖24所示的LG處理如下所示那樣執(zhí)行。與上述圖3所示的情況相同，在結(jié)束步驟Sll~步驟S15的處理之后，在步驟SlOl中，第二 3G電路部82的FP部56進(jìn)行幀CRC校驗(yàn)處理。接著，在步驟S102中，F(xiàn)P部56將控制幀信息存儲(chǔ)于第一 3G電路部81的內(nèi)置處理器寄存器中。
[0315]接著，在步驟S103中，第一 3G電路部81的內(nèi)置處理器進(jìn)行控制幀處理。接著，在步驟S104中，第一 3G電路部81的內(nèi)置處理器將控制幀處理后的控制幀信息存儲(chǔ)到第一 3G電路部81的內(nèi)置處理器寄存器中。
[0316]接著，在步驟S105中，第二 3G電路部82的FP部56進(jìn)行有效標(biāo)記監(jiān)視。第二 3G電路部82的FP部56 始終對(duì)存儲(chǔ)于第一 3G電路部81的內(nèi)置處理器寄存器中的控制幀信息進(jìn)行監(jiān)視，以作為有效標(biāo)記監(jiān)視。在利用內(nèi)置處理器進(jìn)行控制幀處理時(shí)，與控制幀信息相對(duì)應(yīng)的控制幀類(lèi)別上標(biāo)注標(biāo)記。
[0317]接著，在步驟S106中，F(xiàn)P部56進(jìn)行幀CRC的計(jì)算。幀CRC的計(jì)算在FP部56在確認(rèn)到步驟S105中與控制幀信息相對(duì)應(yīng)的控制幀類(lèi)別上已標(biāo)注標(biāo)記時(shí)進(jìn)行。FP部56從內(nèi)置處理器寄存器取得處理完成的控制幀數(shù)據(jù)，在幀CRC計(jì)算部中計(jì)算上述參考文獻(xiàn)4、5中所記載的FP幀CRC。
[0318]接著，在步驟S107中，F(xiàn)P部56進(jìn)行幀化處理。經(jīng)過(guò)幀化后的數(shù)據(jù)經(jīng)由步驟S108的IP部I/F用FIFO的指針隊(duì)列的存儲(chǔ)處理，提供給第二 3G電路部82的IP部58。接著，在步驟S109中，IP部58進(jìn)行IP處理。
[0319]圖25是表示CPU83與外部RAM相連接時(shí)的控制幀處理中的舊有處理(簡(jiǎn)稱(chēng):LG)的工作步驟的序列圖。對(duì)于圖25所示的處理中與上述圖4及圖24所示處理相同的部分，省略共通的說(shuō)明。
[0320]從步驟S31的IP處理開(kāi)始，步驟S32的段分割、步驟S33的將FP數(shù)據(jù)存儲(chǔ)到CPU連接外部RAM為止的處理在預(yù)先設(shè)定的第五十四處理時(shí)間t54內(nèi)進(jìn)行。第五十四處理時(shí)間t54例如為IOms0此外，IP波動(dòng)的時(shí)間例如為390ms。
[0321]圖25中，步驟S34的FP標(biāo)頭設(shè)定、步驟S35的將FP標(biāo)頭存儲(chǔ)到內(nèi)置RAM、步驟S36的FP標(biāo)頭解析、步驟Slll的幀CRC校驗(yàn)處理、步驟SI 12的將控制幀信息存儲(chǔ)到內(nèi)置處理器寄存器中、步驟S113的控制幀處理為止的處理在預(yù)先設(shè)定的第五十五處理時(shí)間t55內(nèi)進(jìn)行。第五十五處理時(shí)間t55例如為10ms。[0322]圖25中，步驟S113的控制幀處理、步驟S114的將控制幀信息存儲(chǔ)到內(nèi)置處理器寄存器、步驟S115的有效標(biāo)記監(jiān)視處理、步驟S116的幀CRC的計(jì)算、步驟S117的幀化處理、步驟SI 18的將FP數(shù)據(jù)存儲(chǔ)到內(nèi)置RAM的處理、步驟SI 19的IP處理為止的處理在預(yù)先設(shè)定的第五十六處理時(shí)間t56內(nèi)進(jìn)行。第五十六處理時(shí)間t56例如為10ms。
[0323]圖25所示的LG處理如下所示那樣執(zhí)行。與上述圖3所示的情況相同，在結(jié)束步驟S31~步驟S36的處理之后，在步驟Slll中，由第二 3G電路部82的主電路，具體而言由FP部56進(jìn)行幀CRC校驗(yàn)處理。接著，在步驟SI 12中，第二 3G電路部82的主電路，具體而言FP部56將控制幀信息存儲(chǔ)到第一 3G電路部81的內(nèi)置處理器寄存器中。
[0324]接著，在步驟S113中，第一 3G電路部81的內(nèi)置處理器進(jìn)行控制幀處理。接著，第一 3G電路部81的內(nèi)置處理器將控制幀處理后的控制幀信息存儲(chǔ)到第一 3G電路部81的內(nèi)置處理器寄存器中。
[0325]接著，在步驟S115中，第二 3G電路部82的主電路、具體而言FP部56進(jìn)行有效標(biāo)記監(jiān)視。在步驟S115中若確認(rèn)到與控制幀信息相對(duì)應(yīng)的控制幀類(lèi)別已標(biāo)注標(biāo)記，則在步驟S116中第二 3G電路部82的主電路、具體而言FP部56進(jìn)行幀CRC的計(jì)算。接著，在步驟S117中，第二 3G電路部82的主電路、具體而言FP部56進(jìn)行幀化處理。
[0326]接著，在步驟S118中，第二 3G電路部82的主電路、具體而言FP部56將幀化后的數(shù)據(jù)存儲(chǔ)于內(nèi)置RAM中。于是，在步驟S119中，CPU83從內(nèi)置RAM取得幀化后的數(shù)據(jù)，進(jìn)行IP處理。
[0327]圖26是表示第二 3G電路部82與外部RAM相連接時(shí)的控制幀處理中的LG處理的工作步驟的其他示例的序列圖。對(duì)于圖26所示的處理中與圖3及圖24相同的部分，省略共通的說(shuō)明。
[0328]圖26中，從步驟Sll·的IP處理開(kāi)始，步驟S12的指針隊(duì)列的存儲(chǔ)、步驟S13的段分割、步驟S14的將FP數(shù)據(jù)存儲(chǔ)到第二 3G電路連接外部RAM為止的處理在預(yù)先設(shè)定的第
處理時(shí)間t61內(nèi)進(jìn)行。第六^ 處理時(shí)間t61例如為10ms。此外，IP波動(dòng)的時(shí)間例如為390ms ο
[0329]圖26中，步驟S15的FP標(biāo)頭解析、步驟SlOl的幀CRC校驗(yàn)處理、步驟S102的將控制幀信息存儲(chǔ)到內(nèi)置處理器寄存器、步驟S103的控制幀處理為止的處理在預(yù)先設(shè)定的第六十二處理時(shí)間t62內(nèi)進(jìn)行。第六十二處理時(shí)間t62例如為10ms。
[0330]圖26中，步驟S103的控制幀處理、步驟S104的將控制幀信息存儲(chǔ)到內(nèi)置處理器寄存器、步驟S105的有效標(biāo)記監(jiān)視處理、步驟S106的幀CRC的計(jì)算、步驟S107的幀化處理、步驟S109的IP處理為止的處理在預(yù)先設(shè)定的第六十三處理時(shí)間t63內(nèi)進(jìn)行。第六十三處理時(shí)間t63例如為IOms0
[0331]圖26所示的LG處理與上述圖24所示的LG處理同樣地進(jìn)行,在圖26所示的處理中，在步驟S107中，F(xiàn)P部56在進(jìn)行幀化處理后，將幀化后的數(shù)據(jù)不經(jīng)由指針隊(duì)列，而經(jīng)由IP部I/F用FIFO提供到第二 3G電路部82的IP部58。在圖26所示的LG處理中，步驟S102以前的處理與步驟S104以后的處理相互獨(dú)立。
[0332]圖27是表示CPU83與外部RAM相連接，在CPU83以及第二 3G電路部82中進(jìn)行所有控制處理時(shí)的工作步驟的序列圖。對(duì)于圖27所示的處理中與上述圖4所示的處理相同的部分，省略共通的說(shuō)明。[0333]在圖27所示的處理中，從步驟S31的IP處理開(kāi)始，步驟S32的段分割、步驟S33的將FP數(shù)據(jù)存儲(chǔ)到CPU連接外部RAM為止的處理在預(yù)先設(shè)定的第六十四處理時(shí)間t64內(nèi)進(jìn)行。第六十四處理時(shí)間t64例如為10ms。此外，IP波動(dòng)的時(shí)間例如為390ms。
[0334]圖27所示的處理中，步驟S34的FP標(biāo)頭設(shè)定、步驟S35的將FP標(biāo)頭存儲(chǔ)到內(nèi)置RAM、步驟S36的FP標(biāo)頭解析、步驟S121的幀CRC校驗(yàn)處理、步驟S122的控制幀信息的存儲(chǔ)、步驟S123的控制幀處理為止的處理在預(yù)先設(shè)定的第六十五處理時(shí)間t65內(nèi)進(jìn)行。第六十五處理時(shí)間t65例如為10ms。
[0335]在圖27所示的處理中，步驟S123的控制幀處理、步驟S124的控制幀信息的存儲(chǔ)、步驟S125的有效標(biāo)記監(jiān)視處理、步驟S126的幀CRC的計(jì)算、步驟S127的幀化處理、步驟S128的將FP數(shù)據(jù)存儲(chǔ)到內(nèi)置RAM的存儲(chǔ)處理、步驟S129的IP處理為止的處理在預(yù)先設(shè)定的第六十六處理時(shí)間t66內(nèi)進(jìn)行。第六十六處理時(shí)間t66例如為10ms。
[0336]圖27所示的LG處理如下所示那樣執(zhí)行。與上述圖3所示的情況相同，在結(jié)束步驟S31?步驟S36的處理之后，在步驟S121中，第二 3G電路部82的主電路，具體而言FP部56進(jìn)行幀CRC校驗(yàn)處理。接著，在步驟SI 12中，第二 3G電路部82的主電路，具體而言FP部56將控制幀信息存儲(chǔ)到第二 3G電路部82的內(nèi)置RAM中。
[0337]接著，在步驟S123中，CPU83進(jìn)行控制幀處理。接著，CPU83將控制幀處理后的控制幀信息存儲(chǔ)到第二 3G電路部82的內(nèi)置RAM中。
[0338]接著，在步驟S125中，第二 3G電路部82的主電路、具體而言FP部56進(jìn)行有效標(biāo)記監(jiān)視。在該步驟S125中若確認(rèn)到與控制幀信息相對(duì)應(yīng)的控制幀類(lèi)別已標(biāo)注標(biāo)記，則在步驟S126中第二 3G電路部82的主電路、具體而言FP部56進(jìn)行幀CRC的計(jì)算。
[0339]接著，在步驟S127中，第二 3G電路部82的主電路、具體而言FP部56進(jìn)行幀化處理。接著，在步驟S128中，第二 3G電路部82的主電路、具體而言FP部56將經(jīng)幀化后的數(shù)據(jù)存儲(chǔ)于內(nèi)置RAM中。接著，在步驟S129中，CPU83從內(nèi)置RAM取得幀化后數(shù)據(jù)，進(jìn)行IP處理。
[0340]圖28是表示CPU83與外部RAM相連接、進(jìn)行所有控制處理時(shí)的工作步驟的序列圖。對(duì)于圖28所示的處理中與上述圖4所示的處理相同的部分，省略共通的說(shuō)明。
[0341]在圖28所示的處理中，從步驟S31的IP處理開(kāi)始，步驟S32的段分割、步驟S33的將FP數(shù)據(jù)存儲(chǔ)到CPU連接外部RAM為止的處理在預(yù)先設(shè)定的第七十四處理時(shí)間t74內(nèi)進(jìn)行。第七十四處理時(shí)間t74例如為10ms。此外，IP波動(dòng)的時(shí)間例如為390ms。
[0342]在圖28所示的處理中，步驟S131的FP標(biāo)頭解析、步驟S132的幀CRC校驗(yàn)處理、步驟S133的控制幀處理、步驟S134的幀CRC的計(jì)算、步驟S135的幀化處理、步驟S136的IP處理為止的處理在預(yù)先設(shè)定的第七十六處理時(shí)間t76內(nèi)進(jìn)行。第七十六處理時(shí)間t76例如為IOms0
[0343]圖28所示的LG處理如下所示那樣執(zhí)行。與上述圖3所示的情況相同，在結(jié)束步驟S31?步驟S36的處理之后，在步驟S131中，CPU83進(jìn)行FP標(biāo)頭解析處理。接著，在步驟S132中，CPU83進(jìn)行幀CRC校驗(yàn)處理。在步驟S133中，CPU83進(jìn)行控制幀處理。
[0344]在步驟S134中，CPU83進(jìn)行幀CRC的計(jì)算。接下來(lái)，在步驟S135中，CPU83進(jìn)行幀化處理。接下來(lái)，在步驟S136中，CPU83對(duì)幀化后的數(shù)據(jù)進(jìn)行IP處理。
[0345]如上所述，在圖25及圖27所示的處理中，幀化后的數(shù)據(jù)經(jīng)由第二 3G電路部82的內(nèi)置RAM，并傳遞至CPU83。在使用與圖3?圖7、以及圖18、圖19相同的2ms的中斷來(lái)啟動(dòng)的處理中，CPU83進(jìn)行將數(shù)據(jù)設(shè)定到第二 3G電路部82、或從第二 3G電路部82取得數(shù)據(jù)的訪問(wèn)。
[0346]在圖27所示的處理中，為了實(shí)現(xiàn)在CPU83中的FP標(biāo)頭設(shè)定以及控制幀處理、以及實(shí)現(xiàn)在第二 3G電路部82中的FP標(biāo)頭解析以及幀CRC校驗(yàn)等處理，在CPU83與第二 3G電路部82之間對(duì)CPU83的處理負(fù)荷中的作為支配性條件的數(shù)據(jù)進(jìn)行交換時(shí)，會(huì)花費(fèi)較長(zhǎng)的處理時(shí)間。
[0347]與此相對(duì)，如圖28所示的處理那樣，若由CPU83實(shí)現(xiàn)所有處理，則CPU83與第二 3G電路部82之間無(wú)需數(shù)據(jù)交換，處理時(shí)間也會(huì)變短。
[0348]由此，將功能移交到CPU83，因此認(rèn)為CPU83的處理負(fù)荷增加。然而，控制幀的數(shù)據(jù)長(zhǎng)度較短，是5字節(jié)(byte)左右，因此在將功能移交到CPU83時(shí)增加的處理負(fù)荷能在因無(wú)需CPU83與第二 3G電路部82的訪問(wèn)而縮短的處理時(shí)間內(nèi)充分抵消。
[0349]此外，不存在第二 3G電路部82中的處理，由此第二 3G電路部82的電路規(guī)模得到削減，能實(shí)現(xiàn)基站裝置2的小型化以及省電化。
[0350]<實(shí)施方式4>
圖29是表示本發(fā)明的實(shí)施方式4的基站裝置3的結(jié)構(gòu)的框圖。本實(shí)施方式中的基站裝置3的結(jié)構(gòu)與上述圖2所示的實(shí)施方式I中的基站裝置2的結(jié)構(gòu)相類(lèi)似，因此對(duì)于與圖2所示的實(shí)施方式I相對(duì)應(yīng)的部分，標(biāo)注相同的參照符號(hào)，并省略共通的說(shuō)明。
[0351]本實(shí)施方式的基站裝置3包括:RF部11A、LTE電路部13A、系統(tǒng)時(shí)鐘提供部16、第一天線17、第二天線18、第一 3G電路部81、第二 3G電路部82、CPU83以及IPsec專(zhuān)用電路部84。
[0352]LTE電路部13A、第一 3G電路部81、第二 3G電路部82、CPU83以及IPsec專(zhuān)用電路部84與實(shí)施方式I的基站裝置2的LTE電路部13A、第一 3G電路部81、第二 3G電路部82、CPU83以及IPsec專(zhuān)用電路部84的結(jié)構(gòu)相同。第一 3G電路部81以及第二 3G電路部82也可以構(gòu)成為一個(gè)電路。
[0353]本實(shí)施方式的RF部IlA包括:第一 DUP部21、第一 SW部22、第一無(wú)線發(fā)送部23、第一無(wú)線接收部24、第一下行無(wú)線接收部25、第二 DUP部26、第二 SW部27、第二無(wú)線發(fā)送部28、第二無(wú)線接收部29、第二下行無(wú)線接收部30、合成部91、第一分配部92、第二分配部93、3G用無(wú)線發(fā)送部94、3G用無(wú)線接收部95以及3G用下行無(wú)線接收部96。本實(shí)施方式的RF部IlA構(gòu)成無(wú)線收發(fā)部71A。
[0354]本實(shí)施方式的基站裝置3除了構(gòu)成無(wú)線收發(fā)部7IA的RF部IlA以外，均是與上述實(shí)施方式I的基站裝置2相同的結(jié)構(gòu)。本實(shí)施方式的RF部11不具有DFE。
[0355]本實(shí)施方式中，包括如下部分而構(gòu)成:第一天線17、第二天線18、第一雙工器(duplexer ;簡(jiǎn)稱(chēng):DUP)部21、第一 SW部22、第一無(wú)線發(fā)送部23、第一無(wú)線接收部24、第一下行無(wú)線接收部25、第二 DUP部26、第二 SW部27、第二無(wú)線發(fā)送部28、第二無(wú)線接收部29、第二下行無(wú)線接收部30、合成部91、第一分配部92、第二分配部93、3G用無(wú)線發(fā)送部94、3G用無(wú)線接收部95以及3G用下行無(wú)線接收部96。
[0356]3G用無(wú)線發(fā)送部94將W-CDMA方式的擴(kuò)頻調(diào)制后的信號(hào)上變頻成RF信號(hào)。3G用無(wú)線接收部95對(duì)W-CDMA方式的RF信號(hào)進(jìn)行下變頻，進(jìn)行A/D轉(zhuǎn)換。3G用下行無(wú)線接收部96對(duì)W-CDMA方式的下行頻率的RF信號(hào)進(jìn)行下變頻，進(jìn)行A/D轉(zhuǎn)換。
[0357]合成部91是具有頻帶限制功能的模擬濾波器，該模擬濾波器將由第二無(wú)線發(fā)送部28輸出的LTE方式的RF信號(hào)與由3G用無(wú)線發(fā)送部94輸出的W-CDMA方式的RF信號(hào)頻帶不重復(fù)地進(jìn)行頻率排列并配置。第一以及第二分配部92、93是將RF信號(hào)分離成通過(guò)3G頻帶的信號(hào)與通過(guò)LTE頻帶的信號(hào)的模擬濾波器。
[0358]在如上那樣的本實(shí)施方式中，與上述實(shí)施方式I相同，F(xiàn)P部56、3G用IP部58、IPsec部59以及PPPoE部60構(gòu)成與CPU83不同的其他電路，因此MAC-hs部54以及MAC_e部55能構(gòu)成為取得參數(shù)，僅進(jìn)行傳輸速度的控制等調(diào)度功能，而非用戶(hù)數(shù)據(jù)的導(dǎo)通。因而，如圖29所示，能夠僅利用電路來(lái)構(gòu)成3G側(cè)的用戶(hù)數(shù)據(jù)的通路，因此能減輕軟件處理的負(fù)荷。
[0359]此外，在上述實(shí)施方式I中使用DFE部31，在數(shù)字基頻帶中進(jìn)行合成或者分配，與此相對(duì)，本實(shí)施方式中，不使用DFE電路部，而在模擬高頻(RF)中進(jìn)行3G信號(hào)以及LTE信號(hào)的合成或分配。由此，與在數(shù)字基頻帶中進(jìn)行合成或者分配的情況相比，能防止合成時(shí)的誤差擴(kuò)大。此外，在分配時(shí)，在進(jìn)行下變頻前將3G信號(hào)與LTE信號(hào)進(jìn)行分離，因此能夠防止下變頻時(shí)干涉波的混入以及噪音的混入。
[0360]本實(shí)施方式中，無(wú)法獲得上述實(shí)施方式I?3中的能減少一個(gè)RF系統(tǒng)的效果，除此以外，能達(dá)成與上述實(shí)施方式I?3相同的效果。
[0361]〈實(shí)施方式5>
圖30是表示本發(fā)明的實(shí)施方式5的基站裝置4的結(jié)構(gòu)的框圖。本實(shí)施方式中的基站裝置4的結(jié)構(gòu)與上述圖29所示的實(shí)施方式4中的基站裝置3的結(jié)構(gòu)相類(lèi)似，因此對(duì)于與圖29所示的實(shí)施方式4相對(duì)應(yīng)的部分，標(biāo)注相同的參照符號(hào)，省略共通的說(shuō)明。
[0362]本實(shí)施方式的基站裝置4是從上述實(shí)施方式4的基站裝置3的結(jié)構(gòu)中去除IPsec專(zhuān)用電路部84以及切換SW部85的結(jié)構(gòu)。此外，本實(shí)施方式中，由LTE電路部13A的內(nèi)置CPU34A的LTE用IPsec部43與第二 3G電路部82的3G用IP部58相連接而構(gòu)成。
[0363]根據(jù)本實(shí)施方式，能達(dá)到與實(shí)施方式4相同的效果。此外，實(shí)施方式4中，作為3G用的IPsec部設(shè)置有IPsec專(zhuān)用電路部84，3G方式中的IPsec功能通過(guò)IPsec專(zhuān)用電路部84來(lái)實(shí)現(xiàn)，但本實(shí)施方式中，不設(shè)置IPsec專(zhuān)用電路部84以及切換SW部85，使用LTE用IPsec部43來(lái)實(shí)現(xiàn)3G方式中的IPsec功能。由此,能簡(jiǎn)化基站裝置4的結(jié)構(gòu)，因此能實(shí)現(xiàn)基站裝置4的小型化。
[0364]本發(fā)明進(jìn)行了詳細(xì)的說(shuō)明，但上述說(shuō)明僅是所有方面中的示例，本發(fā)明并不局限于此。未舉例示出的無(wú)數(shù)變形例可解釋為是在不脫離本發(fā)明的范圍內(nèi)可設(shè)想到的。
標(biāo)號(hào)說(shuō)明
[0365]1，2，3，4 基站裝置、13，13A LTE 電路部、15，83CPU、56FP 部、583G 用 IP 部、71，71A無(wú)線收發(fā)部、81第一 3G電路部、82第二 3G電路部。
【權(quán)利要求】
1.一種基站裝置，該基站裝置能與通信終端裝置進(jìn)行無(wú)線通信，其特征在于，包括: 通信處理單元，該通信處理單元進(jìn)行用于與所述通信終端裝置進(jìn)行通信的通信處理；以及 數(shù)據(jù)交換單元，該數(shù)據(jù)交換單元對(duì)于暫時(shí)性地存儲(chǔ)有由所述通信處理單元進(jìn)行的通信處理中所處理的數(shù)據(jù)的外部存儲(chǔ)單元，進(jìn)行所述數(shù)據(jù)的讀取以及存儲(chǔ)的至少一種，并與所述通信處理單元之間進(jìn)行所述數(shù)據(jù)的交換， 所述數(shù)據(jù)交換單元通過(guò)軟件程序來(lái)實(shí)現(xiàn)。
2.如權(quán)利要求1所述的基站裝置，其特征在于， 所述通信處理包括具有不同處理模塊的多個(gè)處理， 所述數(shù)據(jù)交換單元基于由所述通信處理單元提供的中斷信號(hào)來(lái)進(jìn)行啟動(dòng)， 所述中斷信號(hào)在多個(gè)所述處理中共用。
3.如權(quán)利要求1所述的基站裝置，其特征在于， 所述通信處理包括幀協(xié)議的幀化處理。
4.如權(quán)利要求1所述的基站裝置，其特征在于， 能在所述通信終端裝置之間以互不相同的第一以及第二通信方式進(jìn)行無(wú)線通信， 所述通信處理單元包括: 第一通信處理單元，該第一通信處理單元進(jìn)行用于以所述第一通信方式與所述通信終端裝置進(jìn)行通信的通信處理；以及 第二通信處理單元，該第二通信處理單元進(jìn)行用于以所述第二通信方式與所述通信終端裝置進(jìn)行通信的通信處理。
5.一種通信系統(tǒng)，其特征在于，包括: 權(quán)利要求1?4中任一項(xiàng)所述的基站裝置；以及能與所述基站裝置進(jìn)行無(wú)線通信的通信終端裝置。
【文檔編號(hào)】H04W88/08GK103858492SQ201280049236
【公開(kāi)日】2014年6月11日 申請(qǐng)日期:2012年10月3日 優(yōu)先權(quán)日:2011年10月6日
【發(fā)明者】末滿(mǎn)大成 申請(qǐng)人:三菱電機(jī)株式會(huì)社