一種高速智能線陣彩色ccd相的制造方法
【專利摘要】本發(fā)明屬于機(jī)器視覺【技術(shù)領(lǐng)域】，公開了一種高速智能線陣彩色CCD相機(jī)；包括電荷耦合器件(CCD)、CCD驅(qū)動(dòng)模塊、數(shù)模轉(zhuǎn)換模塊(ADC)、現(xiàn)場(chǎng)可編程門陣列模塊(FPGA)、隨機(jī)存儲(chǔ)模塊和USB3.0控制和傳輸模塊;相機(jī)采用彩色線陣CCD獲取物體的高速高分辨率彩色圖像,能利用顏色信息進(jìn)行識(shí)別分類,具有廣泛的應(yīng)用場(chǎng)合;采用FPGA對(duì)線陣圖像進(jìn)行處理,包括非均勻性校正等算法,同時(shí)可在不改變硬件平臺(tái)的情況下實(shí)現(xiàn)多種智能算法;采用USB3.0高速接口,能實(shí)時(shí)傳輸高速彩色線陣CCD相機(jī)的圖像數(shù)據(jù),且接口簡單、連接方便。
【專利說明】一種高速智能線陣彩色CCD相機(jī)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于機(jī)器視覺【技術(shù)領(lǐng)域】，特別涉及工業(yè)檢測(cè)、糧食色選等在線檢測(cè)應(yīng)用場(chǎng)合，具體設(shè)計(jì)了一款基于FPGA和USB3.0的智能高速線陣彩色CCD相機(jī)。
【背景技術(shù)】
[0002]機(jī)器視覺在線檢測(cè)技術(shù)通過光電成像和智能算法對(duì)產(chǎn)品進(jìn)行高速檢測(cè)和快速識(shí)別，在越來越多的行業(yè)如工業(yè)產(chǎn)品檢測(cè)、糧食色選等得到了應(yīng)用。
[0003]顏色作為一個(gè)重要的信息量，是人類認(rèn)識(shí)世界的一個(gè)重要工具.若能通過相機(jī)獲取物體的彩色圖像，視覺系統(tǒng)就能利用顏色信息對(duì)產(chǎn)品進(jìn)行檢測(cè)，能在更多地場(chǎng)合發(fā)揮更大的作用；彩色線陣相機(jī)相比黑白線陣相機(jī)增加了顏色數(shù)據(jù)通道，從而對(duì)相機(jī)的數(shù)據(jù)處理和傳輸能力提出了更高要求。
[0004]相機(jī)作為眼睛，是在線檢測(cè)系統(tǒng)中的關(guān)鍵部件.隨著檢測(cè)質(zhì)量的不斷提高，對(duì)相機(jī)的成像速度和分辨率也提出了更高的要求，更高的速度和分辨率也就要求相機(jī)具有更高的傳輸帶寬和處理能力。
[0005]以行頻18K,分辨率為2048的三通道紅綠藍(lán)彩色相機(jī)為利，量化位寬以12bit計(jì)算，數(shù)據(jù)傳輸帶寬要達(dá)到1.3Gbps，因此需要有一種較快并且好用的數(shù)據(jù)傳輸方式，另外在線檢測(cè)場(chǎng)合也需要相機(jī)具有較強(qiáng)在線處理功能，即要求相機(jī)能實(shí)現(xiàn)一些智能算法。

【發(fā)明內(nèi)容】

[0006]針對(duì)以上技術(shù)問題，本發(fā)明公開了一種USB3.0高速智能線陣彩色CXD相機(jī)，具體的技術(shù)方案如下:
相機(jī)包括彩色線陣電荷耦合器件(CCD)、CCD驅(qū)動(dòng)模塊、數(shù)模轉(zhuǎn)換模塊(ADC)、現(xiàn)場(chǎng)可編程門陣列模塊(FPGA)、隨機(jī)存儲(chǔ)模塊和USB3.0控制和傳輸模塊；彩色線陣CCD輸出的模擬信號(hào)連接到模數(shù)轉(zhuǎn)換模塊(ADC)后進(jìn)入FPGA進(jìn)行處理；FPGA同時(shí)產(chǎn)生CXD需要的驅(qū)動(dòng)時(shí)鐘，經(jīng)過CXD驅(qū)動(dòng)模塊進(jìn)行電平轉(zhuǎn)換后連接到CXD; FPGA處理后的圖像數(shù)據(jù)經(jīng)過USB3.0輸出.本發(fā)明采用FPGA對(duì)線陣圖像進(jìn)行處理，包括非均勻性校正、彩色智能處理算法等。
[0007]上述的FPGA是系統(tǒng)的控制和算法處理核心單元:首先根據(jù)彩色線陣CXD的時(shí)序驅(qū)動(dòng)要求，產(chǎn)生(XD的驅(qū)動(dòng)信號(hào)，并通過(XD的時(shí)序要求來調(diào)整(XD的積分時(shí)間、像素頻率等參數(shù)；其次為隨機(jī)存儲(chǔ)模塊提供寫入和讀出控制信號(hào)，并將原始數(shù)據(jù)或者處理完的數(shù)據(jù)傳輸給USB3.0控制器；所述的FPGA通過ADC的控制接口配置ADC的內(nèi)部寄存器，以設(shè)置ADC的工作狀態(tài)，如增益調(diào)節(jié)，偏置調(diào)節(jié)等。
[0008]上述的FPGA對(duì)彩色線陣(XD相機(jī)的非均勻性進(jìn)行校正，非均勻性校正算法可采用兩點(diǎn)法或者多點(diǎn)法，兩點(diǎn)法的系數(shù)通過非均勻性校正裝置計(jì)算得到后預(yù)先保留在FPGA內(nèi)部；通過循環(huán)移位不斷讀取對(duì)應(yīng)像素的系數(shù)，通過加法和乘法校正非均勻性。
[0009]上述彩色線陣CXD采用三線陣CXD或者雙線陣(XD，三線陣輸出的紅、綠、藍(lán)三路模擬視頻連接到模數(shù)轉(zhuǎn)換單元.模數(shù)轉(zhuǎn)換單元可選用多片ADC，也可選用單片多路ADC，ADC內(nèi)部一般有增益和偏置調(diào)節(jié)，通過外部總線配置寄存器設(shè)置。
[0010]上述隨機(jī)存儲(chǔ)模塊用來存儲(chǔ)線陣CCD圖像數(shù)據(jù)和用作算法計(jì)算過程中的緩存。
[0011]上述的CXD驅(qū)動(dòng)模塊接收FPGA過來的信號(hào)，并根據(jù)CXD驅(qū)動(dòng)信號(hào)的電平和上升下降沿要求，產(chǎn)生CCD所需的驅(qū)動(dòng)信號(hào)。
[0012]USB3.0控制器接收FPGA傳輸過來的數(shù)據(jù)，并將其通過USB3.0協(xié)議傳輸?shù)絇 C或其它設(shè)備，USB3.0控制器同時(shí)接收從PC過來的控制信號(hào)，傳輸給FPGA后，通過FPGA設(shè)置CXD的工作方式，如積分時(shí)間，像素頻率等。
[0013]與現(xiàn)有技術(shù)相比，本發(fā)明的優(yōu)點(diǎn)是:
1.以FPGA為系統(tǒng)核心，控制CXD的驅(qū)動(dòng)和信號(hào)采集，實(shí)現(xiàn)對(duì)CXD相機(jī)的積分時(shí)間、像素時(shí)鐘等參數(shù)的靈活調(diào)節(jié)；并實(shí)現(xiàn)對(duì)線陣CCD的非均勻性進(jìn)行校正算法，另外可根據(jù)需要實(shí)現(xiàn)其它智能算法而不用改變硬件平臺(tái)。
[0014]2.采用三線陣彩色CCD，能獲取高速高分辨率的彩色圖像，驅(qū)動(dòng)時(shí)鐘的最高頻率達(dá)到4 O MH z，行頻達(dá)到I 8 K，行分辨率最高達(dá)到10K，能滿足大部分應(yīng)用場(chǎng)景的需要。
[0015]3.傳輸速度高，最高能達(dá)到3.2Gbps,能將線陣CXD的數(shù)據(jù)實(shí)時(shí)傳輸?shù)絇C或其它設(shè)備。
[0016]4.采用USB3.0接口實(shí)時(shí)傳輸圖像，具有傳輸帶寬高，使用方便，便于集成，支持熱插拔等優(yōu)勢(shì)。
【專利附圖】

【附圖說明】
[0017]下面結(jié)合附圖和【具體實(shí)施方式】對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說明。
[0018]圖1是本發(fā)明一種USB3.0智能高速彩色線陣CXD相機(jī)的模塊框圖。
[0019]圖2是彩色線陣CXD和ADC之間的接口圖。
[0020]圖3是單通道視頻非均勻性校正算法在FPGA內(nèi)部的實(shí)現(xiàn)圖。
【具體實(shí)施方式】
[0021]圖1是一種智能高速彩色線陣CCD相機(jī)的模塊框圖，包括彩色線陣電荷耦合器件(CCD)、CCD驅(qū)動(dòng)模塊、數(shù)模轉(zhuǎn)換模塊(ADC)、現(xiàn)場(chǎng)可編程門陣列模塊(FPGA)、隨機(jī)存儲(chǔ)模塊和USB3.0控制和傳輸模塊；彩色線陣CCD輸出的模擬信號(hào)連接到模數(shù)轉(zhuǎn)換模塊(ADC)后進(jìn)入FPGA進(jìn)行處理；FPGA同時(shí)產(chǎn)生CXD需要的驅(qū)動(dòng)時(shí)鐘，經(jīng)過CXD驅(qū)動(dòng)模塊進(jìn)行電平轉(zhuǎn)換后連接到CXD;FPGA處理后的圖像數(shù)據(jù)經(jīng)過USB3.0輸出.本發(fā)明采用FPGA對(duì)線陣圖像進(jìn)行處理，包括非均勻性校正算法等。
[0022]FPGA是系統(tǒng)的控制和算法處理模塊，根據(jù)彩色線陣C⑶的時(shí)序驅(qū)動(dòng)要求，產(chǎn)生(XD的驅(qū)動(dòng)信號(hào)，并通過(XD的時(shí)序要求來調(diào)整(XD的積分時(shí)間、像素頻率等參數(shù)；為隨機(jī)存儲(chǔ)模塊提供寫入和讀出控制信號(hào)，并將原始數(shù)據(jù)或者處理完的數(shù)據(jù)傳輸給USB3.0控制器；所述的FPGA通過ADC的控制接口配置ADC的內(nèi)部寄存器，以設(shè)置ADC的工作狀態(tài)，如增益調(diào)節(jié)，偏置調(diào)節(jié)等。
[0023]USB3.0控制器接收FPGA傳輸過來的數(shù)據(jù)，并將其通過USB3.0協(xié)議傳輸?shù)絇 C或其它設(shè)備，USB3.0控制器同時(shí)接收從PC過來的控制信號(hào)，傳輸給FPGA后，通過FPGA設(shè)置CCD的工作方式，如積分時(shí)間，像素頻率等。[0024]隨機(jī)存儲(chǔ)模塊用來存儲(chǔ)線陣CCD圖像數(shù)據(jù)和用作算法計(jì)算過程中的緩存。
[0025]CXD驅(qū)動(dòng)模塊接收FPGA過來的信號(hào)，并根據(jù)CXD驅(qū)動(dòng)信號(hào)的電平和上升下降沿要求，產(chǎn)生CXD所需的驅(qū)動(dòng)信號(hào)。
[0026]圖2是CXD和ADC之間的信號(hào)接口圖，線陣CXD輸出的紅、綠、藍(lán)三路視頻信號(hào)分別輸入到ADC，一般ADC內(nèi)部集成有相關(guān)雙采樣，增益和偏置調(diào)節(jié)等信號(hào)調(diào)理單元，視頻信號(hào)經(jīng)過調(diào)理后輸入到模數(shù)轉(zhuǎn)換模塊數(shù)字化；此處的ADC可選擇三個(gè)獨(dú)立的芯片，也可選用兩路或者三路集成的芯片，以減少ADC的輸出信號(hào)線，相應(yīng)減少FPGA的輸入輸出接口數(shù)要求。
[0027]圖3是非均勻性校正算法在FPGA內(nèi)部的一種實(shí)現(xiàn)框圖，這里顯示的兩點(diǎn)法校正的實(shí)現(xiàn)框圖，兩組校正系數(shù)分別存入兩組存儲(chǔ)器，輸入圖像數(shù)據(jù)分別加上和乘以這兩組系數(shù)，設(shè)輸入數(shù)據(jù)頻率為f，每一個(gè)像素?cái)?shù)據(jù)進(jìn)來后，分別對(duì)應(yīng)的系數(shù)進(jìn)行計(jì)算，下一個(gè)像素進(jìn)來時(shí),移位讀出下一組系數(shù)。
[0028]在此說明書中，本發(fā)明已參照特定實(shí)施例作了描述，但是，很顯然仍然可以做出各種修改和變換而不背離本發(fā)明的精神和范圍。因此說明書和附圖應(yīng)被認(rèn)為是說明性的而非限定性的。
【權(quán)利要求】
1.一種高速智能線陣彩色CCD相機(jī)，其特征在于:包括彩色線陣電荷耦合器件(CCD)、CCD驅(qū)動(dòng)模塊、數(shù)模轉(zhuǎn)換模塊(ADC)、現(xiàn)場(chǎng)可編程門陣列模塊(FPGA)、隨機(jī)存儲(chǔ)模塊和USB3.0控制和傳輸模塊；彩色線陣CCD輸出的模擬信號(hào)連接到模數(shù)轉(zhuǎn)換模塊(ADC)后進(jìn)入FPGA進(jìn)行處理；FPGA同時(shí)產(chǎn)生CXD需要的驅(qū)動(dòng)時(shí)鐘，經(jīng)過CXD驅(qū)動(dòng)模塊進(jìn)行電平轉(zhuǎn)換后驅(qū)動(dòng)CXD; FPGA處理后的圖像數(shù)據(jù)經(jīng)過USB3.0輸出，隨機(jī)存儲(chǔ)模塊用于保存圖像數(shù)據(jù)；本發(fā)明采用FPGA對(duì)線陣圖像進(jìn)行處理，包括非均勻性校正、彩色智能處理算法等。
2.根據(jù)權(quán)利要求1，所述的FPGA是系統(tǒng)控制和算法處理核心:首先根據(jù)彩色線陣CCD的時(shí)序驅(qū)動(dòng)要求，產(chǎn)生(XD的驅(qū)動(dòng)信號(hào)，并通過(XD的時(shí)序要求來調(diào)整(XD的積分時(shí)間、像素頻率等參數(shù)；其次為隨機(jī)存儲(chǔ)模塊提供寫入和讀出控制信號(hào)，并將原始數(shù)據(jù)或者處理完的數(shù)據(jù)傳輸給USB3.0控制器；所述的FPGA通過ADC的控制接口配置ADC的內(nèi)部寄存器，以設(shè)置ADC的工作狀態(tài)，如增益調(diào)節(jié)，偏置調(diào)節(jié)等。
3.根據(jù)權(quán)利要求1，所述的FPGA對(duì)彩色線陣CCD相機(jī)的非均勻性進(jìn)行校正，非均勻性校正算法可采用兩點(diǎn)法或者多點(diǎn)法，兩點(diǎn)法的系數(shù)通過非均勻性校正裝置計(jì)算得到后預(yù)先保留在FPGA內(nèi)部。
4.根據(jù)權(quán)利要求1，所述的FPGA內(nèi)部實(shí)現(xiàn)各種智能算法，而不用改變現(xiàn)有的相機(jī)硬件平臺(tái)，如各種顏色智能分選算法。
5.根據(jù)權(quán)利要求1，所述的彩色線陣電荷耦合器件(CCD)采用三線陣CCD或者雙線陣CCD,線陣CCD輸出的紅、綠、藍(lán)等彩色模擬視頻連接到模數(shù)轉(zhuǎn)換單元進(jìn)行模數(shù)轉(zhuǎn)換。
6.根據(jù)權(quán)利要求1，所述的CCD驅(qū)動(dòng)模塊產(chǎn)生CCD器件要求的電平標(biāo)準(zhǔn)和時(shí)序標(biāo)準(zhǔn).如上升時(shí)間、下降時(shí)間等；所述的CCD驅(qū)動(dòng)模塊的輸入由FPGA產(chǎn)生。
7.根據(jù)權(quán)利要求1，所述的模數(shù)轉(zhuǎn)換器對(duì)CCD輸出的模擬視頻信號(hào)進(jìn)行數(shù)字化；一般ADC內(nèi)部集成有相關(guān)雙采樣，增益和偏置調(diào)節(jié)等信號(hào)調(diào)理單元，視頻信號(hào)經(jīng)過調(diào)理后進(jìn)行模數(shù)轉(zhuǎn)換；所述的ADC可選擇三個(gè)獨(dú)立的芯片，也可選用兩路或者三路集成的芯片，以減少ADC的輸出信號(hào)線，相應(yīng)減少FPGA的輸入輸出接口數(shù)量要求。
8.根據(jù)權(quán)利要求1，所述的USB3.0控制器用來傳輸處理前或者處理后的圖像數(shù)據(jù)，USB3.0控制器接收FPGA傳輸過來的數(shù)據(jù)，并將其通過USB3.0協(xié)議傳輸?shù)絇C或其它設(shè)備，USB3.0控制器同時(shí)接收從PC過來的控制信號(hào)，傳輸給FPGA后，通過FPGA設(shè)置CXD的工作方式，如積分時(shí)間，像素頻率等。
【文檔編號(hào)】H04N5/341GK103916643SQ201310002753
【公開日】2014年7月9日 申請(qǐng)日期:2013年1月5日 優(yōu)先權(quán)日:2013年1月5日
【發(fā)明者】朱孝艷, 胡賢龍 申請(qǐng)人:朱孝艷