欧美在线观看视频网站,亚洲熟妇色自偷自拍另类,啪啪伊人网,中文字幕第13亚洲另类,中文成人久久久久影院免费观看 ,精品人妻人人做人人爽,亚洲a视频

在低頻eoc終端上獲取控制信息及交互鏈路信息的方法

文檔序號:7550194閱讀:125來源:國知局
專利名稱:在低頻eoc終端上獲取控制信息及交互鏈路信息的方法
技術(shù)領(lǐng)域
本發(fā)明屬于同軸數(shù)據(jù)接入技術(shù)領(lǐng)域,涉及一種通過FPGA (現(xiàn)場可編程邏輯陣列)在低頻EOC (Ethernet over Cable以太網(wǎng)數(shù)據(jù)通過同軸電纜傳輸)獲取控制信息及交互鏈路信息的方法。具體為將FPGA芯片嵌入到低頻EOC終端設(shè)備的主控芯片和以太網(wǎng)交換芯片之間,通過旁路方式獲取與低頻EOC終端與以太網(wǎng)交換芯片間的控制信息及與低頻EOC終端的主控芯片交互鏈路信息。
背景技術(shù)
為配合廣電運(yùn)營商數(shù)字電視及寬帶及互動點(diǎn)播等多種業(yè)務(wù)加快發(fā)展,廣電網(wǎng)絡(luò)的雙向改造采用了多種技術(shù),其中低頻EOC技術(shù)占有目前一半以上的市場份額。目前主流的幾種低頻EOC技術(shù),包括Homeplug AV、Homeplug AV2、Homeplug BPL等技術(shù),其系統(tǒng)構(gòu)成都是由一個低頻EOC頭端與若干個低頻EOC終端構(gòu)成的星形低頻EOC系統(tǒng),低頻EOC頭端設(shè)備及終端設(shè)備的構(gòu)成都是由業(yè)務(wù)主控芯片加以太網(wǎng)交換芯片加Cable(同軸電纜)射頻電路構(gòu)成,系統(tǒng)控制方式均是由低頻EOC頭端主從控制低頻EOC終端的方式。對低頻EOC系統(tǒng)推廣而言,分為覆蓋及滲透兩個層次,即低頻EOC頭端到樓道具備覆蓋接入幾十個低頻EOC終端的業(yè)務(wù)能力,然后再發(fā)展用戶做到隨用戶增加而增加低頻EOC終端設(shè)備,即所謂的滲透。在發(fā)展低頻EOC寬帶等多業(yè)務(wù)應(yīng)用用戶過程中,檢測各被覆蓋用戶的Cable鏈路情況,判斷是否具備直接接入低頻EOC終端的能力是運(yùn)維人員要解決的問題;維護(hù)已經(jīng)開通雙向業(yè)務(wù) 的鏈路也是運(yùn)維人員要解決的問題;在僅僅實(shí)現(xiàn)低頻EOC頭端覆蓋,而低頻EOC頭端上游的網(wǎng)絡(luò)沒有健全情況下判斷低頻EOC鏈路是否正常也是運(yùn)維人員要解決的問題。這些問題的解決都需要運(yùn)維人員具備測量低頻EOC鏈路的設(shè)備,而這個設(shè)備關(guān)鍵的技術(shù)之一是具備獲取低頻EOC系統(tǒng)的低頻EOC頭端與低頻EOC終端的交互信息的方法,通過獲取的交互信息使該設(shè)備能夠分析低頻EOC各覆蓋鏈路的狀況及低頻EOC頭端工作情況供運(yùn)維人員判斷。

發(fā)明內(nèi)容
本發(fā)明的目的在于針對低頻EOC鏈路狀況檢測的需要,提供一種通過FPGA在低頻EOC終端上獲取控制信息及交互鏈路信息的方法。為了實(shí)現(xiàn)上述發(fā)明目的,本發(fā)明采用的技術(shù)方案如下
在低頻EOC終端上獲取控制信息及交互鏈路信息的方法,包括板卡系統(tǒng)構(gòu)成,獲取低頻EOC終端上主控芯片與業(yè)務(wù)以太網(wǎng)交換芯片控制信息機(jī)制,與低頻EOC終端上的主控芯片交互鏈路信息機(jī)制。板卡系統(tǒng)構(gòu)成=Cable射頻電路與低頻EOC終端上的主控芯片相連,主控芯片與FPGA相連,F(xiàn)PGA與業(yè)務(wù)以太網(wǎng)交換芯片相連,F(xiàn)PGA同時與額外增加的旁路以太網(wǎng)交互芯片相連,旁路以太網(wǎng)交換芯片與業(yè)務(wù)以太網(wǎng)交換芯片通過以太網(wǎng)變壓器耦合構(gòu)成交換關(guān)系,旁路以太網(wǎng)交換芯片通過以太網(wǎng)接口與外部控制主機(jī)相連。
獲取低頻EOC終端上主控芯片與業(yè)務(wù)以太網(wǎng)交換芯片控制信息機(jī)制包括如下步驟
步驟1.低頻EOC終端上的主控芯片通過主控芯片面向FPGA控制總線向FPGA發(fā)送控制命令,控制命令包括讀命令及寫命令。步驟2. FPGA從主控芯片面向FPGA控制總線上接收到控制命令后將控制命令送到讀寫譯碼器及FPGA面向主控芯片讀寫選擇器中。步驟3.讀寫譯碼器將控制命令進(jìn)行解析,解析出讀/寫選擇信號,讀/寫選擇信號直接送給FPGA面向主控芯片讀寫選擇器,取反送給FPGA面向業(yè)務(wù)以太網(wǎng)交換芯片讀寫選擇器。步驟4.當(dāng)讀寫譯碼器給出的讀/寫選擇信號為讀時,F(xiàn)PGA面向主控芯片讀寫選擇器從主控芯片面向FPGA控制總線上接收到的控制命令中提取數(shù)據(jù)發(fā)給FPGA面向業(yè)務(wù)以太網(wǎng)交換芯片讀寫選擇器,同時也發(fā)給下行數(shù)據(jù)提取器。當(dāng)讀/寫譯碼器給出的讀寫信號為寫時,F(xiàn)PGA面向主控芯片讀寫選擇器從FPGA面向業(yè)務(wù)以太網(wǎng)交換芯片讀寫選擇器中提取數(shù)據(jù)發(fā)送到主控芯片面向FPGA控制總線上。步驟5.當(dāng)讀寫譯碼器給出的讀/寫選擇信號為讀時,F(xiàn)PGA面向業(yè)務(wù)以太網(wǎng)交換芯片讀寫選擇器從FPGA面向主控芯片讀寫選擇器獲取數(shù)據(jù)發(fā)送給FPGA面向業(yè)務(wù)以太網(wǎng)交換芯片控制總線。當(dāng)讀寫譯碼器給出的讀/寫信號為寫時,F(xiàn)PGA面向業(yè)務(wù)以太網(wǎng)交換芯片讀寫選擇器從FPGA面向業(yè)務(wù)以太網(wǎng)交換芯片控制總線獲取返回?cái)?shù)據(jù)發(fā)往FPGA面向主控芯片讀寫選擇器,同時也發(fā)給上行數(shù)據(jù)提取器。步驟6.下行數(shù)據(jù)提取器及上行數(shù)據(jù)提取器通過數(shù)據(jù)整合器整合成完整的主控芯片對業(yè)務(wù)以太網(wǎng)交換芯片控制命令的數(shù)據(jù)。步驟7.通過 步驟I到步驟6整合的控制命令數(shù)據(jù),通過以太網(wǎng)業(yè)務(wù)封裝器封裝成UDP或TCP格式的以太網(wǎng)數(shù)據(jù)幀。步驟8.將封裝的以太網(wǎng)數(shù)據(jù)幀通過FPGA面向旁路以太網(wǎng)交換機(jī)數(shù)據(jù)總線發(fā)送給旁路以太網(wǎng)交換機(jī)并進(jìn)一步可轉(zhuǎn)發(fā)到外部控制主機(jī)。與低頻EOC終端上的主控芯片交互鏈路信息機(jī)制包括如下步驟
步驟1.來自外部控制主機(jī)的上行鏈路信息被封裝成UDP或TCP格式的以太網(wǎng)數(shù)據(jù)幀,通過旁路以太網(wǎng)交換芯片送到FPGA面向旁路以太網(wǎng)交換芯片數(shù)據(jù)總線上,并進(jìn)入上行交互鏈路信息提取器中。步驟2.上行交互鏈路信息提取器將上行交互鏈路信息提取并送到上行交互鏈路信息存儲轉(zhuǎn)發(fā)器中。步驟3.上行以太網(wǎng)發(fā)送選擇器交替從上行業(yè)務(wù)以太網(wǎng)存儲轉(zhuǎn)發(fā)器和上行交互鏈路信息存儲轉(zhuǎn)發(fā)器中提取數(shù)據(jù)送往FPGA面向主控芯片數(shù)據(jù)總線。步驟4.主控芯片從FPGA面向主控芯片數(shù)據(jù)總線上獲取到上行交互鏈路信息后,如果有回復(fù)數(shù)據(jù)則同樣送到FPGA面向主控芯片數(shù)據(jù)總線上。步驟5. FPGA面向主控芯片數(shù)據(jù)總線上的下行數(shù)據(jù)經(jīng)過下行業(yè)務(wù)以太網(wǎng)存儲轉(zhuǎn)發(fā)器存儲轉(zhuǎn)發(fā)到業(yè)務(wù)以太網(wǎng)分類器中。步驟6.業(yè)務(wù)以太網(wǎng)分類器能夠識別出從下行業(yè)務(wù)以太網(wǎng)存儲轉(zhuǎn)發(fā)器送來的數(shù)據(jù)是普通業(yè)務(wù)數(shù)據(jù)還是下行交互鏈路信息,被識別的下行交互鏈路信息被送往交互鏈路信息下行封裝器。步驟7.將封裝的下行交互鏈路信息通過FPGA面向旁路以太網(wǎng)交換機(jī)數(shù)據(jù)總線發(fā)送給旁路以太網(wǎng)交換機(jī)并進(jìn)一步可轉(zhuǎn)發(fā)到外部控制主機(jī)。
本發(fā)明具有如下效果
效果1.具有通用性,無論是何種低頻EOC技術(shù),該方法都能夠在低頻EOC終端上獲取控制信息及交互鏈路信息。效果2.該方法采用旁路方式獲取低頻EOC終端上獲取控制信息及交互鏈路信息,對低頻EOC以太網(wǎng)的業(yè)務(wù)性能沒有影響。效果3.該方法對解決維護(hù)人員維護(hù)鏈路中遇到的問題有實(shí)質(zhì)性幫助。


圖1為系統(tǒng)組網(wǎng)結(jié)構(gòu) 圖2為板卡系統(tǒng)結(jié)構(gòu) 圖3為獲取控制信息機(jī)制 圖4為交互鏈路信息機(jī)制圖。
具體實(shí)施例方式下面結(jié)合附圖對本發(fā)明進(jìn)行進(jìn)一步的說明。圖1所示為低頻 EOC的局端和終端系統(tǒng)組網(wǎng)圖,目前業(yè)內(nèi)低頻EOC基本采取這種傳輸方式進(jìn)行以太網(wǎng)業(yè)務(wù)的傳輸,系統(tǒng)組網(wǎng)圖包括上行以太網(wǎng)業(yè)務(wù)通道101,局端系統(tǒng)102,同軸傳輸線纜103,終端系統(tǒng)104,射頻電路104-1,主控芯片104-2,業(yè)務(wù)以太網(wǎng)交換芯片104-3,以太網(wǎng)變壓器104-4,下行業(yè)務(wù)以太網(wǎng)通道105。低頻EOC的局端系統(tǒng)102從上行以太網(wǎng)業(yè)務(wù)通道101獲取業(yè)務(wù)以太網(wǎng)數(shù)據(jù),并將獲取到的業(yè)務(wù)以太網(wǎng)數(shù)據(jù)通過同軸傳輸線纜103發(fā)送到終端系統(tǒng)104,終端系統(tǒng)104首先通過射頻電路104-1將以太網(wǎng)數(shù)據(jù)發(fā)送到主控芯片104-2,主控芯片104-2將獲取到的以太網(wǎng)數(shù)據(jù)與業(yè)務(wù)以太網(wǎng)交換芯片104-3進(jìn)行數(shù)據(jù)交互,最終業(yè)務(wù)以太網(wǎng)交換芯片104-3將以太網(wǎng)數(shù)據(jù)通過以太網(wǎng)變壓器104-4進(jìn)行耦合并通過下行以太網(wǎng)通道105將業(yè)務(wù)以太網(wǎng)數(shù)據(jù)提供給外部主機(jī)。由于外部主機(jī)獲取的每一種業(yè)務(wù)以太網(wǎng)數(shù)據(jù)都帶有VLAN (Virtual LocalArea Network,虛擬局域網(wǎng))標(biāo)簽,而外部主機(jī)無法分辨帶有VLAN標(biāo)簽的以太網(wǎng)數(shù)據(jù),所以在不影響用戶正常業(yè)務(wù)的情況下需要通過一種方式將終端系統(tǒng)的業(yè)務(wù)以太網(wǎng)數(shù)據(jù)進(jìn)行VLAN標(biāo)簽的識別并通知外部主機(jī)。圖2所示的板卡系統(tǒng)結(jié)構(gòu)圖,包括Cable射頻電路201,主控芯片202,F(xiàn)PGA芯片203,旁路以太網(wǎng)芯片204,傳輸網(wǎng)絡(luò)接口 205,外部控制主機(jī)206,以太網(wǎng)變壓器207,業(yè)務(wù)以太網(wǎng)芯片208。Cable射頻電路201通過模擬電路經(jīng)過模擬信號轉(zhuǎn)數(shù)字信號的轉(zhuǎn)換器將數(shù)字信號送入主控芯片202 ;主控芯片202通過標(biāo)準(zhǔn)的Mil (Medium Independent Interface,媒介無關(guān)接口)接口與FPGA芯片203連接,F(xiàn)PGA芯片203獲取主控芯片的控制命令,控制命令包括讀命令和寫命令,主控芯片202通過SMI(Serial Management Inerface,管理配置接口)接口與FPGA芯片203連接,獲取主控芯片的交互信息;同時FPGA芯片203與業(yè)務(wù)以太網(wǎng)芯片208及旁路以太網(wǎng)芯片204都通過媒體無關(guān)接口和管理配置接口相連,通過媒體無關(guān)接口獲取以太網(wǎng)控制信息,通過管理配置接口獲取交互數(shù)據(jù)信息;為了不影響圖1中所述的產(chǎn)品業(yè)務(wù),將業(yè)務(wù)以太網(wǎng)芯片208的一個網(wǎng)絡(luò)接口與旁路以太網(wǎng)芯片204的一個網(wǎng)絡(luò)接口通過以太網(wǎng)變壓器207進(jìn)行信號耦合,旁路以太網(wǎng)芯片204通過網(wǎng)絡(luò)傳輸接口 205與外部控制主機(jī)206相連,發(fā)送以太網(wǎng)數(shù)據(jù)信息給外部控制主機(jī)。 圖3所示為獲取控制信息機(jī)制圖,包括讀寫譯碼器301,主控芯片面向FPGA控制總線302,F(xiàn)PGA面向主控芯片讀寫選擇器303,下行數(shù)據(jù)提取器304,數(shù)據(jù)整合器305,上行數(shù)據(jù)提取器306,以太網(wǎng)業(yè)務(wù)封裝器307,F(xiàn)PGA面向旁路以太網(wǎng)交換機(jī)數(shù)據(jù)總線308,F(xiàn)PGA面向業(yè)務(wù)以太網(wǎng)交換芯片讀寫選擇器310,F(xiàn)PGA面向業(yè)務(wù)以太網(wǎng)交換芯片控制總線309,取反器 311。獲取控制信息的步驟如下
步驟1. FPGA面向主控芯片讀寫選擇器303通過主控芯片面向FPGA控制總線302獲取低頻EOC終端上的主控芯片的控制命令,控制命令包括讀命令和寫命令。步驟2.同時將從主控芯片面向FPGA控制總線302上獲取低頻EOC終端上的主控芯片的控制命令發(fā)送給讀寫譯碼器301。步驟3.讀寫譯碼器301將控制命令進(jìn)行解析,解析出的讀/寫選擇信號直接給FPGA面向主控芯片讀寫選擇器303,同時將讀/寫選擇信號通過取反器311進(jìn)行取反后發(fā)送給FPGA面向業(yè)務(wù)以太網(wǎng)交換芯片讀寫選擇器310,并由FPGA面向業(yè)務(wù)以太網(wǎng)交換芯片控制總線309發(fā)送給以太網(wǎng)存儲轉(zhuǎn)發(fā)器。步驟4.當(dāng)FPGA面向主控芯片讀寫譯碼器303給出的讀/寫選擇信號為讀時,F(xiàn)PGA面向主控芯片讀寫選擇器303從主控芯片面向FPGA控制總線302上接收到的控制命令中提取數(shù)據(jù)發(fā)送給FPGA面向業(yè)務(wù) 以太網(wǎng)交換芯片讀寫選擇器310,同時也發(fā)給下行數(shù)據(jù)提取器304。當(dāng)讀/寫譯碼器303給出的讀寫信號為寫時,F(xiàn)PGA面向主控芯片讀寫選擇器303從FPGA面向業(yè)務(wù)以太網(wǎng)交換芯片讀寫選擇器310中提取數(shù)據(jù)發(fā)送到主控芯片面向FPGA控制總線302上。步驟4.當(dāng)讀寫譯碼器301給出的讀/寫選擇信號為讀時,F(xiàn)PGA面向業(yè)務(wù)以太網(wǎng)交換芯片讀寫選擇器310從FPGA面向主控芯片讀寫選擇器303獲取數(shù)據(jù)發(fā)送給FPGA面向業(yè)務(wù)以太網(wǎng)交換芯片控制總線302。當(dāng)讀寫譯碼器給出的讀/寫信號為寫時,F(xiàn)PGA面向業(yè)務(wù)以太網(wǎng)交換芯片讀寫選擇器310從FPGA面向業(yè)務(wù)以太網(wǎng)交換芯片控制總線302獲取返回?cái)?shù)據(jù)發(fā)往FPGA面向主控芯片讀寫選擇器303,同時也發(fā)給上行數(shù)據(jù)提取器306。步驟5.下行數(shù)據(jù)提取器304及上行數(shù)據(jù)提取器306通過數(shù)據(jù)整合器305整合成完整的主控芯片對業(yè)務(wù)以太網(wǎng)交換芯片控制命令的數(shù)據(jù),
步驟6.通過步驟1-5整合后的數(shù)據(jù)通過以太網(wǎng)業(yè)務(wù)封裝器307封裝成UDP或TCP格式的以太網(wǎng)數(shù)據(jù)幀。步驟7.通過步驟1-6將封裝好的以太網(wǎng)數(shù)據(jù)幀通過FPGA面向旁路以太網(wǎng)交換機(jī)數(shù)據(jù)總線308發(fā)送給旁路以太網(wǎng)交換機(jī)并進(jìn)一步轉(zhuǎn)發(fā)到外部控制主機(jī)。圖4所示為交互鏈路信息機(jī)制圖,包括下行業(yè)務(wù)以太網(wǎng)存儲轉(zhuǎn)發(fā)器401,F(xiàn)PGA面向主控芯片數(shù)據(jù)總線402,上行以太網(wǎng)發(fā)送選擇器403,上行業(yè)務(wù)以太網(wǎng)存儲轉(zhuǎn)發(fā)器404,上行交互鏈路信息存儲轉(zhuǎn)發(fā)器405,上行交互鏈路信息提取器406,F(xiàn)PGA面向旁路以太網(wǎng)交換芯片數(shù)據(jù)總線407,F(xiàn)PGA面向業(yè)務(wù)以太網(wǎng)交換芯片控制總線408,交互鏈路信息下行封裝器409,業(yè)務(wù)以太網(wǎng)數(shù)據(jù)分類器410。其中,圖4中所述的402與圖3中所述的302功能相同,圖4中所述的407與圖3中所述的308功能相同,圖4中所述的408與圖3中所述的309功能相同。步驟1.來自外部控制主機(jī)的上行鏈路信息被封裝成UDP或TCP格式的以太網(wǎng)數(shù)據(jù)幀,通過旁路以太網(wǎng)交換芯片送到FPGA面向旁路以太網(wǎng)交換芯片數(shù)據(jù)總線407上,并進(jìn)入上行交互鏈路信息提取器406中。步驟2.上行交互鏈路信息提取器406將上行交互鏈路信息提取并送到上行交互鏈路信息存儲轉(zhuǎn)發(fā)器405中。步驟3.上行以太網(wǎng)發(fā)送選擇器403交替從上行業(yè)務(wù)以太網(wǎng)存儲轉(zhuǎn)發(fā)器404和上行交互鏈路信息存儲轉(zhuǎn)發(fā)器405中提取數(shù)據(jù)送往FPGA面向主控芯片數(shù)據(jù)總線402。步驟4.主控芯片從FPGA面向主控芯片數(shù)據(jù)總線402上獲取到上行交互鏈路信息后,如果有回復(fù)數(shù)據(jù)則同樣送到FPGA面向主控芯片數(shù)據(jù)總線402上。步驟5. FPGA面向主控芯片數(shù)據(jù)總線402上的下行數(shù)據(jù)經(jīng)過下行業(yè)務(wù)以太網(wǎng)存儲轉(zhuǎn)發(fā)器401存儲轉(zhuǎn)發(fā)到業(yè)務(wù)以太網(wǎng)分類器410中。步驟6.業(yè)務(wù)以太網(wǎng)分類器410能夠識別出從下行業(yè)務(wù)以太網(wǎng)存儲轉(zhuǎn)發(fā)器401送來的數(shù)據(jù)是普通業(yè)務(wù)數(shù)據(jù)還是下行交互鏈路信息,被識別的下行交互鏈路信息被送往交互鏈路信息下行封裝器409 。并將封裝好的的下行交互鏈路信息通過FPGA面向旁路以太網(wǎng)交換機(jī)數(shù)據(jù)總線407發(fā)送給旁路以太網(wǎng)交換機(jī)并進(jìn)一步可轉(zhuǎn)發(fā)到外部控制主機(jī)。未被識別的下行交互鏈路信息通過FPGA面向業(yè)務(wù)以太網(wǎng)交換芯片控制總線408返回。
權(quán)利要求
1.在低頻EOC終端上獲取控制信息及交互鏈路信息的方法,其特征在于該方法包括板卡系統(tǒng)構(gòu)成、獲取低頻EOC終端上主控芯片與業(yè)務(wù)以太網(wǎng)交換芯片控制信息機(jī)制、與低頻EOC終端上的主控芯片交互鏈路信息機(jī)制; 所述的板卡系統(tǒng)構(gòu)成具體是=Cable射頻電路與低頻EOC終端上的主控芯片相連,主控芯片與FPGA相連,F(xiàn)PGA與業(yè)務(wù)以太網(wǎng)交換芯片相連,F(xiàn)PGA同時與額外增加的旁路以太網(wǎng)交互芯片相連,旁路以太網(wǎng)交換芯片與業(yè)務(wù)以太網(wǎng)交換芯片通過以太網(wǎng)變壓器耦合構(gòu)成交換關(guān)系,旁路以太網(wǎng)交換芯片通過以太網(wǎng)接口與外部控制主機(jī)相連; 所述的獲取低頻EOC終端上主控芯片與業(yè)務(wù)以太網(wǎng)交換芯片控制信息機(jī)制包括如下步驟 步驟1.低頻EOC終端上的主控芯片通過主控芯片面向FPGA控制總線向FPGA發(fā)送控制命令,控制命令包括讀命令及寫命令; 步驟2. FPGA從主控芯片面向FPGA控制總線上接收到控制命令后將控制命令送到讀寫譯碼器及FPGA面向主控芯片讀寫選擇器中; 步驟3.讀寫譯碼器將控制命令進(jìn)行解析,解析出讀/寫選擇信號,讀/寫選擇信號直接送給FPGA面向主控芯片讀寫選擇器,取反送給FPGA面向業(yè)務(wù)以太網(wǎng)交換芯片讀寫選擇器; 步驟4.當(dāng)讀寫譯碼器給出的讀/寫選擇信號為讀時,F(xiàn)PGA面向主控芯片讀寫選擇器從主控芯片面向FPGA控制總線上接收到的控制命令中提取數(shù)據(jù)發(fā)給FPGA面向業(yè)務(wù)以太網(wǎng)交換芯片讀寫選擇器,同時也發(fā)給下行數(shù)據(jù)提取器;當(dāng)讀/寫譯碼器給出的讀寫信號為寫時,F(xiàn)PGA面向主控芯片讀寫選擇器從FPGA面向業(yè)務(wù)以太網(wǎng)交換芯片讀寫選擇器中提取數(shù)據(jù)發(fā)送到主控芯片面向FPGA控制總線上; 步驟5.當(dāng)讀寫譯碼器給出的讀/寫選擇信號為讀時,F(xiàn)PGA面向業(yè)務(wù)以太網(wǎng)交換芯片讀寫選擇器從FPGA面向主控芯片讀寫選擇器獲取數(shù)據(jù)發(fā)送給FPGA面向業(yè)務(wù)以太網(wǎng)交換芯片控制總線;當(dāng)讀寫譯碼器給出的讀/寫信號為寫時,F(xiàn)PGA面向業(yè)務(wù)以太網(wǎng)交換芯片讀寫選擇器從FPGA面向業(yè)務(wù)以太網(wǎng)交換芯片控制總線獲取返回?cái)?shù)據(jù)發(fā)往FPGA面向主控芯片讀寫選擇器,同時也發(fā)給上行數(shù)據(jù)提取器; 步驟6.下行數(shù)據(jù)提取器及上行數(shù)據(jù)提取器通過數(shù)據(jù)整合器整合成完整的主控芯片對業(yè)務(wù)以太網(wǎng)交換芯片控制命令的數(shù)據(jù); 步驟7.通過步驟I到步驟6整合的控制命令數(shù)據(jù),通過以太網(wǎng)業(yè)務(wù)封裝器封裝成UDP或TCP格式的以太網(wǎng)數(shù)據(jù)幀; 步驟8.將封裝的以太網(wǎng)數(shù)據(jù)幀通過FPGA面向旁路以太網(wǎng)交換機(jī)數(shù)據(jù)總線發(fā)送給旁路以太網(wǎng)交換機(jī)并進(jìn)一步可轉(zhuǎn)發(fā)到外部控制主機(jī); 所述的與低頻EOC終端上的主控芯片交互鏈路信息機(jī)制包括如下步驟 步驟1.來自外部控制主機(jī)的上行鏈路信息被封裝成UDP或TCP格式的以太網(wǎng)數(shù)據(jù)幀,通過旁路以太網(wǎng)交換芯片送到FPGA面向旁路以太網(wǎng)交換芯片數(shù)據(jù)總線上,并進(jìn)入上行交互鏈路信息提取器中; 步驟2.上行交互鏈路信息提取器將上行交互鏈路信息提取并送到上行交互鏈路信息存儲轉(zhuǎn)發(fā)器中; 步驟3.上行以太網(wǎng)發(fā)送選擇器交替從上行業(yè)務(wù)以太網(wǎng)存儲轉(zhuǎn)發(fā)器和上行交互鏈路信息存儲轉(zhuǎn)發(fā)器中提取數(shù)據(jù)送往FPGA面向主控芯片數(shù)據(jù)總線; 步驟4.主控芯片從FPGA面向主控芯片數(shù)據(jù)總線上獲取到上行交互鏈路信息后,如果有回復(fù)數(shù)據(jù)則同樣送到FPGA面向主控芯片數(shù)據(jù)總線上; 步驟5. FPGA面向主控芯片數(shù)據(jù)總線上的下行數(shù)據(jù)經(jīng)過下行業(yè)務(wù)以太網(wǎng)存儲轉(zhuǎn)發(fā)器存儲轉(zhuǎn)發(fā)到業(yè)務(wù)以太網(wǎng)分類器中; 步驟6.業(yè)務(wù)以太網(wǎng)分類器能夠識別出從下行業(yè)務(wù)以太網(wǎng)存儲轉(zhuǎn)發(fā)器送來的數(shù)據(jù)是普通業(yè)務(wù)數(shù)據(jù)還是下行交互鏈路信息,被識別的下行交互鏈路信息被送往交互鏈路信息下行封裝器; 步驟7.將封裝的下行`交互鏈路信息通過FPGA面向旁路以太網(wǎng)交換機(jī)數(shù)據(jù)總線發(fā)送給旁路以太網(wǎng)交換機(jī)并進(jìn)一步可轉(zhuǎn)發(fā)到外部控制主機(jī)。
全文摘要
本發(fā)明涉及一種在低頻EOC終端上獲取控制信息及交互鏈路信息的方法。本發(fā)明包括板卡系統(tǒng)構(gòu)成,獲取低頻EOC終端上主控芯片與業(yè)務(wù)以太網(wǎng)交換芯片控制信息機(jī)制,與低頻EOC終端上的主控芯片交互鏈路信息機(jī)制。本發(fā)明具有通用性,無論是何種低頻EOC技術(shù),該方法都能夠在低頻EOC終端上獲取控制信息及交互鏈路信息。
文檔編號H04L12/933GK103051561SQ20131001129
公開日2013年4月17日 申請日期2013年1月11日 優(yōu)先權(quán)日2013年1月11日
發(fā)明者楊韜, 李孟玲, 李堅(jiān), 羅浩, 喬世棟, 朱榮壽, 任忠惠, 韓晶晶 申請人:陜西廣電網(wǎng)絡(luò)傳媒(集團(tuán))股份有限公司, 杭州初靈信息技術(shù)股份有限公司
網(wǎng)友詢問留言 已有0條留言
  • 還沒有人留言評論。精彩留言會獲得點(diǎn)贊!
1
涟源市| 静海县| 青海省| 东宁县| 司法| 南皮县| 辽宁省| 古交市| 木里| 城口县| 玉屏| 宾川县| 佛山市| 边坝县| 崇文区| 达日县| 仙桃市| 江孜县| 洛阳市| 巴彦淖尔市| 浦江县| 滁州市| 宜黄县| 临清市| 吉安市| 石狮市| 灌南县| 嘉善县| 罗源县| 河池市| 潼南县| 九龙城区| 金寨县| 富民县| 安阳市| 栾川县| 阿尔山市| 砚山县| 紫阳县| 平顺县| 尼木县|