用于通訊裝置的處理電路及其處理方法
【專利摘要】本發(fā)明提供一種用于通訊裝置的處理電路及其處理方法，其中處理電路包含：預(yù)緩沖器，配置以依據(jù)混雜順序接收并緩沖傳輸塊的多個(gè)數(shù)據(jù)集合，其中該多個(gè)數(shù)據(jù)集合分別對(duì)應(yīng)多個(gè)編碼塊；去混雜器，耦接該預(yù)緩沖器，配置以依據(jù)去混雜順序從該預(yù)緩沖器重新得到該多個(gè)數(shù)據(jù)集合，其中該去混雜順序不同于該混雜順序；以及處理模塊，耦接該去混雜器，配置以依據(jù)該去混雜順序從該去混雜器接收該多個(gè)數(shù)據(jù)集合從而恢復(fù)該多個(gè)編碼塊。本發(fā)明的用于通訊裝置的處理電路及其處理方法可降低成本并減少處理與解碼的延遲時(shí)間。
【專利說(shuō)明】用于通訊裝置的處理電路及其處理方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明有關(guān)于通訊技術(shù)，并且特別有關(guān)于通訊裝置的處理電路及其方法。

【背景技術(shù)】
[0002]通訊裝置可使用處理電路以處理從另一通訊裝置接收的數(shù)據(jù)。如果上述已接收的數(shù)據(jù)是混雜的(shuffled)并且上述處理電路需要處理幾個(gè)階段，則上述處理電路需要幾個(gè)較大緩沖器以暫時(shí)存儲(chǔ)混雜數(shù)據(jù)的幾個(gè)中間版本。緩沖器的尺寸嚴(yán)重影響處理電路的總體成本。
[0003]顯然地，具有較小緩沖器或者無(wú)緩沖器的處理電路可使得通訊裝置的成本變得更低。


【發(fā)明內(nèi)容】

[0004]有鑒于此，本發(fā)明提供一種用于通訊裝置的處理電路及其處理方法。
[0005]一種用于通訊裝置的處理方法，包含:預(yù)緩沖器，配置以依據(jù)混雜順序接收并緩沖傳輸塊的多個(gè)數(shù)據(jù)集合，其中該多個(gè)數(shù)據(jù)集合分別對(duì)應(yīng)多個(gè)編碼塊；去混雜器，耦接該預(yù)緩沖器，配置以依據(jù)去混雜順序從該預(yù)緩沖器重新得到該多個(gè)數(shù)據(jù)集合，其中該去混雜順序不同于該混雜順序；以及處理模塊，耦接該去混雜器，配置以依據(jù)該去混雜順序從該去混雜器接收該多個(gè)數(shù)據(jù)集合從而恢復(fù)該多個(gè)編碼塊。
[0006]一種用于通訊裝置的處理方法，包含:依據(jù)混雜順序接收并緩沖傳輸塊的多個(gè)數(shù)據(jù)集合；依據(jù)去混雜順序處理該傳輸塊的該多個(gè)數(shù)據(jù)集合以恢復(fù)多個(gè)編碼塊；其中該去混雜順序不同于該混雜順序，以及該傳輸塊的該多個(gè)數(shù)據(jù)集合分別對(duì)應(yīng)該多個(gè)編碼塊。
[0007]本發(fā)明的用于通訊裝置的處理電路及其處理方法可降低成本并減少處理與解碼的延遲時(shí)間。

【專利附圖】

【附圖說(shuō)明】
[0008]圖1是根據(jù)本發(fā)明實(shí)施例描述的處理電路處理傳輸塊以產(chǎn)生幾個(gè)編碼塊的示意圖。
[0009]圖2是根據(jù)本發(fā)明實(shí)施例描述的圖1中的處理電路的示意圖。
[0010]圖3是根據(jù)本發(fā)明實(shí)施例描述的圖2的處理模塊示意圖。
[0011]圖4是根據(jù)本發(fā)明另一實(shí)施例描述的圖2的處理模塊示意圖。
[0012]圖5是根據(jù)本發(fā)明實(shí)施例描述的圖1的處理電路使用的方法流程圖。
[0013]圖6是描述的預(yù)處理、后處理以及對(duì)傳輸塊執(zhí)行的解碼步驟之間的時(shí)序關(guān)系圖。

【具體實(shí)施方式】
[0014]在說(shuō)明書(shū)及權(quán)利要求書(shū)當(dāng)中使用了某些詞匯來(lái)指稱特定的元件。所屬【技術(shù)領(lǐng)域】的技術(shù)人員應(yīng)可理解，硬件制造商可能會(huì)用不同的名詞來(lái)稱呼同一個(gè)元件。本說(shuō)明書(shū)及權(quán)利要求書(shū)并不以名稱的差異作為區(qū)分元件的方式，而是以元件在功能上的差異作為區(qū)分的準(zhǔn)貝U。在通篇說(shuō)明書(shū)及權(quán)利要求項(xiàng)中所提及的“包含”為一開(kāi)放式的用語(yǔ)，故應(yīng)解釋成“包含但不限定于”。此外，“耦接”一詞在此包含任何直接及間接的電氣連接手段。因此，若文中描述第一裝置耦接于第二裝置，則代表第一裝置可直接電氣連接于第二裝置，或透過(guò)其它裝置或連接手段間接地電氣連接至第二裝置。
[0015]接下來(lái)的描述是實(shí)現(xiàn)本發(fā)明的最佳實(shí)施例，其是為了描述本發(fā)明原理的目的，并非對(duì)本發(fā)明的限制?？梢岳斫獾厥牵景l(fā)明實(shí)施例可由軟件、硬件、固件或其任意組合來(lái)實(shí)現(xiàn)。
[0016]圖1是根據(jù)本發(fā)明實(shí)施例描述的處理電路處理傳輸塊(transport block)以產(chǎn)生幾個(gè)編碼塊(code block)的示意圖。處理電路100可為通訊裝置的一部分，并且可與通訊裝置中的射頻(Rad1 Frequency, RF)電路、解碼器耦接。RF電路可向處理電路100提供傳輸塊的軟比特(soft-bit)。處理電路100可處理上述傳輸塊以恢復(fù)編碼塊的硬比特(hard-bit),并且接著將編碼塊傳給解碼器。例如,通訊裝置可為寬帶碼分多址(WidebandCode Divis1n Multiple Access, WCDMA)通訊裝置，例如 WCDMA 節(jié)點(diǎn)(Node B)或 WCDMA 用戶設(shè)備(User Equipment, UE)。解碼器可為前向糾錯(cuò)(Forward Error Correct1n, FEC)解碼器。換句話說(shuō)，處理電路100恢復(fù)的編碼塊可為待解碼的FEC編碼塊。解碼器可執(zhí)行解碼進(jìn)程，例如Turbo碼解碼、維特比(Viterbi)解碼、低密度奇偶校驗(yàn)(Low Density ParityCheck, LDPC)解碼或里得-所羅門(Reed-Solomon, RS)解碼。
[0017]處理電路100接收的傳輸塊包含多個(gè)以混雜順序排列的數(shù)據(jù)集合。處理電路100可使用每個(gè)數(shù)據(jù)集合以恢復(fù)編碼塊，其中將編碼塊接著傳給后續(xù)解碼器。在圖1所示的示例中，傳輸塊包含處在混雜順序的三個(gè)數(shù)據(jù)集合。第一數(shù)據(jù)集合包含標(biāo)簽“SI”標(biāo)注的矩形所代表的系統(tǒng)比特(system bit)數(shù)據(jù)集合以及標(biāo)簽“P1”標(biāo)注的矩形所代表的奇偶校驗(yàn)位比特(parity bit)數(shù)據(jù)集合?？商幚砩鲜鱿到y(tǒng)比特?cái)?shù)據(jù)集合與奇偶校驗(yàn)位比特?cái)?shù)據(jù)集合以分別恢復(fù)編碼塊I的系統(tǒng)比特字段與奇偶校驗(yàn)位比特字段。第二數(shù)據(jù)集合包含標(biāo)簽“S2”標(biāo)注的矩形所代表的系統(tǒng)比特?cái)?shù)據(jù)集合以及標(biāo)簽“P2”標(biāo)注的矩形所代表的奇偶校驗(yàn)位比特?cái)?shù)據(jù)集合?？商幚砩鲜鱿到y(tǒng)比特?cái)?shù)據(jù)集合與奇偶校驗(yàn)位比特?cái)?shù)據(jù)集合以分別恢復(fù)編碼塊2的系統(tǒng)比特字段與奇偶校驗(yàn)位比特字段。第三數(shù)據(jù)集合包含標(biāo)簽“S3”標(biāo)注的矩形所代表的系統(tǒng)比特?cái)?shù)據(jù)集合以及標(biāo)簽“P3”標(biāo)注的矩形所代表的奇偶校驗(yàn)位比特?cái)?shù)據(jù)集合?？商幚砩鲜鱿到y(tǒng)比特?cái)?shù)據(jù)集合與奇偶校驗(yàn)位比特?cái)?shù)據(jù)集合以分別恢復(fù)編碼塊3的系統(tǒng)比特字段與奇偶校驗(yàn)位比特字段。傳輸塊中的其他未標(biāo)注的矩形可代表其他字段，例如傳輸塊的循環(huán)冗余校驗(yàn)(Cyclic Redundancy Check, CRC)字段。因?yàn)椴煌瑪?shù)據(jù)集合彼此交錯(cuò)，所以傳輸塊中的數(shù)據(jù)是混雜的。
[0018]圖2是根據(jù)本發(fā)明實(shí)施例描述的圖1中的處理電路的示意圖。本實(shí)施例中的處理電路100包含預(yù)緩沖器(pre-buffer) 220、去混雜器(de-shuffler) 240以及處理模塊260。因?yàn)榫o接處理電路100的解碼器需要依據(jù)去混雜順序(in a de-shuffled order，例如首先是編碼塊1，接著是編碼塊2，然后才是編碼塊3)接收編碼塊，所以盡管傳輸塊包含以混雜順序排列的數(shù)據(jù)集合，處理電路100也需要依據(jù)去混雜順序產(chǎn)生編碼塊。去混雜順序不同于混雜順序。
[0019]簡(jiǎn)化起見(jiàn)，首先，預(yù)緩沖器220依據(jù)混雜順序接收并緩沖傳輸塊數(shù)據(jù)集合。接著，去混雜器240依據(jù)去混雜順序重新得到(retrieve)上述傳輸塊數(shù)據(jù)集合并且向處理模塊260提供數(shù)據(jù)集合。然后，處理模塊260依據(jù)去混雜順序處理數(shù)據(jù)集合以恢復(fù)編碼塊。接著將編碼塊傳給后續(xù)解碼器。
[0020]如上所述，預(yù)緩沖器220依據(jù)混雜順序接收并緩沖數(shù)據(jù)集合。使用圖1所述的傳輸塊作為示例，預(yù)緩沖器220接收并緩沖從最左端至最右端的數(shù)據(jù)。因?yàn)轭A(yù)緩沖器220未依集合為單位依次接收數(shù)據(jù)集合，所以上述排列為混雜順序。換句話說(shuō)，預(yù)緩沖器220未首先接收第一數(shù)據(jù)集合的全部?jī)?nèi)容，然后是第二數(shù)據(jù)集合的全部?jī)?nèi)容，接著是第三數(shù)據(jù)集合的全部?jī)?nèi)容。替換地，上述數(shù)據(jù)集合彼此交錯(cuò)。
[0021]雖然預(yù)緩沖器220依據(jù)混雜順序接收并緩沖數(shù)據(jù)集合，但是去混雜器240從預(yù)緩沖器220依據(jù)去混雜順序重新得到數(shù)據(jù)集合。使用圖1所示的傳輸塊作為示例，首先去混雜器240從預(yù)緩沖器220重新得到標(biāo)注為SI與Pl的數(shù)據(jù)集合并且將其傳給處理模塊260，接著從預(yù)緩沖器220重新得到標(biāo)注為S2與P2的數(shù)據(jù)集合并將其傳給處理模塊260，以及然后從預(yù)緩沖器220重新得到標(biāo)注為S3與P3的數(shù)據(jù)集合并將其傳給處理模塊260。
[0022]因?yàn)樘幚砟K260依據(jù)去混雜順序接收數(shù)據(jù)集合，所以處理模塊260可依據(jù)去混雜順序處理數(shù)據(jù)集合而不是依據(jù)混雜順序處理數(shù)據(jù)集合。具體地，處理模塊260可依據(jù)先進(jìn)先處理方式(first-come-first-process manner)進(jìn)行操作。替代地，處理模塊260需要較大的中間緩沖器(mid-buffer)以存儲(chǔ)整個(gè)傳輸塊的中間版本，這樣將增加總體成本。中間版本包含用于恢復(fù)傳輸塊的所有編碼塊的足夠信息。
[0023]處理模塊260需要處理多個(gè)階段。例如，上述階段可包含反向速率匹配(de-rate-matching)、反向正交調(diào)巾畐(de-quadrature amplitude modulat1n, de-QAM)、去交叉(de-1nterleaving)、混合自動(dòng)重傳請(qǐng)求(Hybrid Automatic Repeat Request, HARQ)組合、去擾(de-scrambling)等。本實(shí)施例的處理模塊260依據(jù)去混雜順序執(zhí)行每個(gè)階段。在HARQ組合之前的處理階段可全部稱為預(yù)處理(pre-processing);為處理預(yù)處理階段配置的單元可稱為預(yù)處理單元。例如預(yù)處理可包含反向速率匹配、反向正交調(diào)幅、去交叉。接著HARQ組合所執(zhí)行的處理階段可全部成為后處理(post-processing);為處理后處理階段配置的單元可稱為后處理單元。例如，后處理可包含反向速率匹配、去擾。
[0024]根據(jù)上述的三分法，處理模塊260需要包含預(yù)處理單元、HARQ組合單元以及后處理單元。除了上述元件，處理模塊260不包含足夠大以存儲(chǔ)整個(gè)傳輸塊中間版本的中間緩沖器。作為比較，如果處理模塊260接收以混雜順序排列的數(shù)據(jù)，則處理模塊需要包含緊接著HARQ組合單元的中間緩沖器,例如靜態(tài)隨機(jī)存儲(chǔ)器(Static Random AccessMemory, SRAM)，其足夠大以存儲(chǔ)整個(gè)傳輸塊的中間版本。
[0025]圖3是根據(jù)本發(fā)明實(shí)施例描述的圖2的處理模塊示意圖。本實(shí)施例的處理模塊260包含預(yù)處理單元361、HARQ組合單元363、后處理單元365以及后緩沖器367。預(yù)處理單元361依據(jù)去混雜順序執(zhí)行預(yù)處理階段。后處理單元365依據(jù)去混雜順序執(zhí)行后處理階段。當(dāng)需要時(shí)，位于預(yù)處理單元361與后處理單元365之間的HARQ結(jié)合單元363執(zhí)行HARQ組合。當(dāng)不需要HARQ組合時(shí)可旁路HARQ組合單元。具體地，當(dāng)處理模塊260不確定數(shù)據(jù)字段是否正確時(shí)，HARQ組合單元363可將數(shù)據(jù)字段輸出至外部存儲(chǔ)器。然后，在接收了數(shù)據(jù)字段的重傳版本后，HARQ組合單元363可從外部存儲(chǔ)器重新取回舊版本，并且接著將舊版本與重傳版本進(jìn)行結(jié)合以產(chǎn)生數(shù)據(jù)字段的更新版本。如果仍不確定數(shù)據(jù)字段的更新版本是否正確，則HARQ組合單元363可重新將數(shù)據(jù)字段的更新版本存儲(chǔ)至外部存儲(chǔ)器。例如，夕卜部存儲(chǔ)器可為動(dòng)態(tài)隨機(jī)存儲(chǔ)器(Dynamic Random Access Memory, DRAM),以及HARQ組合單元363通過(guò)讀/寫緩沖器以及外部存儲(chǔ)器接口(External Memory Interface, EMI)與DRAM進(jìn)行通信。
[0026]后緩沖器367緊接著后處理單元365。每次當(dāng)后緩沖器367接收并儲(chǔ)存編碼塊的一對(duì)系統(tǒng)比特字段與奇偶校驗(yàn)位比特字段時(shí)，后續(xù)解碼器從后緩沖器367取回編碼塊以執(zhí)行FEC解碼。上述后緩沖器367可為足夠大以存儲(chǔ)一個(gè)或兩個(gè)編碼塊的SRAM。
[0027]圖4是根據(jù)本發(fā)明另一實(shí)施例描述的圖2的處理模塊示意圖。本實(shí)施例的處理模塊260包含第一預(yù)處理單元461、第一 HARQ組合單元463、第一后處理單元465、第二預(yù)處理單元462、第二 HARQ組合單元464、第二后處理單元466以及級(jí)聯(lián)單元(concatenat1nunit)467。
[0028]第一預(yù)處理單元461、第一 HARQ組合單元463、第一后處理單元465作為整體可稱為第一處理鏈。除了第一預(yù)處理單元461、第一 HARQ組合單元463、第一后處理單元465依據(jù)去混雜順序處理系統(tǒng)比特相關(guān)數(shù)據(jù)(而不是奇偶校驗(yàn)位比特相關(guān)數(shù)據(jù))以恢復(fù)系統(tǒng)比特字段，上述元件與圖3的預(yù)處理單元361、HARQ組合單元363、后處理單元365相似。第二預(yù)處理單元462、第二 HARQ組合單元464、第二后處理單元466作為整體可稱為第二處理鏈。除了第二預(yù)處理單元462、第二 HARQ組合單元464、第二后處理單元466依據(jù)去混雜順序處理奇偶校驗(yàn)位比特相關(guān)數(shù)據(jù)(而不是系統(tǒng)比特相關(guān)數(shù)據(jù))以恢復(fù)奇偶校驗(yàn)位比特字段，上述元件與圖3的預(yù)處理單元361、HARQ組合單元363、后處理單元365相似。
[0029]為了運(yùn)作兩條處理鏈，圖4的去混雜器240依據(jù)去混雜順序從預(yù)緩沖器220重新得到系統(tǒng)比特?cái)?shù)據(jù)集合并將其送至第一處理鏈。同時(shí)，圖4的去混雜器240依據(jù)去混雜順序從預(yù)緩沖器220重新得到奇偶校驗(yàn)位比特?cái)?shù)據(jù)集合并將其送至第二處理鏈。使用圖1描述的傳輸塊作為示例，首先，去混雜器240為第一處理鏈重新取得系統(tǒng)比特?cái)?shù)據(jù)第一集合(標(biāo)為SI)并且為第二處理鏈重新得到奇偶校驗(yàn)位比特?cái)?shù)據(jù)第一集合(標(biāo)為P1)。接著，去混雜器240為第一處理鏈重新取得系統(tǒng)比特?cái)?shù)據(jù)第二集合(標(biāo)為S2)并且為第二處理鏈重新得到奇偶校驗(yàn)位比特?cái)?shù)據(jù)第二集合(標(biāo)為P2)。然后，去混雜器240為第一處理鏈重新取得系統(tǒng)比特?cái)?shù)據(jù)第三集合(標(biāo)為S3)并且為第二處理鏈重新得到奇偶校驗(yàn)位比特?cái)?shù)據(jù)第三集合(標(biāo)為P3)。
[0030]在從第一與第二處理鏈接收了編碼塊的一對(duì)系統(tǒng)比特字段與奇偶校驗(yàn)位比特字段后，級(jí)聯(lián)單元467結(jié)合兩個(gè)字段形成編碼塊，并且接著將編碼塊傳至后續(xù)解碼器。在級(jí)聯(lián)單元467與后續(xù)解碼器之間也可選擇性的設(shè)置后緩沖器作為中間單元。上述中間單元可為足夠大以存儲(chǔ)一個(gè)或兩個(gè)編碼塊的SRAM。
[0031]圖5是根據(jù)本發(fā)明實(shí)施例描述的圖1的處理電路使用的方法流程圖。在步驟510，處理電路100依據(jù)混雜順序接收并緩沖傳輸塊的數(shù)據(jù)集合。在步驟530與步驟550，處理電路100依據(jù)去混雜順序處理數(shù)據(jù)集合以恢復(fù)與數(shù)據(jù)集合對(duì)應(yīng)的編碼塊。具體地，在步驟530，處理電路100依據(jù)去混雜順序預(yù)處理數(shù)據(jù)集合，以及在步驟550，處理電路100依據(jù)去混雜順序執(zhí)行后處理以恢復(fù)編碼塊。緊接著步驟550，通訊裝置的解碼器解碼編碼塊。
[0032]圖6是描述的預(yù)處理、后處理以及對(duì)傳輸塊執(zhí)行的解碼步驟之間的時(shí)序關(guān)系圖。因?yàn)樘幚黼娐?00依據(jù)去混雜順序處理傳輸塊的數(shù)據(jù)集合，所以在時(shí)序上預(yù)處理、后處理以及解碼步驟可部分重疊。使用圖1作為示例，在完成預(yù)處理數(shù)據(jù)第一集合(圖1中標(biāo)為Si與Pl)后處理電路100可立即或稍后開(kāi)始后處理步驟。這意味著后處理步驟可在最后的數(shù)據(jù)集合(圖1中標(biāo)為S3與P3)完成預(yù)處理之前開(kāi)啟。相似地，緊接著處理電路100的解碼器可在已經(jīng)恢復(fù)編碼塊I后立即或稍后對(duì)編碼塊I開(kāi)始解碼步驟。因此，在最后的數(shù)據(jù)集合已經(jīng)完成預(yù)處理前可開(kāi)啟解碼步驟。
[0033]上述段落中提到的特征可減少恢復(fù)傳輸塊的所有編碼塊的延遲時(shí)間。相反地，如果處理電路100依據(jù)混雜順序接收數(shù)據(jù)集合，其只有在完成整個(gè)傳輸塊預(yù)處理后才開(kāi)始后處理。換句話說(shuō)，相同傳輸塊的預(yù)處理與后處理在時(shí)序上不會(huì)重疊，這樣將使得處理延遲時(shí)間相對(duì)變長(zhǎng)。
[0034]上述實(shí)施例具有幾個(gè)優(yōu)點(diǎn)。例如，除了預(yù)緩沖器220，處理電路100不需要足夠大以存儲(chǔ)整個(gè)傳輸塊的中間版本的中間緩沖器。如果不需要較大的中間緩沖器(可為SRAM)，處理電路100的整個(gè)成本將大幅降低。上述優(yōu)點(diǎn)可使得通訊裝置更加便宜。另外，上述實(shí)施例可減少處理與解碼每個(gè)傳輸塊的延遲時(shí)間。
[0035]像“第一”、“第二”、“第三”等在權(quán)利要求書(shū)中修飾元件的序詞并不意味著自身具有任何優(yōu)先權(quán)、優(yōu)先級(jí)或者一個(gè)元件的等級(jí)高于另一個(gè)元件或者方法執(zhí)行的時(shí)間順序，而僅僅作為標(biāo)號(hào)用于區(qū)分一個(gè)具有確切名稱的元件與具有相同名稱(除了修飾序詞)的另一元件。
[0036]雖然為了說(shuō)明目的已經(jīng)描述了與本發(fā)明聯(lián)系的特定的實(shí)施例，然而本發(fā)明并不局限于此。因此，對(duì)上述實(shí)施例的多個(gè)特征所作的各種修改、調(diào)整以及組合，皆視為未超出本發(fā)明的申請(qǐng)專利范圍。
【權(quán)利要求】
1.一種用于通訊裝置的處理電路，包含: 預(yù)緩沖器，配置以依據(jù)混雜順序接收并緩沖傳輸塊的多個(gè)數(shù)據(jù)集合，其中該多個(gè)數(shù)據(jù)集合分別對(duì)應(yīng)多個(gè)編碼塊； 去混雜器，耦接該預(yù)緩沖器，配置以依據(jù)去混雜順序從該預(yù)緩沖器重新得到該多個(gè)數(shù)據(jù)集合，其中該去混雜順序不同于該混雜順序；以及 處理模塊，耦接該去混雜器，配置以依據(jù)該去混雜順序從該去混雜器接收該多個(gè)數(shù)據(jù)集合從而恢復(fù)該多個(gè)編碼塊。
2.如權(quán)利要求1所述的用于通訊裝置的處理電路，其特征在于，配置該處理模塊以先進(jìn)先處理方式進(jìn)行運(yùn)作。
3.如權(quán)利要求1所述的用于通訊裝置的處理電路，其特征在于，該處理模塊包含: 預(yù)處理單元，耦接該去混雜器； 混合自動(dòng)重傳請(qǐng)求組合單元，稱接該預(yù)處理單元； 后處理單元，耦接該混合自動(dòng)重傳請(qǐng)求組合單元；以及 后緩沖器，耦接該后處理單元，配置以輸出該多個(gè)編碼塊。
4.如權(quán)利要求1所述的用于通訊裝置的處理電路，其特征在于，該多個(gè)數(shù)據(jù)集合的每一個(gè)包含系統(tǒng)比特?cái)?shù)據(jù)集合與奇偶校驗(yàn)位比特?cái)?shù)據(jù)集合，并且該處理模塊包含: 第一處理鏈，耦接該去混雜器，配置以依據(jù)該去混雜順序從該去混雜器接收多個(gè)該系統(tǒng)比特?cái)?shù)據(jù)集合從而恢復(fù)多個(gè)系統(tǒng)比特字段； 第二處理鏈，耦接該去混雜器，配置以依據(jù)該去混雜順序從該去混雜器接收多個(gè)該奇偶校驗(yàn)位比特?cái)?shù)據(jù)集合從而恢復(fù)多個(gè)奇偶校驗(yàn)位比特字段；以及 級(jí)聯(lián)單元，耦接該第一處理鏈與該第二處理鏈，配置以將該多個(gè)系統(tǒng)比特字段的每一個(gè)與該多個(gè)奇偶校驗(yàn)位比特字段的對(duì)應(yīng)一個(gè)結(jié)合從而形成該編碼塊的對(duì)應(yīng)一個(gè)。
5.如權(quán)利要求4所述的用于通訊裝置的處理電路，其特征在于，該第一處理鏈包含: 第一預(yù)處理單元，耦接該去混雜器； 第一混合自動(dòng)重傳請(qǐng)求組合單元，耦接該第一預(yù)處理單元；以及第一后處理單元，耦接該第一混合自動(dòng)重傳請(qǐng)求組合單元與該級(jí)聯(lián)單元，配置以向該級(jí)聯(lián)單元輸出該多個(gè)系統(tǒng)比特字段； 并且該第二處理鏈包含: 第二預(yù)處理單元，耦接該去混雜器； 第二混合自動(dòng)重傳請(qǐng)求組合單元，稱接該第二預(yù)處理單元；以及第二后處理單元，耦接該第二混合自動(dòng)重傳請(qǐng)求組合單元與該級(jí)聯(lián)單元，配置以向該級(jí)聯(lián)單元輸出該多個(gè)奇偶校驗(yàn)位比特字段。
6.如權(quán)利要求1所述的用于通訊裝置的處理電路，其特征在于，該通訊裝置為寬帶碼分多址通訊裝置。
7.如權(quán)利要求1所述的用于通訊裝置的處理電路，其特征在于，該多個(gè)編碼塊的每一個(gè)為前向糾錯(cuò)編碼塊。
8.一種用于通訊裝置的處理方法，包含: 依據(jù)混雜順序接收并緩沖傳輸塊的多個(gè)數(shù)據(jù)集合； 依據(jù)去混雜順序處理該傳輸塊的該多個(gè)數(shù)據(jù)集合以恢復(fù)多個(gè)編碼塊； 其中該去混雜順序不同于該混雜順序，以及該傳輸塊的該多個(gè)數(shù)據(jù)集合分別對(duì)應(yīng)該多個(gè)編碼塊。
9.如權(quán)利要求8所述的用于通訊裝置的處理方法，其特征在于，該依據(jù)去混雜順序處理該傳輸塊的該多個(gè)數(shù)據(jù)集合的步驟包含: 依據(jù)該去混雜順序預(yù)處理該傳輸塊的該多個(gè)數(shù)據(jù)集合；以及 執(zhí)行后處理以恢復(fù)該編碼塊。
10.如權(quán)利要求9所述的用于通訊裝置的處理方法，其特征在于，在已經(jīng)完成預(yù)處理該傳輸塊的該多個(gè)數(shù)據(jù)集合的最后一個(gè)之前，開(kāi)始該執(zhí)行后處理的步驟。
11.如權(quán)利要求8所述的用于通訊裝置的處理方法，其特征在于，進(jìn)一步包含:解碼該編碼塊，其中在已經(jīng)完成預(yù)處理該傳輸塊的該多個(gè)數(shù)據(jù)集合的最后一個(gè)之前，開(kāi)始該解碼該編碼塊的步驟。
12.如權(quán)利要求8所述的用于通訊裝置的處理方法，其特征在于，該通訊裝置為寬帶碼分多址通訊裝置。
13.如權(quán)利要求8所述的用于通訊裝置的處理方法，其特征在于，該多個(gè)編碼塊的每一個(gè)為前向糾錯(cuò)編碼塊。
【文檔編號(hào)】H04L12/861GK104168215SQ201310299649
【公開(kāi)日】2014年11月26日 申請(qǐng)日期:2013年7月17日 優(yōu)先權(quán)日:2013年5月15日
【發(fā)明者】林凱立, 胡茗智, 賴名威 申請(qǐng)人:聯(lián)發(fā)科技股份有限公司