一種數(shù)據(jù)傳輸錯(cuò)誤的檢測方法及裝置制造方法
【專利摘要】本發(fā)明公開了一種數(shù)據(jù)傳輸錯(cuò)誤的檢測方法及裝置，應(yīng)用于一板卡，所述板卡包含處理器，交換芯片和至少兩個(gè)PHY芯片，該方法包括：所述處理器將所述交換芯片和所述至少兩個(gè)PHY芯片配置為內(nèi)部環(huán)回模式，并在交換芯片和PHY芯片之間的每一條線路的兩端配置計(jì)數(shù)器；所述處理器將檢測數(shù)據(jù)在所述交換芯片和所述至少兩個(gè)PHY芯片之間進(jìn)行環(huán)回傳輸，在傳輸完畢后，若監(jiān)測到任意一條線路兩端的計(jì)數(shù)器的取值不相同時(shí)，則確定所述任意一條線路發(fā)生數(shù)據(jù)傳輸錯(cuò)誤。有效地提高了板卡上各器件之間數(shù)據(jù)傳輸錯(cuò)誤的檢測效率，降低了檢測工作量和復(fù)雜度，進(jìn)而提高了業(yè)務(wù)數(shù)據(jù)傳輸?shù)姆€(wěn)定性與可靠性。
【專利說明】一種數(shù)據(jù)傳輸錯(cuò)誤的檢測方法及裝置
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及數(shù)據(jù)傳輸技術(shù)，特別涉及一種數(shù)據(jù)傳輸錯(cuò)誤的檢測方法及裝置。
【背景技術(shù)】
[0002]對(duì)于高速通信領(lǐng)域而言，在板卡的設(shè)計(jì)過程中，板卡上的器件之間會(huì)進(jìn)行高速的數(shù)據(jù)傳輸，數(shù)據(jù)信號(hào)從一個(gè)器件傳輸?shù)搅硪粋€(gè)器件，若這兩個(gè)器件之間的距離較遠(yuǎn)，則需要采用接插件、電纜等連接部件進(jìn)行連接，而連接部件的質(zhì)量會(huì)直接影響器件之間數(shù)據(jù)傳輸?shù)馁|(zhì)量。
[0003]隨著對(duì)主板數(shù)據(jù)處理能力要求的不斷提高，器件之間的傳輸速率越來越快，如，目前在交換芯片與端口物理層(Physical Layer, PHY)之類的數(shù)據(jù)接口上，高速的數(shù)據(jù)傳輸速率已經(jīng)達(dá)到了 6Gbps、10Gbps甚至更高。因而，為了降低傳輸?shù)恼`碼率，器件之間采用差分信號(hào)進(jìn)行數(shù)據(jù)傳輸，但即使如此，器件之間的傳輸距離仍受到一定的限制，不能大幅度提升。當(dāng)兩個(gè)器件之間相距一定距離的時(shí)候，器件之間的印刷電路板(Printed CircuitBoard,PCB)走線、PCB的基材、PCB之間的連接器、生產(chǎn)工藝水平等的要求也相應(yīng)提高，以最大程度地降低器件之間的傳輸誤碼率。通常情況下可以通過使用昂貴的PCB板材和高速的接插件來解決這類問題，然而，在批量生產(chǎn)中，由于產(chǎn)品的不一致性等原因，不能保證板卡上的所有器件及連接部件均滿足使用要求，這樣會(huì)導(dǎo)致板卡的成品率不高。
[0004]現(xiàn)有技術(shù)下，為解決上述問題采用了以下解決方案。
[0005]參閱圖1所示，目前解決上述問題的一種常用的方法是，測試人員通過測試儀器進(jìn)行手工檢測，根據(jù)測試儀的丟包率不斷調(diào)整器件之間的預(yù)加重信號(hào)參數(shù)直至測試儀顯示測試結(jié)果正常，從而解決數(shù)據(jù)傳輸有誤的問題。
[0006]目前板卡的結(jié)構(gòu)如圖1所示，它包括處理器、交換芯片和多個(gè)PHY芯片，圖1中僅以PHYl和PHY2為例，其中，
[0007]處理器，通過接口 I與交換芯片相連接，用于對(duì)與PHYl和PHY2交換的數(shù)據(jù)包進(jìn)行處理，并且對(duì)交換芯片、PHYl和PHY2進(jìn)行配置；
[0008]交換芯片，通過接口 2、接口 3分別與PHY1、PHY2相連接，用于對(duì)PHYl和PHY2以及處理器的數(shù)據(jù)進(jìn)行交換；
[0009]PHYl和PHY2，由PHY器件實(shí)現(xiàn)，通過接口 4、接口 5與測試儀相連接，對(duì)外的接口電路可以是光接口也可以是電接口形式，與交換芯片間的接口 2和接口 3，是標(biāo)準(zhǔn)的電平形式，如:10G 以太網(wǎng)連接單兀接口( IOGE Attachment Unit Interface, XAUI )、簡易 IOG 以太網(wǎng)連接單兀接口(Reduced IOGbps Attachment Unit Interface, RXAUI)等；
[0010]接口 1，是處理器與交換芯片的接口，用于將兩個(gè)模塊的數(shù)據(jù)進(jìn)行交互，接口形式多樣，如BUS總線或者XAUI接口 ；
[0011]接口2 和接口 3，是 IOGbps 串行電氣接口(10-Gigabit Serial ElectricalInterface, XFI)、RXAU1、XAUI等傳輸差分信號(hào)的接口 ；
[0012]接口 4和接口 5，是PHY芯片與測試儀連接的接口，可以是光接口，也可以是電接□。
[0013]對(duì)上述板卡進(jìn)行測試時(shí)，使用測試儀對(duì)每個(gè)接口進(jìn)行測試，通過比對(duì)每個(gè)接口發(fā)送的包和接收的包的數(shù)量是否一致來確認(rèn)是否丟包，如果丟包則調(diào)整丟包側(cè)芯片接口的預(yù)加重參數(shù)，并在調(diào)整后再進(jìn)行測試。
[0014]然而，在實(shí)際場景下，由于PHY芯片數(shù)量繁多，采用上述方法需要對(duì)每個(gè)PHY芯片及每個(gè)接口進(jìn)行調(diào)測，工作量巨大；而且，由于不同板卡間的性能差異，不能保證調(diào)整后的參數(shù)能夠適用于所有的板卡。此外，因?yàn)闇y試儀體積較大，工程人員只能在生產(chǎn)環(huán)境中而無法在外場的情況下使用測試儀進(jìn)行參數(shù)調(diào)整，無法應(yīng)用于多種場景。

【發(fā)明內(nèi)容】

[0015]本發(fā)明實(shí)施例提供一種數(shù)據(jù)傳輸錯(cuò)誤的檢測方法及裝置，用以提高板卡上各器件之間數(shù)據(jù)傳輸錯(cuò)誤的檢測效率，降低檢測復(fù)雜度。
[0016]本發(fā)明實(shí)施例提供的具體技術(shù)方案如下:
[0017]第一方面，一種數(shù)據(jù)傳輸錯(cuò)誤的檢測方法，應(yīng)用于一板卡，所述板卡包含處理器，交換芯片和至少兩個(gè)PHY芯片，該方法包括:
[0018]所述處理器將所述交換芯片和所述至少兩個(gè)PHY芯片配置為內(nèi)部環(huán)回模式，并在交換芯片和PHY芯片之間的每一條線路的兩端配置計(jì)數(shù)器；
[0019]所述處理器將檢測數(shù)據(jù)在所述交換芯片和所述至少兩個(gè)PHY芯片之間進(jìn)行環(huán)回傳輸，在傳輸完畢后，若監(jiān)測到任意一條線路兩端的計(jì)數(shù)器的取值不相同時(shí)，則確定所述任意一條線路發(fā)生數(shù)據(jù)傳輸錯(cuò)誤。
[0020]這樣，處理器便替代了測試儀的功能，無需外部儀表的輔助便可自行完成數(shù)據(jù)傳輸錯(cuò)誤的檢測，有效地提高了檢測效率，降低了檢測工作量和復(fù)雜度，進(jìn)而提高了業(yè)務(wù)數(shù)據(jù)傳輸?shù)姆€(wěn)定性與可靠性。
[0021]結(jié)合第一方面，在第一種可能的實(shí)現(xiàn)方式中，所述處理器將檢測數(shù)據(jù)在所述交換芯片和所述至少兩個(gè)PHY芯片之間進(jìn)行環(huán)回傳輸，包括:
[0022]所述處理器將檢測數(shù)據(jù)在所述交換芯片和所述至少兩個(gè)PHY芯片之間進(jìn)行正向環(huán)回傳輸；或/和
[0023]所述處理器將檢測數(shù)據(jù)在所述交換芯片和所述至少兩個(gè)PHY芯片之間進(jìn)行逆向環(huán)回傳輸。
[0024]通過這樣的環(huán)回傳輸模式，可以減少檢測的時(shí)間，提高檢測的效率，并且可以提高檢測的準(zhǔn)確性。
[0025]結(jié)合第一方面，在第二種可能的實(shí)現(xiàn)方式中，所述處理器將檢測數(shù)據(jù)在所述交換芯片和所述至少兩個(gè)PHY芯片之間進(jìn)行環(huán)回傳輸，包括:
[0026]所述處理器指示所述交換芯片將檢測數(shù)據(jù)依次發(fā)往每一個(gè)PHY芯片，其中，所述處理器指示所述交換芯片在每一次發(fā)送檢測數(shù)據(jù)后，需接收到相應(yīng)的PHY芯片返回的檢測數(shù)據(jù)，再將檢測數(shù)據(jù)發(fā)往下一個(gè)PHY芯片，直至檢測數(shù)據(jù)通過所有PHY芯片返回至所述交換
-H-* I I
心/T O
[0027]通過這種實(shí)現(xiàn)方式，可以進(jìn)一步提高檢測的準(zhǔn)確性，從而有效地提高業(yè)務(wù)數(shù)據(jù)傳輸?shù)目煽啃?。[0028]結(jié)合第一方面，在第三種可能的實(shí)現(xiàn)方式中，在傳輸完畢后，若監(jiān)測到任意一條線路兩端的計(jì)數(shù)器的取值不相同時(shí)，則確定所述任意一條線路發(fā)生數(shù)據(jù)傳輸錯(cuò)誤，包括:
[0029]在傳輸完畢后，若監(jiān)測到所述任意一條線路兩端的計(jì)數(shù)器的取值不相同時(shí)，則確定所述任意一條線路發(fā)生丟包或者存在誤碼。
[0030]結(jié)合第一方面的上述任意一種實(shí)現(xiàn)方式，在第四種可能的實(shí)現(xiàn)方式中，進(jìn)一步包括:
[0031]所述處理器確定所述任意一條線路發(fā)生數(shù)據(jù)傳輸錯(cuò)誤后，按照設(shè)定步長，對(duì)所述任意一條線路的數(shù)據(jù)發(fā)送端口的預(yù)加重參數(shù)進(jìn)行調(diào)整；其中，每調(diào)整一次，便重新將檢測數(shù)據(jù)在所述交換芯片和所述至少兩個(gè)PHY芯片之間進(jìn)行一次環(huán)回傳輸，直至確定所述任意一條線路兩端的計(jì)數(shù)器的取值相同；當(dāng)確定所述任意一條線路兩端的計(jì)數(shù)器的取值相同后，所述處理器保存調(diào)整后的預(yù)加重參數(shù)，用于下一次板卡啟動(dòng)后，自動(dòng)配置所述調(diào)整后的預(yù)加重參數(shù)。
[0032]這樣，處理器可以自行調(diào)整數(shù)據(jù)發(fā)送端口的預(yù)加重參數(shù)從而完成自動(dòng)糾正，并且在板卡下次啟動(dòng)后即可自動(dòng)配置調(diào)整后的預(yù)加重參數(shù)，無需再次調(diào)整，調(diào)整過程方便，操作方法簡單，可以廣泛應(yīng)用到類似的系統(tǒng)中或者其他的相關(guān)領(lǐng)域，具有很好的普遍適用性。
[0033]結(jié)合第一方面的第四種可能的實(shí)現(xiàn)方式，在第五種可能的實(shí)現(xiàn)方式中，按照設(shè)定步長，對(duì)所述任意一條線路的數(shù)據(jù)發(fā)送端口的預(yù)加重參數(shù)進(jìn)行調(diào)整，包括:
[0034]若預(yù)加重參數(shù)表示為α和β，則按照預(yù)設(shè)的第一步長逐步增大α的取值，以及按照預(yù)設(shè)的第二步長逐步減小β的取值。
[0035]這樣的實(shí)現(xiàn)方式，只需通過預(yù)設(shè)的步長調(diào)整α和β兩個(gè)參數(shù)，就可以完成板卡的自動(dòng)糾正，進(jìn)而提升板卡的適應(yīng)性，方法簡單，過程方便。
[0036]第二方面，一種處理器，應(yīng)用于一板卡，所述板卡包含處理器，交換芯片和至少兩個(gè)物理層PHY芯片，該處理器包括:
[0037]配置單元，用于將所述交換芯片和所述至少兩個(gè)PHY芯片配置為內(nèi)部環(huán)回模式，并在交換芯片和PHY芯片之間的每一條線路的兩端配置計(jì)數(shù)器；
[0038]檢測單元，用于將檢測數(shù)據(jù)在所述交換芯片和所述至少兩個(gè)PHY芯片之間進(jìn)行環(huán)回傳輸，在傳輸完畢后，若監(jiān)測到任意一條線路兩端的計(jì)數(shù)器的取值不相同時(shí)，則確定所述任意一條線路發(fā)生數(shù)據(jù)傳輸錯(cuò)誤。
[0039]這樣，處理器的配置單元和檢測單元相互配合，無需外部儀表的輔助便可自行完成數(shù)據(jù)傳輸錯(cuò)誤的檢測，有效地提高了檢測效率，降低了檢測工作量和復(fù)雜度，進(jìn)而提高了業(yè)務(wù)數(shù)據(jù)傳輸?shù)姆€(wěn)定性與可靠性。
[0040]結(jié)合第二方面，在第一種可能的實(shí)現(xiàn)方式中，所述檢測單元將檢測數(shù)據(jù)在所述交換芯片和所述至少兩個(gè)PHY芯片之間進(jìn)行環(huán)回傳輸，包括:
[0041]所述檢測單元將檢測數(shù)據(jù)在所述交換芯片和所述至少兩個(gè)PHY芯片之間進(jìn)行正向環(huán)回傳輸；或/和
[0042]所述檢測單元將檢測數(shù)據(jù)在所述交換芯片和所述至少兩個(gè)PHY芯片之間進(jìn)行逆向環(huán)回傳輸。
[0043]通過檢測單元的環(huán)回傳輸檢測方式，可以降低檢測的時(shí)間，提高檢測的效率，并且可以提聞檢測的準(zhǔn)確性。[0044]結(jié)合第二方面，在第二種可能的實(shí)現(xiàn)方式中，所述檢測單元將檢測數(shù)據(jù)在所述交換芯片和所述至少兩個(gè)PHY芯片之間進(jìn)行環(huán)回傳輸，包括:
[0045]所述檢測單元指示所述交換芯片將檢測數(shù)據(jù)依次發(fā)往每一個(gè)PHY芯片，其中，所述處理器指示所述交換芯片在每一次發(fā)送檢測數(shù)據(jù)后，需接收到相應(yīng)的PHY芯片返回的檢測數(shù)據(jù)，再將檢測數(shù)據(jù)發(fā)往下一個(gè)PHY芯片，直至檢測數(shù)據(jù)通過所有PHY芯片返回至所述交換芯片。
[0046]通過這種實(shí)現(xiàn)方式，可以進(jìn)一步提高檢測的準(zhǔn)確性，從而有效地提高業(yè)務(wù)數(shù)據(jù)傳輸?shù)目煽啃浴?br> [0047]結(jié)合第二方面，在第三種可能的實(shí)現(xiàn)方式中，在傳輸完畢后，若所述檢測單元監(jiān)測到任意一條線路兩端的計(jì)數(shù)器的取值不相同時(shí)，則確定所述任意一條線路發(fā)生數(shù)據(jù)傳輸錯(cuò)誤，包括:
[0048]在傳輸完畢后，若所述檢測單元監(jiān)測到所述任意一條線路兩端的計(jì)數(shù)器的取值不相同時(shí)，則確定所述任意一條線路發(fā)生丟包或者存在誤碼。
[0049]結(jié)合第二方面的上述任意一種實(shí)現(xiàn)方式，在第四種可能的實(shí)現(xiàn)方式中，進(jìn)一步包括:
[0050]調(diào)整單元，用于確定所述任意一條線路發(fā)生數(shù)據(jù)傳輸錯(cuò)誤后，按照設(shè)定步長，對(duì)所述任意一條線路的數(shù)據(jù)發(fā)送端口的預(yù)加重參數(shù)進(jìn)行調(diào)整；其中，所述調(diào)整單元每調(diào)整一次，所述檢測單元便重新將檢測數(shù)據(jù)在所述交換芯片和所述至少兩個(gè)PHY芯片之間進(jìn)行一次環(huán)回傳輸，直至確定所述任意一條線路兩端的計(jì)數(shù)器的取值相同為止；當(dāng)確定所述任意一條線路兩端的計(jì)數(shù)器的取值相同后，所述處理器保存調(diào)整后的預(yù)加重參數(shù)，用于下一次板卡啟動(dòng)后，自動(dòng)配置所述調(diào)整后的預(yù)加重參數(shù)。
[0051]這樣，調(diào)整單元可以自行調(diào)整數(shù)據(jù)發(fā)送端口的預(yù)加重參數(shù)從而完成自動(dòng)糾正，并且在板卡下次啟動(dòng)后即可自動(dòng)配置調(diào)整后的預(yù)加重參數(shù)，無需再次調(diào)整，調(diào)整過程方便，操作方法簡單，可以廣泛應(yīng)用到類似的系統(tǒng)中或者其他的相關(guān)領(lǐng)域，具有很好的普遍適用性。
[0052]結(jié)合第二方面的第四種可能的實(shí)現(xiàn)方式，在第五種可能的實(shí)現(xiàn)方式中，所述調(diào)整單元按照設(shè)定步長，對(duì)所述任意一條線路的數(shù)據(jù)發(fā)送端口的預(yù)加重參數(shù)進(jìn)行調(diào)整，包括:
[0053]若預(yù)加重參數(shù)表示為α和β，則所述調(diào)整單元按照預(yù)設(shè)的第一步長逐步增大α的取值，以及按照預(yù)設(shè)的第二步長逐步減小β的取值。
[0054]這樣的實(shí)現(xiàn)方式，只需通過預(yù)設(shè)的步長調(diào)整α和β兩個(gè)參數(shù)，就可以完成板卡的自動(dòng)糾正，進(jìn)而提升板卡的適應(yīng)性，方法簡單，過程方便。
[0055]第三方面，一種板卡，包括第二方面中任意一種實(shí)現(xiàn)形式的處理器。
[0056]這樣的板卡，通過其處理器可自行完成數(shù)據(jù)傳輸錯(cuò)誤的檢測，進(jìn)一步地，還可以自行調(diào)整數(shù)據(jù)發(fā)送端口的預(yù)加重參數(shù)從而完成自動(dòng)糾正，實(shí)現(xiàn)成本低，可操作性強(qiáng)，有效地提高了產(chǎn)品的成品率和生產(chǎn)效率。
【專利附圖】

【附圖說明】
[0057]圖1為現(xiàn)有技術(shù)中板卡的結(jié)構(gòu)示意圖；
[0058]圖2為本發(fā)明實(shí)施例中板卡結(jié)構(gòu)示意圖；
[0059]圖3為本發(fā)明實(shí)施例中檢測線路數(shù)據(jù)傳輸錯(cuò)誤流程圖；[0060]圖4為本發(fā)明實(shí)施例中預(yù)加重參數(shù)波形圖；
[0061]圖5為本發(fā)明實(shí)施例中檢測線路數(shù)據(jù)傳輸錯(cuò)誤詳細(xì)流程圖；
[0062]圖6為本發(fā)明實(shí)施例中處理器功能結(jié)構(gòu)圖；
[0063]圖7為本發(fā)明實(shí)施例中板卡功能結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0064]在板卡的批量生廣中，為了提聞廣品的成品率和生廣效率，從而提聞板卡上各器件之間數(shù)據(jù)傳輸錯(cuò)誤的檢測效率，降低檢測復(fù)雜度，本發(fā)明實(shí)施例中，去除了 PHY芯片與測試儀的連接，采用處理器接替測試儀進(jìn)行接口檢測，以及完成在高速數(shù)據(jù)傳輸中傳輸有誤時(shí)的自動(dòng)測試。
[0065]下面結(jié)合附圖對(duì)本發(fā)明優(yōu)選的實(shí)施方式進(jìn)行詳細(xì)說明。
[0066]參閱圖2所示，本發(fā)明實(shí)施例中，板卡中包括:處理器20、交換芯片21和多個(gè)PHY芯片，圖2中僅以PHYl和PHY2為例，其中，
[0067]處理器20，通過接口 I與交換芯片21相連接，用于對(duì)與PHYl和PHY2交換的數(shù)據(jù)包進(jìn)行處理，并且對(duì)交換芯片21、PHYl和PHY2進(jìn)行配置；
[0068]交換芯片21，通過接口 2、接口 8和接口 4、接口 6分別與PHY1、PHY2相連接，用于對(duì)PHYl和PHY2以及處理器20的數(shù)據(jù)進(jìn)行交換；
[0069]PHYl和PH2，由PHY器件實(shí)現(xiàn)，分別通過接口 3、接口 9和接口 5、接口 7與交換芯片21相連接，對(duì)外的接口電路可以是光接口也可以是電接口形式，與交換芯片間的接口 2和接口 3是標(biāo)準(zhǔn)的電平形式，如:XAU1、RXAUI等。
[0070]接口 I，是處理器20與交換芯片21的接口，用于將兩個(gè)模塊的數(shù)據(jù)進(jìn)行交互，接口形式多樣，如BUS總線或者XAUI接口 ；
[0071]接口 2至接口 9，是XF1、RXAU1、XAUI等傳輸差分信號(hào)的接口，用于將交換芯片21、PHY1、PHY2連接成內(nèi)部環(huán)回模式。
[0072]參閱圖3所示，本發(fā)明實(shí)施例中，處理器20對(duì)數(shù)據(jù)傳輸錯(cuò)誤進(jìn)行檢測的具體流程如下:
[0073]步驟300:處理器20將交換芯片21和至少兩個(gè)PHY芯片配置為內(nèi)部環(huán)回模式，并在交換芯片21和PHY芯片之間的每一條線路的兩端配置計(jì)數(shù)器。
[0074]例如，參閱圖2所示，以板卡上僅存在PHYl和PHY2為例，本發(fā)明實(shí)施例中，處理器20在交換芯片21與PHYl和PHY2之間設(shè)置了兩條環(huán)回線路，一條為正向環(huán)回線路(如圖2中實(shí)線線路所示)，一條為逆向環(huán)回線路(如圖2中虛線線路所示)。
[0075]在正向環(huán)回線路中，處理器20在交換芯片21和PHYl及PHY2之間的每一條線路的數(shù)據(jù)發(fā)送端口和數(shù)據(jù)接收端口均配置有計(jì)數(shù)器，例如，如圖2所示，在第一條線路的兩端配置計(jì)數(shù)器I和計(jì)數(shù)器2，在第二條線路的兩端配置計(jì)數(shù)器3和計(jì)數(shù)器4，在第三條線路的兩端配置計(jì)數(shù)器5和計(jì)數(shù)器6，在第四條線路的兩端配置計(jì)數(shù)器7和計(jì)數(shù)器8。
[0076]在逆向環(huán)回線路中，處理器20在交換芯片21和PHYl及PHY2之間的每一條線路的數(shù)據(jù)發(fā)送端口和數(shù)據(jù)接收端口均配置有計(jì)數(shù)器，例如，如圖2所示，在第五條線路的兩端配置計(jì)數(shù)器9和計(jì)數(shù)器10，在第六條線路的兩端配置計(jì)數(shù)器11和計(jì)數(shù)器12，在第七條線路的兩端配置計(jì)數(shù)器13和計(jì)數(shù)器14，在第八條線路的兩端配置計(jì)數(shù)器15和計(jì)數(shù)器16。[0077]正向環(huán)回線路和逆向環(huán)回線路上可以并行傳輸檢測數(shù)據(jù)，也可以分別先后傳輸檢測數(shù)據(jù)。
[0078]進(jìn)一步的，處理器20將檢測數(shù)據(jù)在交換芯片21和至少兩個(gè)PHY芯片之間進(jìn)行環(huán)回傳輸時(shí)，可以指示交換芯片21將檢測數(shù)據(jù)依次發(fā)往每一個(gè)PHY芯片，其中，處理器20指示交換芯片21在每一次發(fā)送檢測數(shù)據(jù)后，需接收到相應(yīng)的PHY芯片返回的檢測數(shù)據(jù)，再將檢測數(shù)據(jù)發(fā)往下一個(gè)PHY芯片，直至檢測數(shù)據(jù)通過所有PHY芯片返回至交換芯片21。
[0079]例如，如圖2所示，以正向環(huán)回線路為例，檢測數(shù)據(jù)可以從交換芯片21通過接口 2發(fā)送至PHYl，再從PHYl通過接口 3返回至交換芯片21，接著，檢測數(shù)據(jù)從交換芯片21通過接口 4發(fā)送至PHY2，再從PHY2通過接口 5返回至交換芯片21，此次環(huán)回傳輸結(jié)束。
[0080]步驟310:處理器20將檢測數(shù)據(jù)在交換芯片21和至少兩個(gè)PHY芯片之間進(jìn)行環(huán)回傳輸，在傳輸完畢后，若監(jiān)測到任意一條線路兩端的計(jì)數(shù)器的取值不相同時(shí)，則確定任意一條線路發(fā)生數(shù)據(jù)傳輸錯(cuò)誤。
[0081]例如，在傳輸完畢后，若處理器20監(jiān)測到任意一條線路兩端的計(jì)數(shù)器的取值不相同時(shí)，則確定任意一條線路發(fā)生丟包或者存在誤碼，因?yàn)闊o論是丟包或是誤碼，其均可以直接導(dǎo)致計(jì)數(shù)器的取值出現(xiàn)偏差。
[0082]基于上述實(shí)施例，處理器20在確定任意一條線路發(fā)生數(shù)據(jù)傳輸錯(cuò)誤后，可以及時(shí)上報(bào)至后臺(tái)，由管理人員處理，也可以自行糾正，可選的，在進(jìn)行自行糾正時(shí)，處理器20按照設(shè)定步長，對(duì)發(fā)生傳輸數(shù)據(jù)錯(cuò)誤的任意一條線路的數(shù)據(jù)發(fā)送端口的預(yù)加重參數(shù)進(jìn)行調(diào)整；其中，每調(diào)整一次，處理器20便重新將檢測數(shù)據(jù)在交換芯片21和至少兩個(gè)PHY芯片之間進(jìn)行一次環(huán)回傳輸，直至確定任意一條線路兩端的計(jì)數(shù)器的取值相同；當(dāng)確定該發(fā)生傳輸數(shù)據(jù)錯(cuò)誤的任意一條線路兩端的計(jì)數(shù)器的取值相同后，處理器20保存調(diào)整后的預(yù)加重參數(shù)，用于下一次板卡啟動(dòng)后，自動(dòng)配置該調(diào)整后的預(yù)加重參數(shù)。
[0083]例如，假設(shè)預(yù)加重參數(shù)表示為α / β，則按照預(yù)設(shè)的第一步長逐步增大α的取值，以及按照預(yù)設(shè)的第二步長逐步減小β的取值。
[0084]本發(fā)明實(shí)施例中提到的預(yù)加重參數(shù)表征的是對(duì)波形進(jìn)行調(diào)整后的調(diào)整比例值α
和β，預(yù)加重參數(shù)的波形參閱圖4所示,其中，? =y ? β =1-α，Χ表示過沖值,Y表示波
形的峰值。表I表征了 α與β的變化對(duì)應(yīng)值，處理器20在調(diào)整數(shù)據(jù)發(fā)送端口的預(yù)加重參數(shù)時(shí)，可以依據(jù)表I中設(shè)定的步長逐步調(diào)整α與β的值，α值從小到大變化，β值從大到小變化。每調(diào)整一次，處理器20便重新將檢測數(shù)據(jù)在交換芯片21和PHYl、ΡΗΥ2之間進(jìn)行一次環(huán)回傳輸，直至確定該條線路兩端的計(jì)數(shù)器的取值相同；當(dāng)確定該條線路兩端的計(jì)數(shù)器的取值相同后，處理器20保存調(diào)整后的預(yù)加重參數(shù)，用于下一次板卡啟動(dòng)后，自動(dòng)配置該調(diào)整后的預(yù)加重參數(shù)。
[0085]表I
[0086]`
【權(quán)利要求】
1.一種數(shù)據(jù)傳輸錯(cuò)誤的檢測方法，應(yīng)用于一板卡，所述板卡包含處理器，交換芯片和至少兩個(gè)物理層PHY芯片，其特征在于，包括: 所述處理器將所述交換芯片和所述至少兩個(gè)PHY芯片配置為內(nèi)部環(huán)回模式，并在交換芯片和PHY芯片之間的每一條線路的兩端配置計(jì)數(shù)器； 所述處理器將檢測數(shù)據(jù)在所述交換芯片和所述至少兩個(gè)PHY芯片之間進(jìn)行環(huán)回傳輸，在傳輸完畢后，若監(jiān)測到任意一條線路兩端的計(jì)數(shù)器的取值不相同時(shí)，則確定所述任意一條線路發(fā)生數(shù)據(jù)傳輸錯(cuò)誤。
2.如權(quán)利要求1所述的方法，其特征在于，所述處理器將檢測數(shù)據(jù)在所述交換芯片和所述至少兩個(gè)PHY芯片之間進(jìn)行環(huán)回傳輸，包括: 所述處理器將檢測數(shù)據(jù)在所述交換芯片和所述至少兩個(gè)PHY芯片之間進(jìn)行正向環(huán)回傳輸；或/和 所述處理器將檢測數(shù)據(jù)在所述交換芯片和所述至少兩個(gè)PHY芯片之間進(jìn)行逆向環(huán)回傳輸。
3.如權(quán)利要求1所述的方法，其特征在于，所述處理器將檢測數(shù)據(jù)在所述交換芯片和所述至少兩個(gè)PHY芯片之間進(jìn)行環(huán) 回傳輸，包括: 所述處理器指示所述交換芯片將檢測數(shù)據(jù)依次發(fā)往每一個(gè)PHY芯片，其中，所述處理器指示所述交換芯片在每一次發(fā)送檢測數(shù)據(jù)后，需接收到相應(yīng)的PHY芯片返回的檢測數(shù)據(jù)，再將檢測數(shù)據(jù)發(fā)往下一個(gè)PHY芯片，直至檢測數(shù)據(jù)通過所有PHY芯片返回至所述交換芯片。
4.如權(quán)利要求1所述的方法，其特征在于，在傳輸完畢后，若監(jiān)測到任意一條線路兩端的計(jì)數(shù)器的取值不相同時(shí)，則確定所述任意一條線路發(fā)生數(shù)據(jù)傳輸錯(cuò)誤，包括: 在傳輸完畢后，若監(jiān)測到所述任意一條線路兩端的計(jì)數(shù)器的取值不相同時(shí)，則確定所述任意一條線路發(fā)生丟包或者存在誤碼。
5.如權(quán)利要求1一 4任一項(xiàng)所述的方法，其特征在于，進(jìn)一步包括: 所述處理器確定所述任意一條線路發(fā)生數(shù)據(jù)傳輸錯(cuò)誤后，按照設(shè)定步長，對(duì)所述任意一條線路的數(shù)據(jù)發(fā)送端口的預(yù)加重參數(shù)進(jìn)行調(diào)整；其中，每調(diào)整一次，便重新將檢測數(shù)據(jù)在所述交換芯片和所述至少兩個(gè)PHY芯片之間進(jìn)行一次環(huán)回傳輸，直至確定所述任意一條線路兩端的計(jì)數(shù)器的取值相同；當(dāng)確定所述任意一條線路兩端的計(jì)數(shù)器的取值相同后，所述處理器保存調(diào)整后的預(yù)加重參數(shù)，用于下一次板卡啟動(dòng)后，自動(dòng)配置所述調(diào)整后的預(yù)加重參數(shù)。
6.如權(quán)利要求5所述的方法，其特征在于，按照設(shè)定步長，對(duì)所述任意一條線路的數(shù)據(jù)發(fā)送端口的預(yù)加重參數(shù)進(jìn)行調(diào)整，包括: 若預(yù)加重參數(shù)表示為α和β，則按照預(yù)設(shè)的第一步長逐步增大α的取值，以及按照預(yù)設(shè)的第二步長逐步減小β的取值。
7.—種處理器，應(yīng)用于一板卡，所述板卡包含處理器，交換芯片和至少兩個(gè)物理層PHY芯片，其特征在于，包括: 配置單元，用于將所述交換芯片和所述至少兩個(gè)PHY芯片配置為內(nèi)部環(huán)回模式，并在交換芯片和PHY芯片之間的每一條線路的兩端配置計(jì)數(shù)器； 檢測單元，用于將檢測數(shù)據(jù)在所述交換芯片和所述至少兩個(gè)PHY芯片之間進(jìn)行環(huán)回傳輸，在傳輸完畢后，若監(jiān)測到任意一條線路兩端的計(jì)數(shù)器的取值不相同時(shí)，則確定所述任意一條線路發(fā)生數(shù)據(jù)傳輸錯(cuò)誤。
8.如權(quán)利要求7所述的處理器，其特征在于，所述檢測單元將檢測數(shù)據(jù)在所述交換芯片和所述至少兩個(gè)PHY芯片之間進(jìn)行環(huán)回傳輸，包括: 所述檢測單元將檢測數(shù)據(jù)在所述交換芯片和所述至少兩個(gè)PHY芯片之間進(jìn)行正向環(huán)回傳輸；或/和 所述檢測單元將檢測數(shù)據(jù)在所述交換芯片和所述至少兩個(gè)PHY芯片之間進(jìn)行逆向環(huán)回傳輸。
9.如權(quán)利要求7所述的處理器，其特征在于，所述檢測單元將檢測數(shù)據(jù)在所述交換芯片和所述至少兩個(gè)PHY芯片之間進(jìn)行環(huán)回傳輸，包括: 所述檢測單元指示所述交換芯片將檢測數(shù)據(jù)依次發(fā)往每一個(gè)PHY芯片，其中，所述檢測單元指示所述交換芯片在每一次發(fā)送檢測數(shù)據(jù)后，需接收到相應(yīng)的PHY芯片返回的檢測數(shù)據(jù)，再將檢測數(shù)據(jù)發(fā)往下一個(gè)PHY芯片，直至檢測數(shù)據(jù)通過所有PHY芯片返回至所述交換
10.如權(quán)利要求7所述的處理器，其特征在于，在傳輸完畢后，若所述檢測單元監(jiān)測到任意一條線路兩端的計(jì)數(shù)器的取值不相同時(shí)，則確定所述任意一條線路發(fā)生數(shù)據(jù)傳輸錯(cuò)誤，包括: 在傳輸完畢后，若所述檢測單元監(jiān)測到所述任意一條線路兩端的計(jì)數(shù)器的取值不相同時(shí)，則確定所述任意一條線路發(fā)生丟包或者存在誤碼。
11.如權(quán)利要求7- 10任一項(xiàng)所述的處理器，其特征在于，進(jìn)一步包括: 調(diào)整單元，用于確定所述任意一條線路發(fā)生數(shù)據(jù)傳輸錯(cuò)誤后，按照設(shè)定步長，對(duì)所述任意一條線路的數(shù)據(jù)發(fā)送端口的預(yù)加重參數(shù)進(jìn)行調(diào)整；其中，所述調(diào)整單元每調(diào)整一次，所述檢測單元便重新將檢測數(shù)據(jù)在所述交換芯片和所述至少兩個(gè)PHY芯片之間進(jìn)行一次環(huán)回傳輸，直至確定所述任意一條線路兩端的計(jì)數(shù)器的取值相同為止；當(dāng)確定所述任意一條線路兩端的計(jì)數(shù)器的取值相同后，所述調(diào)整單元保存調(diào)整后的預(yù)加重參數(shù)，用于下一次板卡啟動(dòng)后，自動(dòng)配置所述調(diào)整后的預(yù)加重參數(shù)。
12.如權(quán)利要求11所述的處理器，其特征在于，所述調(diào)整單元按照設(shè)定步長，對(duì)所述任意一條線路的數(shù)據(jù)發(fā)送端口的預(yù)加重參數(shù)進(jìn)行調(diào)整，包括: 若預(yù)加重參數(shù)表示為α和β，則所述調(diào)整單元按照預(yù)設(shè)的第一步長逐步增大α的取值，以及按照預(yù)設(shè)的第二步長逐步減小β的取值。
13.一種板卡，其特征在于，包括如權(quán)利要求7 — 12任一項(xiàng)所述的處理器。
【文檔編號(hào)】H04L12/26GK103441818SQ201310379061
【公開日】2013年12月11日 申請(qǐng)日期:2013年8月27日 優(yōu)先權(quán)日:2013年8月27日
【發(fā)明者】何宇東 申請(qǐng)人:大唐移動(dòng)通信設(shè)備有限公司