均衡器電路和包括均衡器電路的接收器電路的制作方法
【專利摘要】一種均衡器電路包括：輸入端子；上拉驅(qū)動(dòng)單元，所述上拉驅(qū)動(dòng)單元適用于基于輸入端子的信號(hào)來(lái)上拉驅(qū)動(dòng)輸出端子；下拉驅(qū)動(dòng)單元，所述下拉驅(qū)動(dòng)單元適用于下拉驅(qū)動(dòng)輸出端子；以及電容器，所述電容器連接在輸入端子和輸出端子之間。
【專利說(shuō)明】均衡器電路和包括均衡器電路的接收器電路
[0001] 相關(guān)申請(qǐng)的交叉引用
[0002] 本申請(qǐng)要求2013年4月17日提交的申請(qǐng)?zhí)枮?0-2013-0042203的韓國(guó)專利申請(qǐng) 的優(yōu)先權(quán)，其全部?jī)?nèi)容通過(guò)引用合并于此。

【技術(shù)領(lǐng)域】
[0003] 本發(fā)明的示例性實(shí)施例涉及均衡器電路和包括均衡器電路的接收器電路。

【背景技術(shù)】
[0004] 在電系統(tǒng)中，信號(hào)在集成電路（1C)芯片內(nèi)或者在兩個(gè)或更多個(gè)1C芯片之間傳送。 當(dāng)信號(hào)在兩個(gè)或更多個(gè)1C芯片之間傳送時(shí)，信號(hào)可以經(jīng)由印刷電路板（PCB)上的傳輸線、 電纜或者其他方式來(lái)傳送。此外，即使當(dāng)信號(hào)在1C芯片內(nèi)傳送時(shí)，信號(hào)也可以經(jīng)由芯片內(nèi) 的線來(lái)傳送。當(dāng)信號(hào)從發(fā)送端傳送到接收端時(shí)，發(fā)生信號(hào)損失。因此，在很多情況下，可以 在接收端提供補(bǔ)償信號(hào)損失的電路。
[0005] 在高速信號(hào)傳輸期間，均衡器或連續(xù)時(shí)間線性均衡器（CTLE)電路補(bǔ)償信號(hào)損失。 圖1是說(shuō)明信道101、均衡器102、以及均衡器所恢復(fù)的信號(hào)103的頻率響應(yīng)的圖。在圖1 中，信道的頻率響應(yīng)101表示信道(信號(hào)傳輸線)中的信號(hào)損失。隨著傳送的信號(hào)頻率增大， 信號(hào)損失逐步地增大。均衡器的頻率響應(yīng)102表示均衡器的頻率響應(yīng)特性。均衡器設(shè)計(jì)成 隨著信號(hào)的頻率增大而具有高增益。頻率響應(yīng)103表示均衡器所恢復(fù)的信號(hào)的頻率響應(yīng)特 性。當(dāng)信道上的信號(hào)損失隨著信號(hào)的頻率的增大而增大時(shí)，均衡器的增益隨著信號(hào)的頻率 的增大而增大。因而，均衡器所恢復(fù)的信號(hào)在寬頻帶中具有恒定的響應(yīng)特性。
[0006] 圖2是現(xiàn)有的均衡器200的配置圖。
[0007] 參見(jiàn)圖2,均衡器200包括電阻器201至207以及電容器208和209。均衡器200 均衡第一端子IN和第二端子INB的輸入信號(hào)IN和INB。差分放大器210將均衡信號(hào)IN_E 和INB_E差分放大，并且感測(cè)輸入信號(hào)IN和INB的電平。
[0008] 均衡器200的頻率響應(yīng)特性通過(guò)可變電阻器204和205的電阻值Rvar來(lái)控制。通 過(guò)調(diào)整可變電阻器204和205的電阻值Rvar，均衡器200的頻率響應(yīng)特性被最優(yōu)化為圖1 中所示的均衡器的頻率響應(yīng)102,補(bǔ)償了如圖1中所示的信道中的信號(hào)損失101?？勺冸娮?器204和205的電阻值的調(diào)整不僅改變均衡器200的頻率響應(yīng)特性，還改變均衡信號(hào)IN_E 和INB_E的電壓電平。圖3說(shuō)明信號(hào)IN_E和INB_E的根據(jù)可變電阻器204和205的電阻值 Rvar的低電壓值。低電壓值表示當(dāng)信號(hào)IN_E和INB_E為低電平時(shí)均衡信號(hào)IN_E和INB_E 的電壓值。參見(jiàn)圖3,可以看出，隨著可變電阻器204和205的電阻值Rvar增大，均衡信號(hào) IN_E和INB_E的電壓電平減小。
[0009] 均衡信號(hào)IN_E和 INB_E的電壓電平的改變對(duì)全差分系統(tǒng)沒(méi)有影響，在所述全差分 系統(tǒng)中，取反均衡輸入信號(hào)INB_E的電壓電平隨著均衡輸入信號(hào)IN_E的電壓電平的變化一 起改變。
[0010] 然而，均衡輸入信號(hào)IN_E的電壓電平上的變化可能在偽差分系統(tǒng)(所述偽差分系 統(tǒng)以單端方式來(lái)傳送輸入信號(hào)IN，并且利用參考電壓VREF來(lái)判斷輸入信號(hào)IN的邏輯值） 中產(chǎn)生問(wèn)題。這是因?yàn)樵趨⒖茧妷篤REF的電平不改變的情況下，均衡輸入信號(hào)IN_E的電 平的變化在判斷輸入信號(hào)IN的邏輯電平時(shí)可能產(chǎn)生問(wèn)題。均衡參考電壓VREF不是這個(gè)問(wèn) 題的解決方法。因?yàn)閺膫尾罘窒到y(tǒng)供應(yīng)的參考電壓VREF是經(jīng)由非常微弱的電流(與輸入信 號(hào)IN和INB的驅(qū)動(dòng)電流的十分之幾相對(duì)應(yīng))來(lái)驅(qū)動(dòng)的，所以大量電流由于終端電阻201、204 以及205而不可避免地經(jīng)過(guò)均衡器200,使得難以通過(guò)均衡器200來(lái)均衡參考電壓VREF。
[0011] 簡(jiǎn)言之，在偽差分系統(tǒng)中使用均衡器200是不合適的，因?yàn)樵谡{(diào)整均衡器200時(shí)均 衡輸入信號(hào)IN_E的電壓電平的變化是不可避免的，同時(shí)通過(guò)均衡器200來(lái)均衡參考電壓 VREF也是不合適的。


【發(fā)明內(nèi)容】

[0012] 各種實(shí)施例針對(duì)適用于偽差分信號(hào)傳輸系統(tǒng)的均衡器電路和包括所述均衡器電 路的接收器電路。
[0013] 在一個(gè)實(shí)施例中，一種均衡器電路可以包括：輸入端子；上拉驅(qū)動(dòng)單元，所述上拉 驅(qū)動(dòng)單元適用于響應(yīng)于輸入端子的信號(hào)而上拉驅(qū)動(dòng)輸出端子；下拉驅(qū)動(dòng)單元，所述下拉驅(qū) 動(dòng)單元適用于下拉驅(qū)動(dòng)輸出端子；以及電容器，所述電容器連接在輸入端子和輸出端子之 間。
[0014] 在一個(gè)實(shí)施例中，一種接收器電路可以包括：第一輸入端子；第一上拉驅(qū)動(dòng)單兀， 所述第一上拉驅(qū)動(dòng)單兀適用于基于第一輸入端子的信號(hào)來(lái)上拉驅(qū)動(dòng)第一輸出端子；第一下 拉驅(qū)動(dòng)單元，所述第一下拉驅(qū)動(dòng)單元適用于下拉驅(qū)動(dòng)第一輸出端子；第一電容器，所述第一 電容器連接在第一輸入端子和第一輸出端子之間；第二輸入端子；第二上拉驅(qū)動(dòng)單元，所 述第二上拉驅(qū)動(dòng)單元適用于基于第二輸入端子的信號(hào)來(lái)上拉驅(qū)動(dòng)第二輸出端子；第二下拉 驅(qū)動(dòng)單元，所述第二下拉驅(qū)動(dòng)單元適用于下拉驅(qū)動(dòng)第二輸出端子；以及差分放大單元，所述 差分放大單元適用于差分放大第一輸出端子和第二輸出端子的信號(hào)。
[0015] 在一個(gè)實(shí)施例中，一種接收器電路可以包括：第一至第N第一輸入端子；第一至第 N第一上拉驅(qū)動(dòng)單元，所述第一至第N第一上拉驅(qū)動(dòng)單元分別適用于基于第一輸入端子的 相應(yīng)信號(hào)來(lái)上拉驅(qū)動(dòng)第一輸出端子中的相應(yīng)一個(gè)；第一至第N第一下拉驅(qū)動(dòng)單元，所述第 一至第N第一下拉驅(qū)動(dòng)單元分別適用于下拉驅(qū)動(dòng)第一輸出端子中的相應(yīng)一個(gè)；第一至第N 電容器，所述第一至第N電容器分別連接在第一輸入端子中的相應(yīng)一個(gè)與第一輸出端子中 的相應(yīng)一個(gè)之間；第二輸入端子；第二上拉驅(qū)動(dòng)單元，所述第二上拉驅(qū)動(dòng)單元適用于基于 第二輸入端子的信號(hào)來(lái)上拉驅(qū)動(dòng)第二輸出端子；第二下拉驅(qū)動(dòng)單元，所述第二下拉驅(qū)動(dòng)單 元適用于下拉驅(qū)動(dòng)第二輸出端子；以及第一至第N差分放大單元，所述第一至第N差分放大 單元適用于將第一輸出端子的信號(hào)和第二輸出端子的信號(hào)差分放大。
[0016] 在一個(gè)實(shí)施例中，一種均衡器電路可以包括：輸入端子；下拉驅(qū)動(dòng)單元，所述下拉 驅(qū)動(dòng)單元適用于基于輸入端子的信號(hào)來(lái)下拉驅(qū)動(dòng)輸出端子；上拉驅(qū)動(dòng)單元，所述上拉驅(qū)動(dòng) 單元適用于上拉驅(qū)動(dòng)輸出端子；以及電容器，所述電容器連接在輸入端子和輸出端子之間。

【專利附圖】

【附圖說(shuō)明】
[0017] 圖1是說(shuō)明信道101、均衡器102以及均衡器所恢復(fù)的信號(hào)103的頻率響應(yīng)的圖。
[0018] 圖2是現(xiàn)有的均衡器200的配置圖。
[0019] 圖3說(shuō)明均衡信號(hào)IN_E和INB_E的基于可變電阻器204和205的電阻值Rvar的 低電壓值。
[0020] 圖4是根據(jù)本發(fā)明的一個(gè)實(shí)施例的均衡器電路400的配置圖。
[0021] 圖5是說(shuō)明均衡器電路400的頻率響應(yīng)特性的曲線圖。
[0022] 圖6是圖4中所示的均衡器電路400的詳細(xì)配置圖。
[0023] 圖7是根據(jù)本發(fā)明的一個(gè)實(shí)施例的接收器電路的配置圖。
[0024] 圖8是根據(jù)本發(fā)明的另一個(gè)實(shí)施例的接收器電路的配置圖。
[0025] 圖9是根據(jù)本發(fā)明的另一個(gè)實(shí)施例的均衡器電路900的配置圖。
[0026] 圖10是圖9中所示的均衡器電路900的詳細(xì)配置圖。

【具體實(shí)施方式】
[0027] 下面將參照附圖更詳細(xì)地描述各種實(shí)施例。然而，本發(fā)明可以用不同的方式實(shí)施， 而不應(yīng)解釋為限制于本文所列的實(shí)施例。確切地說(shuō)，提供這些實(shí)施例使得本公開(kāi)充分與完 整，并向本領(lǐng)域技術(shù)人員充分傳達(dá)本發(fā)明的范圍。在本公開(kāi)中，附圖標(biāo)記與本發(fā)明的各個(gè)附 圖和實(shí)施例中的相似編號(hào)部分直接相對(duì)應(yīng)。
[0028] 也應(yīng)當(dāng)注意的是，在本說(shuō)明書(shū)中，"連接/耦接"不僅是指一個(gè)部件與另一個(gè)部件直 接耦接，還表示經(jīng)由中間部件與另一個(gè)部件間接耦接。另外，只要不在句子中特意提及，單 數(shù)形式可以包括復(fù)數(shù)形式。
[0029] 圖4是根據(jù)本發(fā)明的一個(gè)實(shí)施例的均衡器電路400的配置圖。
[0030] 參見(jiàn)圖4,均衡器電路400包括：上拉驅(qū)動(dòng)單元410、下拉驅(qū)動(dòng)單元420以及電容器 Cz。圖4說(shuō)明均衡器電路400利用電源電壓VDD作為上拉電壓，并且利用接地電壓VSS作 為下拉電壓。然而，也可以利用其它的電壓作為上拉電壓和下拉電壓。
[0031] 上拉驅(qū)動(dòng)單元410被配置成基于均衡器電路400的輸入端子IN的信號(hào)來(lái)上拉驅(qū) 動(dòng)均衡器電路400的輸出端子IN_E。上拉驅(qū)動(dòng)單元410的驅(qū)動(dòng)能力隨著輸入端子IN的信 號(hào)的電壓電平增大而增大。上拉驅(qū)動(dòng)單元410可以包括：上拉可變電阻器R UP和開(kāi)關(guān)元件 411。上拉可變電阻器RUP被配置成上拉驅(qū)動(dòng)輸出端子IN_E，開(kāi)關(guān)元件411被配置成基于輸 入端子IN的信號(hào)來(lái)控制上拉可變電阻器R UP的上拉驅(qū)動(dòng)操作。開(kāi)關(guān)元件411可以是匪0S 晶體管。
[0032] 下拉驅(qū)動(dòng)單元420被配置成下拉驅(qū)動(dòng)輸出端子IN_E。下拉驅(qū)動(dòng)單元420可以包括 可變電阻器R dn。
[0033] 電容器Cz連接在輸入端子IN和輸出端子IN_E之間，并且被配置成形成均衡器電 路400的頻率響應(yīng)的極點(diǎn)。
[0034] 在圖4的均衡器電路400中，輸入端子IN的信號(hào)施加到晶體管411的柵極。因而， 在輸入端子IN與電壓端子VDD和VSS之間或者在輸入端子IN和輸出端子IN_E之間不形 成直流路徑。因此，可以在輸入端子IN中防止過(guò)量的電流損耗。結(jié)果，均衡器電路400適 用于偽差分信號(hào)傳輸系統(tǒng)，所述偽差分信號(hào)傳輸系統(tǒng)使用以較小電流量來(lái)驅(qū)動(dòng)的參考電壓 VREF〇
[0035] 圖5是說(shuō)明均衡器電路400的頻率響應(yīng)特性的曲線圖。在圖5中，零點(diǎn)ωζ、極點(diǎn) ?^和ωρ2以及增益Av_和Av_可以表示如下。
[0036] ?z=l/{(RM〇s+Rup) *Cz)}
[0037] ω ρι=1/ [ {(RM0s+Rup) //RDN} *CZ]
[0038] wP2=1/(Resr*Cz)
[0039] AV_-RDN/ {(RMQS+RUP+RDN) *CZ}
[0040] AV|HIGH-Cz/(Cz+Cpar)
[0041] 這里，RMQS表不開(kāi)關(guān)兀件411的電阻值，CPAK表不輸出端子下拉電壓端子VSS 之間的寄生電容值，RESK表示當(dāng)假設(shè)電容器Cz表示為純電容器和串聯(lián)連接的電阻器時(shí)電容 器c z的電阻值。
[0042] 圖6是均衡器電路400的詳細(xì)配置圖。
[0043] 參見(jiàn)圖6,上拉驅(qū)動(dòng)單元410可以包括多個(gè)PM0S晶體管P1至P4、多個(gè)匪0S晶體管 N1至N4、以及多個(gè)上拉電阻器R1至R4。PM0S晶體管P1至P4和上拉電阻器R1至R4與圖 4的上拉可變電阻器RUP相對(duì)應(yīng)，NM0S晶體管N1至N4與圖4的開(kāi)關(guān)元件411相對(duì)應(yīng)。PM0S 晶體管P1至P4被配置成接收第一碼P〈0:3>的相應(yīng)比特。第一碼P〈0:3>控制上拉可變電 阻器RUP的電阻值。隨著通過(guò)第一碼而導(dǎo)通的PM0S晶體管的數(shù)目增加，上拉可變電阻器R UP 的電阻值減小。
[0044] 下拉驅(qū)動(dòng)單元420包括多個(gè)NM0S晶體管N5至N8和多個(gè)下拉電阻器R5至R8。 NM0S晶體管N5至N8被配置成接收第二碼N〈0:3>的相應(yīng)比特。第二碼N〈0:3>調(diào)整下拉可 變電阻器R DN的電阻值。隨著通過(guò)第二碼而導(dǎo)通的NM0S晶體管的數(shù)目增加，下拉可變電阻 器RDN的電阻值減小。
[0045] 可以調(diào)整第一碼P〈0:3>和第二碼N〈0:3>以改變可變電阻器RUP和R DN的電阻值， 這引起均衡器電路400的頻率響應(yīng)特性的改變。
[0046] 圖7是根據(jù)本發(fā)明的一個(gè)實(shí)施例的接收器電路的配置圖。
[0047] 參見(jiàn)圖7,接收器電路包括：第一均衡器電路400_1、第二均衡器電路400_2以及差 分放大單元710。第一均衡器電路400_1被配置成均衡第一端子IN的信號(hào)，第二均衡器電 路400_2被配置成均衡第二端子INB的信號(hào)。差分放大單元710被配置成差分放大第一均 衡器電路400_1和第二均衡器電路400_2的輸出端子IN_E和INB_E的信號(hào)。要由接收器 電路來(lái)接收的輸入信號(hào)INPUT SIGNAL施加到第一端子IN，參考電壓VREF輸入到第二端子 INB。參考電壓VREF用作判斷輸入信號(hào)INPUT SIGNAL的邏輯高電平和邏輯低電平的參考。
[0048] 第一均衡器電路400_1被配置成均衡施加到第一端子IN的輸入信號(hào)INPUT SIGNAL。第一均衡器電路400_1可以如參照?qǐng)D4和圖6所描述的來(lái)配置，并且可以具有如 圖5中所示的頻率響應(yīng)特性。
[0049] 第二均衡器電路400_2被配置成均衡施加到第二端子INB的參考電壓VREF。第 二均衡器電路400_2用來(lái)基于第一均衡器電路400_1所均衡的輸入信號(hào)IN_E的共模電平 的變化來(lái)改變均衡參考電壓VREF_E的電平。第二均衡器電路400_2可以如參考圖4和圖 6所描述的來(lái)配置，除了電容器C z以外。電容器Cz可以省略，因?yàn)槭┘拥降诙馄麟娐?400_2的是僅具有DC分量而沒(méi)有AC分量的參考電壓VREF。第二均衡器電路400_2可以被 形成為具有比第一均衡器電路400_1小的尺寸。例如，第二均衡器電路400_2的內(nèi)部元件 可以被形成為與第一均衡器電路400_1的內(nèi)部元件的1/N相對(duì)應(yīng)的尺寸，其中，N是大于1 的實(shí)數(shù)。對(duì)于偽差分信號(hào)傳輸系統(tǒng)，其中參考電壓VREF通過(guò)強(qiáng)度比輸入信號(hào)INPUT SIGNAL 小得多的電流來(lái)驅(qū)動(dòng)，優(yōu)選地以與第一均衡器電路400_1相同的方式來(lái)設(shè)計(jì)第二均衡器電 路400_2,但是具有比第一均衡器電路400_1更小的尺寸。
[0050] 差分放大單元710被配置成將第一均衡器電路400_1和第二均衡器電路400_2的 輸出端子IN_E和INB_E的信號(hào)差分放大。當(dāng)輸出端子IN_E的電壓電平比輸出端子INB_ E的電壓電平高時(shí)，差分放大單元710輸出具有邏輯"高"的信號(hào)OUT，當(dāng)輸出端子INB_E的 電壓電平比輸出端子IN_E的電壓電平高時(shí)，差分放大單元710輸出具有邏輯"低"的信號(hào) OUT。
[0051] 圖7的接收器電路利用第一均衡器電路400_1來(lái)均衡輸入信號(hào)INPUT SIGNAL的 頻率增益，同時(shí)基于第一均衡器電路400_1的輸入信號(hào)INPUT SIGNAL的共模電平的變化而 利用第二均衡器電路400_2來(lái)改變參考電壓VREF的電平。此外，接收器電路經(jīng)由差分放大 單元710而將均衡輸入信號(hào)IN_E和均衡參考電壓INB_E差分放大，以準(zhǔn)確地檢測(cè)輸入信號(hào) INPUT SIGNAL。
[0052] 圖8是根據(jù)本發(fā)明的另一個(gè)實(shí)施例的接收器電路的配置圖。
[0053] 圖8說(shuō)明接收器電路接收多個(gè)輸入信號(hào)INPUT SIGNAL_1至INPUT SIGNAL_N。圖 8的接收器電路包括：多個(gè)第一均衡器電路400_1_1至400_1_N、第二均衡器電路400_2、以 及多個(gè)差分放大單元710_1至710_N。第一均衡器電路400_1_1至400_1_N被配置成均衡 第一輸入端子IN_1至第N輸入端子IN_N的輸入信號(hào)INPUT SIGNAL_1至INPUT SIGNAL_N。 第二均衡器電路400_2被配置成均衡第二端子INB的參考電壓VREF。差分放大單元710_1 至710_N被配置成將第一均衡器電路400_1_1至400_1_N的輸出信號(hào)IN_1_E至IN_N_E和 第二均衡器電路400_2的輸出信號(hào)INB_E差分放大。
[0054] 圖8的第一均衡器電路400_1_1至400_1_N采用與圖7的第一均衡器電路400_1 相同的方式來(lái)配置，并且圖8的第二均衡器電路400_2采用與圖7的第二均衡器電路400_2 相同的方式來(lái)配置。圖8的差分放大單元710_1至710_N采用與圖7的差分放大單元710 相同的方式來(lái)配置。
[0055] 參見(jiàn)圖8,可以看出需要均衡多個(gè)輸入信號(hào)INPUT SIGNAL_1至INPUT SIGNAL_N， 然而可以使用僅一個(gè)均衡器來(lái)均衡參考電壓VREF，即僅均衡器400_2。
[0056] 圖9是根據(jù)本發(fā)明的另一個(gè)實(shí)施例的均衡器電路900的配置圖。圖9說(shuō)明下拉驅(qū) 動(dòng)單元920基于輸入端子IN的信號(hào)來(lái)下拉驅(qū)動(dòng)輸出端子IN_E的均衡器電路，這與圖4的 均衡器電路400不同。
[0057] 參見(jiàn)圖9,均衡器電路900包括：上拉驅(qū)動(dòng)單元910、下拉驅(qū)動(dòng)單元920以及電容器 Cz。
[0058] 上拉驅(qū)動(dòng)單元910被配置成上拉驅(qū)動(dòng)輸出端子IN_E。上拉驅(qū)動(dòng)單元910可以包括 上拉可變電阻器IV。
[0059] 下拉驅(qū)動(dòng)單元920被配置成基于均衡器電路900的輸入端子IN的信號(hào)來(lái)下拉驅(qū) 動(dòng)均衡器電路900的輸出端子IN_E。下拉驅(qū)動(dòng)單元920的驅(qū)動(dòng)能力隨著輸入端子IN的信 號(hào)的電壓電平的減小而增大。下拉驅(qū)動(dòng)單元920可以包括用于下拉驅(qū)動(dòng)輸出端子IN_E的 下拉可變電阻器R DN，以及用于基于輸入端子IN的信號(hào)而控制下拉可變電阻器RDN的下拉驅(qū) 動(dòng)操作的開(kāi)關(guān)元件921。開(kāi)關(guān)元件921可以是PM0S晶體管。
[0060] 圖9的均衡器電路900采用與均衡器電路400相同的方式來(lái)配置和操作，除了基 于輸入端子IN的信號(hào)來(lái)調(diào)整下拉驅(qū)動(dòng)能力而不是上拉驅(qū)動(dòng)能力以外。這里不再贅述均衡 器電路900。
[0061] 圖10是均衡器電路900的詳細(xì)配置圖。
[0062] 參見(jiàn)圖10,上拉驅(qū)動(dòng)單元910可以包括多個(gè)PM0S晶體管P11至P14和多個(gè)上拉 電阻器R11至R14。PM0S晶體管P11至P14被配置成接收第一碼P〈0:3>的相應(yīng)比特。第 一碼P〈0:3>調(diào)整上拉可變電阻器R UP的電阻值。隨著通過(guò)第一碼而導(dǎo)通的晶體管的數(shù)目增 力口，上拉可變電阻器RUP的電阻值減小。
[0063] 下拉驅(qū)動(dòng)單元920可以包括：多個(gè)NM0S晶體管Nil至N14、多個(gè)PM0S晶體管P15 至P18、以及多個(gè)下拉電阻器R15至R18。NM0S晶體管Nil至N14和下拉電阻器R15至R18 與圖9的下拉可變電阻器R DN相對(duì)應(yīng)，PM0S晶體管P15至P18與圖9的開(kāi)關(guān)元件921相對(duì) 應(yīng)。NM0S晶體管Nil至N14被配置成接收第二碼N〈0:3>的相應(yīng)比特。第二碼N〈0:3>控制 下拉可變電阻器R DN的電阻值。隨著通過(guò)第二碼而導(dǎo)通的NM0S晶體管的數(shù)目增加，下拉可 變電阻器RDN的電阻值減小。
[0064] 可以調(diào)整第一碼P〈0:3>和第二碼N〈0:3>以改變可變電阻器RUP和R DN的電阻值， 這引起均衡器電路900的頻率響應(yīng)特性的改變。
[0065] 取代圖4和圖6中所示的均衡器電路400,圖9和圖10的均衡器電路900可以用 在圖7和圖8的接收器電路中。
[0066] 在圖4、6、9以及10的實(shí)施例中，描述了通過(guò)調(diào)整可變電阻器RUP和R DN的電阻值來(lái) 控制均衡器電路的頻率響應(yīng)特性。然而，可以通過(guò)調(diào)整電容器(^的電容值以及可變電阻器 RUP和RDN的電阻值來(lái)控制均衡器電路的頻率響應(yīng)特性。
[0067] 根據(jù)本發(fā)明的實(shí)施例，可以提供適用于偽差分信號(hào)傳輸系統(tǒng)的均衡器電路以及包 括所述均衡器電路的接收電路。
[0068] 盡管已經(jīng)出于說(shuō)明的目的描述了各種實(shí)施例，但是對(duì)本領(lǐng)域技術(shù)人員顯然的是， 在不脫離所附權(quán)利要求所限定的本發(fā)明的精神和范圍的情況下，可以進(jìn)行各種變化和修 改。
[0069] 通過(guò)以上實(shí)施例可以看出，本申請(qǐng)?zhí)峁┝艘韵碌募夹g(shù)方案。
[0070] 1. -種均衡器電路，包括：
[0071] 輸入端子；
[0072] 上拉驅(qū)動(dòng)單元，所述上拉驅(qū)動(dòng)單元適用于基于所述輸入端子的信號(hào)來(lái)上拉驅(qū)動(dòng)輸 出端子；
[0073] 下拉驅(qū)動(dòng)單元，所述下拉驅(qū)動(dòng)單元適用于下拉驅(qū)動(dòng)所述輸出端子；以及
[0074] 電容器，所述電容器連接在所述輸入端子和所述輸出端子之間。
[0075] 2.如技術(shù)方案1所述的均衡器電路，其中，所述上拉驅(qū)動(dòng)單元包括：
[0076] 上拉可變電阻器，所述上拉可變電阻器適用于上拉驅(qū)動(dòng)所述輸出端子；以及
[0077] 開(kāi)關(guān)元件，所述開(kāi)關(guān)元件適用于基于所述輸入端子的信號(hào)來(lái)控制所述上拉可變電 阻器的上拉驅(qū)動(dòng)操作。
[0078] 3.如技術(shù)方案2所述的均衡器電路，其中，所述下拉驅(qū)動(dòng)單元包括下拉可變電阻 器，所述下拉可變電阻器適用于下拉驅(qū)動(dòng)所述輸出端子。
[0079] 4.如技術(shù)方案1所述的均衡器電路，其中，所述上拉驅(qū)動(dòng)單元的驅(qū)動(dòng)能力通過(guò)第 一碼來(lái)調(diào)整，所述下拉驅(qū)動(dòng)單元的驅(qū)動(dòng)能力通過(guò)第二碼來(lái)調(diào)整。
[0080] 5.如技術(shù)方案1所述的均衡器電路，其中，所述上拉驅(qū)動(dòng)單元包括：
[0081] 多個(gè)PM0S晶體管，所述多個(gè)PM0S晶體管的源極與上拉電壓端子連接，并且所述多 個(gè)PM0S晶體管的柵極適用于接收第一碼的相應(yīng)比特；
[0082] 多個(gè)第一 NM0S晶體管，所述多個(gè)第一 NM0S晶體管的相應(yīng)漏極與所述PM0S晶體管 的相應(yīng)漏極連接，并且所述多個(gè)第一 NM0S晶體管的柵極適用于接收所述輸入端子的信號(hào)； 以及
[0083] 多個(gè)上拉電阻器，所述多個(gè)上拉電阻器分別連接在所述第一 NM0S晶體管的相應(yīng) 源極和所述輸出端子之間。
[0084] 6.如技術(shù)方案5所述的均衡器電路，其中，所述下拉驅(qū)動(dòng)單元包括：
[0085] 多個(gè)第二NM0S晶體管，所述多個(gè)第二NM0S晶體管的源極與下拉電壓端子連接，并 且所述多個(gè)第二NM0S晶體管的柵極適用于接收第二碼的相應(yīng)比特；以及
[0086] 多個(gè)下拉電阻器，所述多個(gè)下拉電阻器分別連接在所述第二NM0S晶體管的相應(yīng) 漏極和所述輸出端子之間。
[0087] 7. -種接收器電路，包括：
[0088] 第一輸入端子；
[0089] 第一上拉驅(qū)動(dòng)單元，所述第一上拉驅(qū)動(dòng)單元適用于基于所述第一輸入端子的信號(hào) 來(lái)上拉驅(qū)動(dòng)第一輸出端子；
[0090] 第一下拉驅(qū)動(dòng)單元，所述第一下拉驅(qū)動(dòng)單元適用于下拉驅(qū)動(dòng)所述第一輸出端子；
[0091] 第一電容器，所述第一電容器連接在所述第一輸入端子和所述第一輸出端子之 間；
[0092] 第二輸入端子；
[0093] 第二上拉驅(qū)動(dòng)單元，所述第二上拉驅(qū)動(dòng)單元適用于基于所述第二輸入端子的信號(hào) 來(lái)上拉驅(qū)動(dòng)第二輸出端子；
[0094] 第二下拉驅(qū)動(dòng)單元，所述第二下拉驅(qū)動(dòng)單元適用于下拉驅(qū)動(dòng)所述第二輸出端子； 以及
[0095] 差分放大單元，所述差分放大單元適用于差分放大所述第一輸出端子和所述第二 輸出端子的信號(hào)。
[0096] 8.如技術(shù)方案7所述的接收器電路，其中，所述第一輸入端子的信號(hào)是給所述接 收器的輸入信號(hào)，所述第二輸入端子的信號(hào)是參考電壓。
[0097] 9.如技術(shù)方案8所述的接收器電路，其中，所述第一上拉驅(qū)動(dòng)單元的驅(qū)動(dòng)能力與 所述第二上拉驅(qū)動(dòng)單元的驅(qū)動(dòng)能力之比為N:l，所述第一下拉驅(qū)動(dòng)單元的驅(qū)動(dòng)能力與所述 第二下拉驅(qū)動(dòng)單元的驅(qū)動(dòng)能力之比為N:l，其中N是大于1的實(shí)數(shù)。
[0098] 10.如技術(shù)方案7所述的接收器電路，其中，所述第一上拉驅(qū)動(dòng)單元包括：
[0099] 第一上拉可變電阻器，所述第一上拉可變電阻器適用于上拉驅(qū)動(dòng)所述第一輸出端 子；以及
[0100] 第一開(kāi)關(guān)元件，所述第一開(kāi)關(guān)元件適用于基于所述第一輸入端子的信號(hào)來(lái)控制所 述第一上拉可變電阻器的上拉驅(qū)動(dòng)操作，
[0101] 其中，所述第一下拉驅(qū)動(dòng)單元包括第一下拉可變電阻器，所述第一下拉可變電阻 器適用于下拉驅(qū)動(dòng)所述第一輸出端子，
[0102] 其中，所述第二上拉驅(qū)動(dòng)單元包括：
[0103] 第二上拉可變電阻器，所述第二上拉可變電阻器適用于上拉驅(qū)動(dòng)所述第二輸出端 子；以及
[0104] 第二開(kāi)關(guān)元件，所述第二開(kāi)關(guān)元件適用于基于所述第二輸入端子的信號(hào)來(lái)控制所 述第二上拉可變電阻器的上拉驅(qū)動(dòng)操作，以及
[0105] 其中，所述第二下拉驅(qū)動(dòng)單元包括第二下拉可變電阻器，所述第二下拉可變電阻 器適用于下拉驅(qū)動(dòng)所述第二輸出端子。
[0106] 11.如技術(shù)方案7所述的接收器電路，其中，所述第一上拉驅(qū)動(dòng)單元包括：
[0107] 多個(gè)第一 PM0S晶體管，所述多個(gè)第一 PM0S晶體管的源極與上拉電壓端子連接，并 且所述多個(gè)第一 PM0S晶體管的柵極適用于接收第一碼的相應(yīng)比特；
[0108] 多個(gè)第一 NM0S晶體管，所述多個(gè)第一 NM0S晶體管的相應(yīng)漏極與所述第一 PM0S晶 體管的相應(yīng)漏極連接，并且所述多個(gè)第一 NM0S晶體管的柵極適用于接收所述第一輸入端 子的信號(hào)；以及
[0109] 多個(gè)第一上拉電阻器，所述多個(gè)第一上拉電阻器分別連接在所述第一 NM0S晶體 管的相應(yīng)源極和所述第一輸出端子之間。
[0110] 12.如技術(shù)方案11所述的接收器電路，其中，所述第一下拉驅(qū)動(dòng)單元包括：
[0111] 多個(gè)第二NM0S晶體管，所述多個(gè)第二NM0S晶體管的源極與下拉電壓端子連接，并 且所述多個(gè)第二NM0S晶體管的柵極適用于接收第二碼的相應(yīng)比特；以及
[0112] 多個(gè)第一下拉電阻器，所述多個(gè)第一下拉電阻器分別連接在所述第二NM0S晶體 管的相應(yīng)漏極和所述第一輸出端子之間。
[0113] 13.如技術(shù)方案12所述的接收器電路，其中，所述第二上拉驅(qū)動(dòng)單元包括：
[0114] 多個(gè)第二PM0S晶體管，所述多個(gè)第二PM0S晶體管的源極與所述上拉電壓端子連 接，并且所述多個(gè)第二PM0S晶體管的柵極適用于接收所述第一碼的相應(yīng)比特；
[0115] 多個(gè)第三NM0S晶體管，所述多個(gè)第三NM0S晶體管的相應(yīng)漏極與所述第二PM0S晶 體管的相應(yīng)漏極連接，并且所述多個(gè)第三NM0S晶體管的柵極適用于接收所述第二輸入端 子的信號(hào)；以及
[0116] 多個(gè)第二上拉電阻器，所述多個(gè)第二上拉電阻器分別連接在所述第三NM0S晶體 管的相應(yīng)源極和所述第二輸出端子之間。
[0117] 14.如技術(shù)方案13所述的接收器電路，其中，所述第二下拉驅(qū)動(dòng)單元包括：
[0118] 多個(gè)第四NM0S晶體管，所述多個(gè)第四NM0S晶體管的源極與所述下拉電壓端子連 接，并且所述多個(gè)第四NM0S晶體管的柵極適用于接收所述第二碼的相應(yīng)比特；以及
[0119] 多個(gè)第二下拉電阻器，所述多個(gè)第二下拉電阻器分別連接在所述第四NM0S晶體 管的相應(yīng)漏極和所述第二輸出端子之間。
[0120] 15. -種接收器電路，包括：
[0121] 第一至第N第一輸入端子；
[0122] 第一至第N第一上拉驅(qū)動(dòng)單元，所述第一至第N第一上拉驅(qū)動(dòng)單元分別適用于基 于所述第一輸入端子的相應(yīng)信號(hào)來(lái)上拉驅(qū)動(dòng)第一輸出端子中的相應(yīng)一個(gè)；
[0123] 第一至第N第一下拉驅(qū)動(dòng)單元，所述第一至第N第一下拉驅(qū)動(dòng)單元分別適用于下 拉驅(qū)動(dòng)所述第一輸出端子中的相應(yīng)一個(gè)；
[0124] 第一至第N電容器，所述第一至第N電容器分別連接在所述第一輸入端子中的相 應(yīng)一個(gè)和所述第一輸出端子中的相應(yīng)一個(gè)之間；
[0125] 第二輸入端子；
[0126] 第二上拉驅(qū)動(dòng)單元，所述第二上拉驅(qū)動(dòng)單元適用于基于所述第二輸入端子的信號(hào) 來(lái)上拉驅(qū)動(dòng)第二輸出端子；
[0127] 第二下拉驅(qū)動(dòng)單元，所述第二下拉驅(qū)動(dòng)單元適用于下拉驅(qū)動(dòng)所述第二輸出端子； 以及
[0128] 第一至第N差分放大單元，所述第一至第N差分放大單元分別適用于差分放大所 述第一輸出端子的信號(hào)和所述第二輸出端子的信號(hào)。
[0129] 16.如技術(shù)方案15所述的接收器電路，其中，所述第一輸入端子的信號(hào)是給所述 接收器電路的輸入信號(hào)，所述第二輸入端子的信號(hào)是參考電壓。
[0130] 17. -種均衡器電路，包括：
[0131] 輸入端子；
[0132] 下拉驅(qū)動(dòng)單元，所述下拉驅(qū)動(dòng)單元適用于基于所述輸入端子的信號(hào)來(lái)下拉驅(qū)動(dòng)輸 出端子；
[0133] 上拉驅(qū)動(dòng)單元，所述上拉驅(qū)動(dòng)單元適用于上拉驅(qū)動(dòng)所述輸出端子；以及
[0134] 電容器，所述電容器連接在所述輸入端子和所述輸出端子之間。
[0135] 18.如技術(shù)方案17所述的均衡器電路，其中，所述下拉驅(qū)動(dòng)單元包括：
[0136] 下拉可變電阻器，所述下拉可變電阻器適用于下拉驅(qū)動(dòng)所述輸出端子；以及
[0137] 開(kāi)關(guān)元件，所述開(kāi)關(guān)元件適用于基于所述輸入端子的信號(hào)來(lái)控制所述下拉可變電 阻器的下拉驅(qū)動(dòng)操作。
[0138] 19.如技術(shù)方案17所述的均衡器電路，其中，所述下拉驅(qū)動(dòng)單元包括：
[0139] 多個(gè)NM0S晶體管，所述多個(gè)NM0S晶體管的源極與下拉電壓端子連接，并且所述多 個(gè)NM0S晶體管的柵極適用于接收第一碼的相應(yīng)比特；
[0140] 多個(gè)第一 PM0S晶體管，所述多個(gè)第一 PM0S晶體管的相應(yīng)漏極與所述NM0S晶體管 的相應(yīng)漏極連接，并且所述多個(gè)第一 PM0S晶體管的柵極適用于接收所述輸入端子的信號(hào)； 以及
[0141] 多個(gè)下拉電阻器，所述多個(gè)下拉電阻器分別連接在所述第一 PM0S晶體管的相應(yīng) 源極和所述輸出端子之間。
[0142] 20.如技術(shù)方案19所述的均衡器電路，其中，所述上拉驅(qū)動(dòng)單元包括：
[0143] 多個(gè)第二PM0S晶體管，所述多個(gè)第二PM0S晶體管的源極與上拉電壓端子連接，并 且所述第二PM0S晶體管的柵極適用于接收第二碼的相應(yīng)比特；以及
[0144] 多個(gè)上拉電阻器，所述多個(gè)上拉電阻器分別連接在所述第二PM0S晶體管的相應(yīng) 漏極和所述輸出端子之間。
【權(quán)利要求】
1. 一種均衡器電路，包括： 輸入端子； 上拉驅(qū)動(dòng)單元，所述上拉驅(qū)動(dòng)單元適用于基于所述輸入端子的信號(hào)來(lái)上拉驅(qū)動(dòng)輸出端 子； 下拉驅(qū)動(dòng)單元，所述下拉驅(qū)動(dòng)單元適用于下拉驅(qū)動(dòng)所述輸出端子；以及 電容器，所述電容器連接在所述輸入端子和所述輸出端子之間。
2. 如權(quán)利要求1所述的均衡器電路，其中，所述上拉驅(qū)動(dòng)單元包括： 上拉可變電阻器，所述上拉可變電阻器適用于上拉驅(qū)動(dòng)所述輸出端子；以及 開(kāi)關(guān)元件，所述開(kāi)關(guān)元件適用于基于所述輸入端子的信號(hào)來(lái)控制所述上拉可變電阻器 的上拉驅(qū)動(dòng)操作。
3. 如權(quán)利要求2所述的均衡器電路，其中，所述下拉驅(qū)動(dòng)單元包括下拉可變電阻器，所 述下拉可變電阻器適用于下拉驅(qū)動(dòng)所述輸出端子。
4. 如權(quán)利要求1所述的均衡器電路，其中，所述上拉驅(qū)動(dòng)單元的驅(qū)動(dòng)能力通過(guò)第一碼 來(lái)調(diào)整，所述下拉驅(qū)動(dòng)單元的驅(qū)動(dòng)能力通過(guò)第二碼來(lái)調(diào)整。
5. 如權(quán)利要求1所述的均衡器電路，其中，所述上拉驅(qū)動(dòng)單元包括： 多個(gè)PMOS晶體管，所述多個(gè)PMOS晶體管的源極與上拉電壓端子連接，并且所述多個(gè) PMOS晶體管的柵極適用于接收第一碼的相應(yīng)比特； 多個(gè)第一 NMOS晶體管，所述多個(gè)第一 NMOS晶體管的相應(yīng)漏極與所述PMOS晶體管的相 應(yīng)漏極連接，并且所述多個(gè)第一 NM0S晶體管的柵極適用于接收所述輸入端子的信號(hào)；以及 多個(gè)上拉電阻器，所述多個(gè)上拉電阻器分別連接在所述第一 NMOS晶體管的相應(yīng)源極 和所述輸出端子之間。
6. 如權(quán)利要求5所述的均衡器電路，其中，所述下拉驅(qū)動(dòng)單元包括： 多個(gè)第二NMOS晶體管，所述多個(gè)第二NMOS晶體管的源極與下拉電壓端子連接，并且所 述多個(gè)第二NMOS晶體管的柵極適用于接收第二碼的相應(yīng)比特；以及 多個(gè)下拉電阻器，所述多個(gè)下拉電阻器分別連接在所述第二NMOS晶體管的相應(yīng)漏極 和所述輸出端子之間。
7. -種接收器電路，包括： 第一輸入端子； 第一上拉驅(qū)動(dòng)單元，所述第一上拉驅(qū)動(dòng)單元適用于基于所述第一輸入端子的信號(hào)來(lái)上 拉驅(qū)動(dòng)第一輸出端子； 第一下拉驅(qū)動(dòng)單元，所述第一下拉驅(qū)動(dòng)單元適用于下拉驅(qū)動(dòng)所述第一輸出端子； 第一電容器，所述第一電容器連接在所述第一輸入端子和所述第一輸出端子之間； 第二輸入端子； 第二上拉驅(qū)動(dòng)單元，所述第二上拉驅(qū)動(dòng)單元適用于基于所述第二輸入端子的信號(hào)來(lái)上 拉驅(qū)動(dòng)第二輸出端子； 第二下拉驅(qū)動(dòng)單元，所述第二下拉驅(qū)動(dòng)單元適用于下拉驅(qū)動(dòng)所述第二輸出端子；以及 差分放大單元，所述差分放大單元適用于差分放大所述第一輸出端子和所述第二輸出 端子的信號(hào)。
8. 如權(quán)利要求7所述的接收器電路，其中，所述第一輸入端子的信號(hào)是給所述接收器 的輸入信號(hào)，所述第二輸入端子的信號(hào)是參考電壓。
9. 如權(quán)利要求8所述的接收器電路，其中，所述第一上拉驅(qū)動(dòng)單元的驅(qū)動(dòng)能力與所述 第二上拉驅(qū)動(dòng)單元的驅(qū)動(dòng)能力之比為N:l，所述第一下拉驅(qū)動(dòng)單元的驅(qū)動(dòng)能力與所述第二 下拉驅(qū)動(dòng)單元的驅(qū)動(dòng)能力之比為N: 1，其中N是大于1的實(shí)數(shù)。
10. 如權(quán)利要求7所述的接收器電路，其中，所述第一上拉驅(qū)動(dòng)單元包括： 第一上拉可變電阻器，所述第一上拉可變電阻器適用于上拉驅(qū)動(dòng)所述第一輸出端子； 以及 第一開(kāi)關(guān)元件，所述第一開(kāi)關(guān)元件適用于基于所述第一輸入端子的信號(hào)來(lái)控制所述第 一上拉可變電阻器的上拉驅(qū)動(dòng)操作， 其中，所述第一下拉驅(qū)動(dòng)單元包括第一下拉可變電阻器，所述第一下拉可變電阻器適 用于下拉驅(qū)動(dòng)所述第一輸出端子， 其中，所述第二上拉驅(qū)動(dòng)單元包括： 第二上拉可變電阻器，所述第二上拉可變電阻器適用于上拉驅(qū)動(dòng)所述第二輸出端子； 以及 第二開(kāi)關(guān)元件，所述第二開(kāi)關(guān)元件適用于基于所述第二輸入端子的信號(hào)來(lái)控制所述第 二上拉可變電阻器的上拉驅(qū)動(dòng)操作，以及 其中，所述第二下拉驅(qū)動(dòng)單元包括第二下拉可變電阻器，所述第二下拉可變電阻器適 用于下拉驅(qū)動(dòng)所述第二輸出端子。
【文檔編號(hào)】H04L25/03GK104113498SQ201310415354
【公開(kāi)日】2014年10月22日 申請(qǐng)日期:2013年9月12日 優(yōu)先權(quán)日:2013年4月17日
【發(fā)明者】宋澤相 申請(qǐng)人:愛(ài)思開(kāi)海力士有限公司