可縮放多功能串行鏈路接口的制作方法
【專利摘要】一種集成電路包含兩個或兩個以上通信控制器及多個點對點串行通信通道以供在所述集成電路外部通信?？删幊探徊纥c電路允許不同組的串行通信通道在不同時間耦合到所述通信控制器以便優(yōu)化不同應(yīng)用的性能。
【專利說明】可縮放多功能串行鏈路接口
[0001]依據(jù)35U.S.C.119(a)的優(yōu)先權(quán)主張
[0002]本申請案主張標題為“可縮放多功能串行鏈路接口(Scalable MultifunctionSerial Link Interface) ”的2012年10月29日提出申請的第EP12290373.5號歐洲專利申請案的優(yōu)先權(quán)且以引用方式并入所述專利申請案。
【技術(shù)領(lǐng)域】
[0003]本發(fā)明一般來說涉及使用多個串行鏈路的通信接口，且明確地說涉及M-PHY的通
信使用。
【背景技術(shù)】
[0004]移動裝置面臨對其功能中的每一者的增加的帶寬需求以及集成到系統(tǒng)中的功能的數(shù)目的增加。此需要寬帶寬、低引腳計數(shù)及提供充分靈活性以對多種應(yīng)用具有吸引力但還可借助一種物理層技術(shù)覆蓋的具有高功率效率的接口。
[0005]移動行業(yè)處理器接口(MIPI)聯(lián)盟已創(chuàng)建對若干種移動裝置接口的標準。任何移動裝置的一個關(guān)鍵組件均為物理層(PHY)。MIPI聯(lián)盟在2009年發(fā)布的第一個PHY規(guī)范為D-PHY0 D-PHY當前以高達IGbps的速率操作且支持相機串行接口(CS1-2)及顯示器串行接口(DSI)兩者，所述兩種接口正越來越多地用于兩個特征及智能電話中。M-PHY為D-PHY的繼承者，其需要較少引腳且以改進的功率效率每一對引腳提供較多帶寬。M-PHY技術(shù)支持以約1000兆位/秒開始的高速數(shù)據(jù)速率。除較高速度之外，M-PHY還將使用較少信號線，這是因為經(jīng)由行業(yè)標準SblOb編碼的使用將時鐘信號與數(shù)據(jù)內(nèi)嵌在一起。通常由于SblOb編碼而將能夠以1000兆位/秒傳輸用戶數(shù)據(jù)的M-PHY鏈路規(guī)定為在1250兆位/秒模式中。
[0006]由MIPI聯(lián)盟定義的統(tǒng)一協(xié)議(UniPro)定義用于互連移動裝置系統(tǒng)內(nèi)的裝置及組件的分層協(xié)議。其適用于寬廣范圍的組件類型(包含應(yīng)用處理器、協(xié)處理器及調(diào)制解調(diào)器)以及不同類型的數(shù)據(jù)業(yè)務(wù)(包含控制消息、批量數(shù)據(jù)傳送及打包流化)。實施UniPix)規(guī)范通過簡化外圍裝置的互連而減小上市時間及設(shè)計成本。另外，規(guī)范的可擴展本質(zhì)簡化新的特征實施方案。UniPro的版本1.4及以后的版本支持D-PHY以及M-PHY技術(shù)兩者。UniPro的目標應(yīng)用包含無線手機、平板計算機/上網(wǎng)本、數(shù)碼相機及多媒體裝置。UniPix)針對移動應(yīng)用優(yōu)化且可從單個鏈路縮放到全網(wǎng)絡(luò)。
[0007]由MIPI聯(lián)盟定義的低延時接口(LLI)為允許單獨芯片上的兩個裝置如同附接到遠程芯片的裝置駐留于本地芯片上一樣通信的點對點互連件。裝置之間的連接在其使用存儲器映射的事務(wù)的相應(yīng)互連級處，例如OCP (芯片上總線)、AMBA? (高級微控制器總線架構(gòu))協(xié)議。LLI鏈路為允許任一裝置起始事務(wù)的雙向接口。LLI主要以低延時高速緩沖存儲器再填充事務(wù)為目標。低延時使用情形由專用低延時業(yè)務(wù)類別(LL TC)支持。LLI規(guī)范被表達為分層事務(wù)級協(xié)議，其中兩個鏈接芯片上的目標裝置與起始器在不具有軟件介入的情況下交換事務(wù)。軟件僅用以配置LLI鏈路以用于錯誤處置及潛在地初始化LLI堆疊。此配置減小延時且允許軟件兼容性而無論兩個鏈接芯片上的硬件分割如何。
【發(fā)明內(nèi)容】
【專利附圖】

【附圖說明】
[0008]現(xiàn)在將僅通過舉例方式且參考所附圖式描述根據(jù)本發(fā)明的特定實施例:
[0009]圖1及2圖解說明M-PHY鏈路的現(xiàn)有技術(shù)配置；
[0010]圖3及4為圖解說明可配置M-PHY接口的框圖；
[0011]圖5到7圖解說明具有與可配置M-PHY鏈路耦合的兩個集成電路的實例性系統(tǒng)；
[0012]圖8是圖解說明可配置M-PHY接口的操作的流程圖；且
[0013]圖9是圖解說明具有點對點串行互連件的系統(tǒng)的框圖。
[0014]將從所附圖式及從以下詳細說明顯而易見本發(fā)明實施例的其它特征。
【具體實施方式】
[0015]現(xiàn)在將參考附圖詳細描述本發(fā)明的特定實施例。為了一致性，各圖中的相同元件可由相同元件符號表示。在本發(fā)明的實施例的以下詳細說明中，陳述眾多特定細節(jié)以便提供對本發(fā)明的更透徹理解。然而，所屬領(lǐng)域的技術(shù)人員將顯而易見，可在無這些特定細節(jié)的情況下實踐本發(fā)明。在其它例子中，為避免不必要地使本說明復(fù)雜化，未詳細地描述眾所周知的特征。
[0016]移動裝置(例如智能電話或其它類型的數(shù)字助理)可包含互連的數(shù)個不同集成電路。D-PHY或M-PHY串行鏈路可用于許多應(yīng)用中以提供各種集成電路之間的高速、低引腳計數(shù)互連。由于電或光驅(qū)動器電路的需要，控制器邏輯隨硅幾何體按比例縮小而變??；然而，D-PHY及M-PHY物理接口在硅中擴張且不容易隨較小硅幾何體收縮。通常，一個或數(shù)個D-PHY或者M-PHY通道連接到每一控制器，例如LL1、Unipro或CSI3。其共同提供由控制器及連接到每一控制器的固定數(shù)目個通道提供的固定功能性及固定性能。
[0017]本發(fā)明的實施例允許芯片制造商提供控制器接口的數(shù)目及那些接口的性能中的靈活性。本發(fā)明的實施例允許芯片制造商提供使用具有最小數(shù)目個引腳的最小硅面積的實施方案。如下文將更詳細地描述，本發(fā)明的實施例提供可在配置時間將提供所需功能性的一組控制器連接到選定數(shù)目個M-PHY接口通道的靈活接口以便提供所需性能水平?？稍诿慨攲⑾到y(tǒng)通電時執(zhí)行配置。在一些實施例中，可在操作過程期間執(zhí)行重新配置以支持新或不同應(yīng)用，例如新的軟件負載、不同協(xié)議的使用等。以此方式，可制造單個版本的IC且如此可視不同系統(tǒng)實施例的需要配置串行通信通道。
[0018]以下說明將集中于M-PHY通道的使用；然而，另一實施例可提供類似靈活接口，所述類似靈活接口可提供使用一組D-PHY通道或其它類型的點對點串行通道的類似益處。
[0019]圖1圖解說明典型M-PHY鏈路100。M-PHY鏈路提供兩個節(jié)點(例如節(jié)點150、152)之間的點對點互連。每一 M-PHY鏈路100包含用于每一方向的通信的單獨子鏈路110、112。每一子鏈路包含一個或一個以上通道，例如子鏈路110中的通道120、121及子鏈路112中的通道122。每一通道120到122為單向的且因此數(shù)據(jù)流在每一通道上沿僅一個方向。每一通道包含如在132處指示的發(fā)射器(M-TX)及如在138處指示的接收器M-RX。每一發(fā)射器M-TX包含并行-串行數(shù)據(jù)轉(zhuǎn)換器及物理線驅(qū)動器。每一接收器M-RX包含物理線接收器及串行-并行數(shù)據(jù)轉(zhuǎn)換器。每一發(fā)射器M-TX及接收器M-RX通過如在130處指示的傳輸線連接。傳輸線130可為載運差動電信號的一對線或其可為光纖鏈路。在光纖鏈路的情形中，可存在額外光組件來向光纖中發(fā)射及從光鏈路接收。
[0020]在每一鏈路100的端處的為端口。端口 140包含由通道管理邏輯102管理且借此耦合到控制器150的兩個M-TX及一個M-RX。類似地，端口 144包含由通道管理邏輯104管理且借此耦合到控制器152的一個M-TX及兩個M-RX。通道管理邏輯102、104將子鏈路110、112上的單向數(shù)據(jù)流轉(zhuǎn)換成用于控制器150、152的雙向數(shù)據(jù)流。通道管理邏輯102、104還將來自控制器150的數(shù)據(jù)流解析成(舉例來說)接著經(jīng)由通道120及121發(fā)射到通道管理邏輯104的兩個單獨數(shù)據(jù)序列，通道管理邏輯104將經(jīng)解析數(shù)據(jù)流重組且將其提供到控制器152。
[0021]每一端口包含連接到含有所述端口的集成電路的外部引腳的物理驅(qū)動器及接收器。舉例來說，引腳133、134提供差動線130與發(fā)射器M-TX132之間的連接點。同樣，引腳135、136提供差動線130與接收器M-RX138之間的連接點。
[0022]鏈路100的特定電特性及時序由可從移動行業(yè)處理器接口(MIPI)聯(lián)盟獲得的M-PHY標準定義。每一 M-PHY鏈路的操作在協(xié)議定義(例如可由管理通道的控制器使用的LL1、DSI(數(shù)字串行接口)、CSI(相機串行接口)、UniPro或DigRF(數(shù)字RF))的上下文中完全定義，如相應(yīng)MIPI聯(lián)盟標準中所定義。
[0023]圖2是圖解說明單個集成電路200中的多個M-PHY控制器的典型現(xiàn)有技術(shù)配置的框圖。在現(xiàn)有技術(shù)中，在設(shè)計集成電路時確定控制器及M-PHY通道的配置且接著借助預(yù)定固定配置實施所述集成電路。在此實例中，控制器210為低延時接口(LLI)控制器且控制器211為統(tǒng)一協(xié)議(UniPro)控制器?？纱嬖谌缭?12、213處指示的額外LLI及UniPro控制器。每一控制器210到213連接到一相應(yīng)經(jīng)定義組的M-PHY通道。舉例來說，LLI控制器210連接到包含n個發(fā)射通道及m個接收通道的一組M-PHY通道230。類似地，UniPro控制器211連接到包含p個發(fā)射通道及q個接收通道的一經(jīng)定義組的M-PHY通道231，LLI控制器212連接到包含r個發(fā)射通道及s個接收通道的一經(jīng)定義組的M-PHY通道232，且UniPro控制器213連接到包含經(jīng)定義組的發(fā)射通道及接收通道的一組M-PHY通道233。所有控制器均耦合到集成電路200內(nèi)的其它處理邏輯202。舉例來說，處理邏輯202可包含一個或一個以上中央處理單元。
[0024]每一控制器210到213包含相應(yīng)物理適配器220到223。每一物理適配器(例如連接到LLI控制器210的物理適配器220)在以下時間實施:集成電路經(jīng)設(shè)計以將來自控制器210的經(jīng)發(fā)射業(yè)務(wù)解析到發(fā)射通道MPHY-1TX到MPHY-n TX中的每一者上且合并經(jīng)由接收通道MPHY-1RX到MPHY-m RX接收的所有業(yè)務(wù)以將單個所接收流提供到控制器210。在此實例中，根據(jù)用于每一控制器類型的相關(guān)MIPI標準執(zhí)行物理適配器的解析與合并操作。
[0025]圖3是圖解說明在其中M-PHY接口為可配置的單個集成電路(IC) 300中包含多個M-PHY控制器的本發(fā)明的實施例的框圖。在此實例中，圖解說明耦合到處理邏輯302的五個M-PHY控制器310到314 ;然而，在其它實施例中，可包含較多或較少控制器。舉例來說，處理邏輯302可包含一個或一個以上中央處理單元(CPU)以及存儲器、高速緩沖存儲器及各種外圍裝置電路。
[0026]每一物理適配器320到324經(jīng)實施以支持將稱為用于特定控制器的最大數(shù)目個通道的若干個M-PHY通道。舉例來說，物理適配器320可支持用于LLI控制器310的最大數(shù)目十二個M-PHY通道，而適配器322可僅支持用于UniPro控制器312最大數(shù)目四個M-PHY通道。圖3的物理適配器提供類似于圖2的通道管理器(例如通道管理器102或104)的功能。
[0027]實施M-PHY發(fā)射通道端口池330及M-PHY接收通道端口池332。池330中的發(fā)射通道端口及池332中的接收通道端口中的每一者耦合到集成電路300的引腳334以提供到其它集成電路的接口。在圖3中，在M-PHY發(fā)射通道端口池330及M-PHY接收通道端口池332內(nèi)包含驅(qū)動器及接收器邏輯，例如關(guān)于圖2的M-端口 140、142所論述。
[0028]多路復(fù)用器340及多路分用器350提供控制器310到314中的每一者的物理適配器320到324與IC300的接口引腳334之間的靈活互連。多路復(fù)用器340的輸入耦合到來自所有物理適配器320到324的所有發(fā)射通道端子。來自多路復(fù)用器340的輸出耦合到M-PHY發(fā)射通道池330中的所有發(fā)射通道端口。類似地，多路分用器350的輸入耦合到M-PHY接收通道池332中的所有接收通道端口。來自多路分用器350的輸出耦合到用于所有物理適配器320到324的所有接收通道端子。
[0029]多路復(fù)用器340及多路分用器350可經(jīng)配置以將池330中的各種數(shù)目個發(fā)射通道及池350中的各種數(shù)目個接收通道耦合到控制器310到314中的每一者。耦合到控制器的發(fā)射通道與接收通道的數(shù)目可為不同的?？稍诿慨攲C300通電時通過在處理邏輯302中的CPU上執(zhí)行的軟件執(zhí)行多路復(fù)用器340及多路分用器350的配置。另外，在一些實施例中，可在(舉例來說)由處理邏輯302起始新的應(yīng)用程序時通過在處理邏輯302中的CPU上執(zhí)行的軟件執(zhí)行多路復(fù)用器340及多路分用器350的配置。
[0030]在一些實施例中，多路復(fù)用器340及多路分用器350可用作完整交叉點開關(guān)且允許任一發(fā)射通道端口耦合到任一物理適配器發(fā)射通道端子并允許接收通道端口耦合到任一物理適配器接收通道端子。在其它實施例中，時序限制可將交叉點互連能力限于所有可能連接的一子組。
[0031]在一些實施例中，可通過在處理邏輯302中的CPU上執(zhí)行的軟件執(zhí)行多路復(fù)用器340及多路分用器350的配置以(舉例來說處)優(yōu)化由理邏輯302執(zhí)行的一個或一個以上應(yīng)用程序的性能。舉例來說，如果執(zhí)行大量使用LLI控制器310但僅很少使用或根本不使用LLI控制器311的應(yīng)用，那么可將額外通道分配給LLI控制器310且從LLI控制器311抽出額外通道。當可能較多使用LLI控制器311的第二應(yīng)用開始執(zhí)行時，可再次重新安排通道以優(yōu)化所述第二應(yīng)用的性能。
[0032]以此方式，替代如在現(xiàn)有技術(shù)中進行的針對所有控制器310到314實施最大數(shù)目個M-PHY通道端口，可在發(fā)射通道池330及接收通道池332中實施且取決于IC300正執(zhí)行何種應(yīng)用的需要而配置一經(jīng)減小組的M-PHY通道。當設(shè)計IC300時，可基于(舉例來說)芯片上可用的面積量選擇M-PHY發(fā)射通道池330及M-PHY接收通道池332的大小。
[0033]圖3圖解說明為實例性配置的配置I。在配置I中，通過軟件配置多路復(fù)用器340以將數(shù)目η個發(fā)射通道端口 341耦合到LLI控制器310、將數(shù)目P個發(fā)射通道端口 341耦合到UniPro控制器312且將數(shù)目r個發(fā)射通道端口 343耦合到LLI控制器311。η小于或等于物理適配器320可支持的發(fā)射通道的最大數(shù)目。P小于或等于物理適配器322可支持的發(fā)射通道的最大數(shù)目。r小于或等于物理適配器321可支持的發(fā)射通道的最大數(shù)目。[0034]通過軟件配置多路分用器350以將數(shù)目m個接收通道端口 351耦合到LLI控制器310、將數(shù)目q個接收通道端口 352耦合到UniPro控制器312且將數(shù)目s個接收通道端口353耦合到LLI控制器311。m小于或等于物理適配器320可支持的接收通道的最大數(shù)目。q小于或等于物理適配器322可支持的接收通道的最大數(shù)目。s小于或等于物理適配器321可支持的接收通道的最大數(shù)目。
[0035]圖4圖解說明為來自圖3的IC300的另一實例性配置的配置2。在此實例中，假設(shè)，M-PHY發(fā)射通道池330及M-PHY接收通道池332的大小為(舉例來說)各自40個通道；然而，如上文所提及，當設(shè)計IC300時，可基于(舉例來說)芯片上可用的面積量調(diào)整M-PHY發(fā)射通道池330及M-PHY接收通道池332的大小。還假設(shè)，LLI控制器可支持多達最大十二個通道且UniPix)控制器可支持多達最大四個通道，然而，在其它實施例中，這些假設(shè)可為不同的。盡管在圖3到4中圖解說明兩種配置，但不存在對可通過將多路復(fù)用器340及多路分用器350編程而形成的配置的數(shù)目的限制。
[0036]在實例性配置2中，舉例來說，通過軟件配置多路復(fù)用器340以將兩個發(fā)射通道441耦合到LLI控制器310、將兩個發(fā)射通道441耦合到UniPro控制器312、將十個發(fā)射通道443耦合到LLI控制器311且將一個發(fā)射通道444耦合到LLI控制器313。
[0037]舉例來說，通過軟件配置多路分用器350以將十個接收通道451耦合到LLI控制器310、將兩個接收通道452耦合到UniPro控制器312、將一個接收通道453耦合到LLI控制器311且將十個接收通道454耦合到LLI控制器313。
[0038]注意，在一些配置中，可使用所述控制器中的一些控制器或所述M-PHY通道中的一些M-PHY通道。
[0039]在此實例中，多路復(fù)用器340可實施為四十個個別多路復(fù)用器，其中所述四十個多路復(fù)用器中的每一者連接到發(fā)射池330中的M-PHY TX通道端口中的一者。所述四十個多路復(fù)用器中的每一者可經(jīng)配置以從物理適配器320到324中的任一者選擇任一 M-PHY發(fā)射通道，如上文所描述。類似地，多路分用器350可實施為四十個個別多路分用器，其中所述四十個多路分用器中的每一者連接到接收池332中的M-PHY RX通道端口中的一者。所述四十個多路分用器中的每一者可經(jīng)配置以從物理適配器320到324中的任一者選擇任一M-PHY接收通道，如上文所描述。其它實施例可使用現(xiàn)在已知或稍后開發(fā)的多路復(fù)用器/多路分用器或交叉桿技術(shù)實施多路復(fù)用器340及多路分用器350。
[0040]圖5圖解說明具有與可配置M-PHY鏈路521、522耦合的兩個集成電路501、510的實例性系統(tǒng)500。IC501包含耦合到可配置M-PHY互連件504的LLI控制器502及UniPro控制器503。類似地，IC510包含耦合到可配置M-PHY互連件514的LLI控制器512及UniPro控制器513。在此實例中，可配置M-PHY互連件504由在CPU506上執(zhí)行的軟件控制，而可配置M-PHY互連件514由在CPU516上執(zhí)行的軟件控制。
[0041]—固定組通道522 f禹合于IC501與IC510上的輸入/輸出引腳之間，所述輸入/輸出引腳耦合到M-PHY互連件504及514。從此固定組的通道，可將可選擇數(shù)目個通道分配給M-PHY鏈路521及522。如上文所描述，分配給每一 M-PHY鏈路521、522的通道的數(shù)目可在開啟電源時及稍后在系統(tǒng)500的操作期間動態(tài)地配置以優(yōu)化IC501、510的性能。在此實例中，LLI控制器502及512以及M-PHY鏈路522允許IC510上的CPU516接入耦合到IC501的DDR (雙數(shù)據(jù)速率)存儲器530，就如同DDR存儲器530直接耦合到IC510 —樣。UniPro控制器503及513以及M-PHY鏈路521可用于IC501與IC510之間的其它類型的通信。
[0042]在系統(tǒng)500的實例中，IC501為主系統(tǒng)，且IC510為從系統(tǒng)。附接到LLI鏈路522的主芯片及從芯片上的裝置為存儲器映射的以用于容易裝置尋址。主芯片控制從芯片且管理總體系統(tǒng)存儲器映射。因此，主芯片看到從芯片上的裝置如同所述裝置附接到所述主芯片自身的互連件一樣。LLI資源表現(xiàn)為主芯片互連件及從芯片互連件兩者上的裝置。對本地及遠程LLI資源的控制類似于對連接到本地互連件的資源的控制，從而簡化系統(tǒng)設(shè)計。配置、啟動接口及物理層的管理(例如，M-PHYsm GEAR改變、M-PHY功率模式等)為系統(tǒng)軟件(驅(qū)動程序)的一部分且可在與MIPI標準一致的情況下實施。
[0043]主芯片501上的系統(tǒng)由于服務(wù)事務(wù)而可控制位于從芯片510上的LLI資源的功率管理。所述系統(tǒng)還控制本地LLI資源的功率管理。服務(wù)事務(wù)還可用以在兩個芯片之間傳送
信號值。
[0044]圖6圖解說明用于LLI控制器的堆疊協(xié)議。將簡要描述所述協(xié)議以便圖解說明可如何由控制器容易地使用可配置M-PHY鏈路。LLI為分層事務(wù)級協(xié)議，其中目標裝置與起始器使用事務(wù)片段600通信。堆疊中的每一層具有特定責(zé)任及用以與LLI鏈路的另一端處的對等層通信的協(xié)議數(shù)據(jù)單元(PDU)。舉例來說，在堆疊的頂部處，LLI鏈路的一端上的互連適配層610使用稱作事務(wù)片段的PDU與另一端上的互連適配層620通信。較低級層使用包601、幀602、PHIT(PHY適配器層H)U)603及最后在最低級(PHY層)處使用PHY符號604通信。LLI模型中的層為概念性的；其不打算表示實際實施方案。
[0045]LLI堆疊從本地互連件接收事務(wù)片段且將其轉(zhuǎn)換為適當PHIT以供由物理層(PHY)傳輸?shù)竭h程芯片。PHY層將PHIT轉(zhuǎn)換為PHY符號且將所述符號發(fā)送到遠程芯片。LLI堆疊經(jīng)由本地PHY層從遠程芯片接收一個或一個以上PHIT且將其轉(zhuǎn)換成接著由本地互連件上的目標裝置執(zhí)行的原始事務(wù)片段。事務(wù)片段使用服務(wù)接入點(SAP)傳遞到本地互連件或從本地互連件傳遞。SAP提供用以將事務(wù)片段傳送到LLI堆疊或從LLI堆疊傳送事務(wù)片段的服務(wù)原語。由于借助遠程裝置的事務(wù)可花費比借助本地裝置的事務(wù)長的時間來執(zhí)行，因此SAP還提供用以傳達事務(wù)狀態(tài)的服務(wù)原語。LLI堆疊還可使用信號與裝置通信。信號為由互連適配層轉(zhuǎn)換為事務(wù)片段的個別信號線，所述事務(wù)片段接著以如同經(jīng)由SAP接收所述事務(wù)片段一樣的相同方式傳遞到遠程LLI堆疊。在遠程LLI堆疊處，事務(wù)片段被轉(zhuǎn)換回信號。
[0046]互連適配層負責(zé)使LLI事務(wù)層適應(yīng)管理芯片內(nèi)部的通信的基于事務(wù)的互連件?；ミB事務(wù)通常由一個或一個以上讀取或?qū)懭胝埱髠魉脱h(huán)、任選寫入數(shù)據(jù)傳送循環(huán)及零個或多個響應(yīng)傳送循環(huán)組成。從互連適配層視角，LLI事務(wù)由LLI請求單位及LLI響應(yīng)單元單位，所述單元中的每一者由一個或一個以上LLI片段組成。在LLI鏈路充當互連的目標裝置(LLI目標裝置SAP)的情況下，互連適配層根據(jù)互連協(xié)議將互連請求及寫入數(shù)據(jù)傳送循環(huán)映射為形成一個或一個以上LLI請求單位的LLI片段，且還將形成LLI響應(yīng)單位的相關(guān)聯(lián)所返回LLI片段映射為適當響應(yīng)傳送循環(huán)。一般來說，單個LLI事務(wù)(即，單一對LLI事務(wù)請求及響應(yīng)單位)為給定互連事務(wù)所需的全部，但在一些情形中，數(shù)個此類對可能為必需的。舉例來說，如果互連事務(wù)具有比最大LLI事務(wù)長度大的長度，那么必須由互連適配層將互連事物分裂成數(shù)個LLI請求單位及相關(guān)聯(lián)響應(yīng)單位，所述單位中的每一者由其LLI片段組成。接著，處理并合并LLI響應(yīng)單位以形成單個互連事物的適當互連響應(yīng)傳送循環(huán)為互連適配層的責(zé)任。在經(jīng)由本地LLI堆疊運送之后，構(gòu)成請求單位的LLI事務(wù)片段到達LLI起始器SAP上的遠程LLI堆疊，其中遠程互連適配層將其轉(zhuǎn)換為互連請求及寫入數(shù)據(jù)傳送循環(huán)。注意，本地互連協(xié)議可能不同于遠程互連協(xié)議，使得互連傳送循環(huán)通常在LLI鏈路的本地側(cè)與遠程側(cè)之間不同。在LLI起始器SAP處，互連適配層還將互連響應(yīng)傳送循環(huán)映射為構(gòu)成對應(yīng)于相關(guān)聯(lián)LLI請求單位的LLI響應(yīng)單位的LLI事務(wù)片段。這些LLI事務(wù)片段經(jīng)由LLI堆疊往回運送到發(fā)起LLI事務(wù)的目標裝置SAP ;其中互連適配層將其轉(zhuǎn)換成適當互連響應(yīng)傳送循環(huán)。
[0047]圖7圖解說明LLI協(xié)議堆疊的PHY適配器層613及PHY層614。PHY適配器層用作M-PHY的一個或一個以上通道之間的中間層。借助于PHY適配器服務(wù)接入點(PA_SAP)732提供對數(shù)據(jù)鏈路層612的服務(wù)。PHY適配器層613又依賴于由M-PHY服務(wù)接入點(M-PHYSAP) 733提供的服務(wù)。通過接入為LLI配置屬性空間的一子組的PA配置寄存器643進行PHY適配器層控制及配置。PHY適配器層確保通過依據(jù)數(shù)據(jù)鏈路層概括PHY層的內(nèi)部實施方案細節(jié)而依據(jù)PHY技術(shù)將LLI堆疊的上部層解耦。
[0048]在可從MIPI聯(lián)盟獲得的“低延時接口(LLI)的MIPI聯(lián)盟規(guī)范”中提供LLI控制器需要的詳細說明。
[0049]如上文所更詳細地描述，本發(fā)明的實施例允許基于正在系統(tǒng)中執(zhí)行何種應(yīng)用而動態(tài)地配置按照特定LLI協(xié)議分配的M-PHY通道的數(shù)目。舉例來說，可針對低性能需要分配單個通道735，而可將額外通道734分配給LLI控制器以提供較高水平的通信性能。通過LLI協(xié)議堆疊辨識的通道的數(shù)目由PA配置寄存器643控制。
[0050]以類似方式，可動態(tài)地配置UniPix)協(xié)議堆疊或其它經(jīng)定義通信協(xié)議以響應(yīng)于針對所述協(xié)議分配給控制器的經(jīng)動態(tài)配置的數(shù)目個M-PHY通道。
[0051]圖8是圖解說明包含兩個或兩個以上集成電路的系統(tǒng)中的可配置M-PHY接口的操作的流程圖，所述兩個或兩個以上集成電路具有耦合于所述集成電路之間的一組點對點串行通信通道。如上文所更詳細地描述，IC可包含耦合于一組通信控制器與驅(qū)動并接收來自IC上的外部引腳的數(shù)據(jù)的一組串行通信通道之間的交叉點開關(guān)。
[0052]接通系統(tǒng)且初始化集成電路中的每一者802。通常，可通過由一集成電路內(nèi)的CPU執(zhí)行存儲于非易失性存儲器中的啟動程序而初始化所述集成電路?？赏ㄟ^電力接通復(fù)位信號將交叉點開關(guān)初始化為默認配置。在完成啟動程序之后或作為啟動程序的一部分，可執(zhí)行可進一步配置IC內(nèi)的交叉點開關(guān)電路的程序804。舉例來說，由IC中的一者中的CPU執(zhí)行的配置程序可經(jīng)由串行鏈路發(fā)送命令以重新配置系統(tǒng)中的其它IC上的交叉點開關(guān)。
[0053]如上文所更詳細地描述，交叉點開關(guān)耦合于一組通信控制器與驅(qū)動并接收來自IC上的外部引腳的數(shù)據(jù)的一組串行通信通道端口之間。配置交叉點開關(guān)以分配所述組的點對點串行通信通道端口的第一部分以供由IC中的通信控制器中的一者使用且分配所述組的點對點串行通信通道端口的第二部分以供由IC中的第二通信控制器使用804。如果在IC中存在兩個以上通信控制器，那么還可將所述組的點對點串行通信通道的部分分配給所述通信控制器。
[0054]一旦配置了交叉點開關(guān)，在系統(tǒng)中執(zhí)行的應(yīng)用程序便可經(jīng)由使用第一部分的串行通信通道的第一通信控制器且經(jīng)由使用第二部分的串行通信通道的第二通信控制器發(fā)射及接收數(shù)據(jù)806。
[0055]在某一時間點處，可執(zhí)行不同應(yīng)用程序808?？芍匦屡渲媒徊纥c開關(guān)以將不同數(shù)目個發(fā)射通道及/或接收通道耦合到通信控制器中的一些或所有通信控制器810。一旦重新配置了交叉點開關(guān)，在系統(tǒng)中執(zhí)行的不同應(yīng)用程序便可經(jīng)由使用新分配的串行通信通道的第一通信控制器且經(jīng)由使用新分配的串行通信通道的第二通信控制器發(fā)射及接收數(shù)據(jù)806。
[0056]不同應(yīng)用程序還可配置特定通信控制器以在不同時間使用不同協(xié)議。舉例來說，控制器可在一時間周期內(nèi)使用LLI協(xié)議通信，且接著在另一時間周期內(nèi)使用單端口(UniPort)或其它類型的協(xié)議通信?？苫谡谒鰰r間使用何種協(xié)議而調(diào)整分配給控制器的串行通道的數(shù)目。
[0057]舉例來說，串行通信通道可為一組M-PHY通道或可為一組D-PHY通道。在另一實施例中，可使用其它類型的串行點對點通信通道，例如(舉例來說，PCI快速通道)。
[0058]圖9是圖解說明具有包含D-PHY及M-PHY互連件的點對點串行互連件的實例性系統(tǒng)900的框圖。在此實例中，系統(tǒng)900為智能電話，其包含全部經(jīng)由點對點串行鏈路920到923耦合到應(yīng)用處理器IC902的相機912、大容量存儲裝置911、短程無線接口 910及顯示器913。在此實例中，串行鏈路920為D-PHY鏈路，而串行鏈路921到923為M-PHY鏈路。智能電話的一般操作為眾所周知的，本文中將不進一步描述。
[0059]IC902耦合到執(zhí)行音頻信號轉(zhuǎn)換及射頻信號轉(zhuǎn)換的調(diào)制解調(diào)器IC904。IC902經(jīng)由LLI鏈路924及UniPro鏈路925耦合到調(diào)制解調(diào)器IC904。IC902經(jīng)由LLI鏈路927及UniPro鏈路926耦合到橋接器IC903。調(diào)制解調(diào)器IC903經(jīng)由DigRF鏈路928耦合到射頻收發(fā)器IC905。
[0060]所有M-PHY鏈路921到928含有若干個串行發(fā)射及接收通道，如上文所更詳細地描述。應(yīng)用處理器IC902包含允許在將智能電話通電時配置分配給每一鏈路921到927的串行通道的數(shù)目的如上文所更詳細地描述的交叉點開關(guān)。此允許IC902用于具有分配給鏈路921到927的選定數(shù)目個通道的系統(tǒng)900中，但允許同一版本的IC902用于其中可需要不同鏈路分配的不同系統(tǒng)中。以此方式，可制造單個版本的IC902且如此可視不同系統(tǒng)實施方案的需要配置串行通信通道。
[0061]其它實施例
[0062]盡管已參考說明性實施例對本發(fā)明進行了描述，但本說明并不打算解釋為具限制意義。所屬領(lǐng)域的技術(shù)人員在參考本說明后將顯而易見本發(fā)明的各種其它實施例。舉例來說，本發(fā)明的實施例可包含智能電話、膝上型計算機、平板計算機及各種各樣的便攜式計算系統(tǒng)，其中可在不同產(chǎn)品中使用同一版本的集成電路且在接通產(chǎn)品時配置所述集成電路以在所述集成電路上分配給不同產(chǎn)品中的每一者上的通信鏈路的不同組合提供串行通信通道的引腳。同樣，本發(fā)明的實施例可包含個人計算機、大型計算機及各種各樣的固定計算系統(tǒng)，其中可在不同系統(tǒng)中或在同一系統(tǒng)的不同部分中使用同一版本的集成電路且在接通系統(tǒng)時配置所述集成電路以在所述集成電路上分配給不同系統(tǒng)中的每一者上的通信鏈路的不同組合提供串行通信通道的引腳。
[0063]盡管已參考LL1、UniPro、CSI等、SerDes (串行化器-解串行化器)接口描述了本發(fā)明的實施例，但其它實施例可包含現(xiàn)在已知或稍后開發(fā)的其它類型的SerDes接口。
[0064]盡管已參考M-PHY物理通道描述了本發(fā)明的實施例，但其它實施例可使用D-PHY通道、PCIe通道或者現(xiàn)在已知或稍后開發(fā)的其它物理類型的串行通信信道。[0065]在一些實施例中，多路復(fù)用器及多路分用器可用作完整交叉點開關(guān)且允許任一發(fā)射通道耦合到任一物理適配器發(fā)射通道端子并允許接收通道耦合到任一物理適配器接收通道端子。在其它實施例中，時序限制可將交叉點互連能力限于所有可能連接的一子組。
[0066]本發(fā)明中所描述的技術(shù)可以硬件、軟件、固件或其任何組合實施。如果以軟件實施，那么可在一個或一個以上處理器(例如微處理器、專用集成電路(ASIC)、場可編程門陣列(FPGA)或數(shù)字信號處理器(DSP))中執(zhí)行所述軟件。執(zhí)行所述技術(shù)的軟件可最初存儲于計算機可讀媒體(例如光盤(CD)、軟磁盤、磁帶、文件、存儲器或任何其它計算機可讀存儲裝置)中且在處理器中加載并執(zhí)行。在一些情形中，還可在包含計算機可讀媒體及用于計算機可讀媒體的封裝材料的計算機程序產(chǎn)品中銷售軟件。在一些情形中，軟件指令可經(jīng)由可裝卸式計算機可讀媒體(例如，磁盤、光學(xué)磁盤、快閃存儲器、USB密鑰)，經(jīng)由來自另一數(shù)字系統(tǒng)上的計算機可讀媒體的傳輸路徑等散布。
[0067]遍及本說明及權(quán)利要求書使用特定術(shù)語來指代特定系統(tǒng)組件。如所屬領(lǐng)域的技術(shù)人員將了解，在不背離所描述功能性的情況下，數(shù)字系統(tǒng)中的組件可稱為不同名稱及/或可以本文中未展示的方式組合。本文檔并不打算區(qū)別在名稱上不同但在功能上相同的組件。在以下論述中及在權(quán)利要求書中，術(shù)語“包含(including) ”及“包括(comprising) ”以開放性方式使用，且因此應(yīng)理解為意指“包含但不限于…”。此外，術(shù)語“耦合”及其派生詞打算意指間接、直接、光學(xué)及/或無線電連接。因此，如果第一裝置耦合到第二裝置，所述連接可經(jīng)由直接電連接、經(jīng)由間接電連接、經(jīng)由其它裝置及連接、經(jīng)由光學(xué)電連接及/或經(jīng)由無線電連接。
[0068]雖然本文中可以順序方式呈現(xiàn)及描述方法步驟，但可省略、重復(fù)、同時執(zhí)行及/或以不同于圖中所展示及/或本文中所描述的次序的次序執(zhí)行所展示及描述的步驟中的一者或一者以上。因此，本發(fā)明的實施例不應(yīng)視為限于圖中所展示及/或本文中所描述的步驟的特定排序。
[0069]因此，預(yù)期所附 權(quán)利要求書將涵蓋如歸屬于本發(fā)明的真實范圍及精神內(nèi)的對實施例的任何此類修改。
【權(quán)利要求】
1.一種包括集成電路的數(shù)字系統(tǒng)，其中所述集成電路包括: 多個串行發(fā)射通道驅(qū)動器，其耦合到所述集成電路IC的引腳； 多個串行接收通道接收器，其耦合到所述IC的引腳； 多個通信控制器，每一通信控制器具有物理適配器，其中每一物理適配器具有多個串行通道端子，其中所述串行通道端子的一部分用于發(fā)射且所述串行通道端子的一部分用于接收； 可編程多路復(fù)用器，其耦合于所述多個發(fā)射通道驅(qū)動器與所述多個通信控制器上的所述多個發(fā)射通道端子之間； 可編程多路分用器，其耦合于所述多個接收通道接收器與所述多個通信控制器上的所述多個接收通道端子之間；及 控制模塊，其耦合到所述多路復(fù)用器及所述多路分用器，其中所述控制模塊可操作以將所述多路復(fù)用器編程為將每一發(fā)射通道端子耦合到所述多個發(fā)射通道驅(qū)動器中的選定一者，且將所述多路分用器編程為將每一接收通道端子耦合到所述多個接收通道接收器中的選定一者。
2.根據(jù)權(quán)利要求1所述的數(shù)字系統(tǒng)，其中所述多個發(fā)射通道及所述多個接收通道為M-PHY通道。
3.根據(jù)權(quán)利要求1所述的數(shù)字系統(tǒng)，其中所述多個通信控制器中的一者可操作以將其發(fā)射鏈路端子的一部分用于第一應(yīng)用且將其發(fā)射鏈路端子的一不同部分用于第二應(yīng)用。
4.根據(jù)權(quán)利要求1所述的數(shù)字系統(tǒng)，其中所述控制模塊可操作以將所述多路復(fù)用器及所述多路分用器編程為在第一時間周期內(nèi)將第一組串行發(fā)射通道驅(qū)動器及串行接收通道接收器耦合到所述多個通信控制 器中的第一通信控制器的所述通道端子且在第二時間周期內(nèi)將一不同組的串行發(fā)射通道驅(qū)動器及串行接收通道接收器耦合到所述第一通信控制器的所述通道端子。
5.根據(jù)權(quán)利要求1所述的數(shù)字系統(tǒng)，其中所述控制模塊可操作以將所述多路復(fù)用器編程為將若干個串行發(fā)射通道驅(qū)動器耦合到所述多個通信控制器中的第一通信控制器的所述通道端子且將所述多路分用器編程為將不同數(shù)目個串行接收通道接收器耦合到所述第一通信控制器的所述通道端子。
6.根據(jù)權(quán)利要求1所述的數(shù)字系統(tǒng)，其為智能電話，其中所述數(shù)字系統(tǒng)包括經(jīng)由耦合到所述IC的所述引腳的多個傳輸線耦合到所述IC的第二集成電路，所述引腳耦合到所述接收通道接收器及所述發(fā)射通道驅(qū)動器。
7.一種用于操作具有集成電路的系統(tǒng)的方法，所述集成電路耦合到多個點對點串行通信通道以供與其它集成電路通信，其中所述方法包括: 在將所述集成電路通電時，初始化所述集成電路； 配置交叉點互連電路以分配所述多個點對點串行通信通道的第一部分以供由所述集成電路中的第一通信控制器使用且分配所述多個點對點串行通信通道的第二部分以供由所述集成電路中的第二通信控制器使用；及 經(jīng)由使用串行通信通道的所述第一部分的所述第一通信控制器且經(jīng)由使用串行通信通道的所述第二部分的所述第二通信控制器發(fā)射及接收數(shù)據(jù)。
8.根據(jù)權(quán)利要求7所述的方法，其中所述多個點對點串行通信通道包括發(fā)射通道及接收通道，且其中所述交叉點互連電路經(jīng)配置以將所述第一部分分配為具有若干個發(fā)射通道及不同數(shù)目個接收通道。
9.根據(jù)權(quán)利要求7所述的方法，其中配置所述交叉點互連電路是通過由所述集成電路內(nèi)的中央處理單元CPU執(zhí)行的軟件指令執(zhí)行的。
10.根據(jù)權(quán)利要求7所述的方法，其中所述多個通信通道為M-PHY通道。
11.根據(jù)權(quán)利要求7所述的方法，其進一步包括重新配置所述交叉點電路以分配所述多個點對點串行通信通道的第三部分以供由所述第一通信控制器使用且分配所述多個點對點串行通信通道的第四部分以供由所述第二通信控制器使用；及 經(jīng)由使用串行通信通道的所述第三部分的所述第一通信控制器且經(jīng)由使用串行通信通道的所述第四部分的所述第二通信控制器發(fā)射及接收數(shù)據(jù)。
12.根據(jù)權(quán)利要求11所述的方法，其中在第一時間周期內(nèi)執(zhí)行經(jīng)由使用串行通信通道的所述第一部分的所述第一通信控制器且經(jīng)由使用串行通信通道的所述第二部分的所述第二通信控制器發(fā)射及接收數(shù)據(jù)，且 其中在第二時間周期內(nèi)執(zhí)行經(jīng)由使用串行通信通道的所述第三部分的所述第一通信控制器且經(jīng)由使用串行通信通道的所述第四部分的所述第二通信控制器發(fā)射及接收數(shù)據(jù)。
13.—種包括集成電路的數(shù)字系統(tǒng)，其中所述集成電路包括: 多個串行發(fā)射通道驅(qū)動器，其耦合到所述集成電路IC的引腳； 多個串行接收通道接收器，其耦合到所述IC的引腳； 多個通信控制器，每一通信控制器具有物理適配器，其中每一物理適配器具有多個串行通道端子，其中所述串行通道端子的一部分用于發(fā)射且所述串行通道端子的一部分用于接收；` 用于在電力復(fù)位之后初始化所述集成電路的構(gòu)件；及 用于分配所述多個串行發(fā)射通道驅(qū)動器及串行接收通道接收器的第一部分以供由所述多個通信控制器中的第一者使用且分配所述多個串行發(fā)射通道驅(qū)動器及串行接收通道接收器的第二部分以供由所述多個通信控制器中的第二者使用的構(gòu)件。
14.根據(jù)權(quán)利要求13所述的數(shù)字系統(tǒng)，其進一步包括: 用于在不同時間重新分配所述多個串行發(fā)射通道驅(qū)動器及串行接收通道接收器的第三部分以供由所述第一通信控制器使用且重新分配所述多個點對點串行發(fā)射通道驅(qū)動器及串行接收通道接收器的第四部分以供由所述第二通信控制器使用的構(gòu)件。
15.根據(jù)權(quán)利要求13所述的數(shù)字系統(tǒng)，其中所述用于分配的構(gòu)件可操作以將若干個串行發(fā)射通道驅(qū)動器分配給所述多個通信控制器中的第一通信控制器的所述通道端子且將不同數(shù)目個串行接收通道接收器分配給所述第一通信控制器的所述通道端子。
【文檔編號】H04L5/00GK103795517SQ201310521952
【公開日】2014年5月14日 申請日期:2013年10月29日 優(yōu)先權(quán)日:2012年10月29日
【發(fā)明者】伊夫·米歇爾·馬里耶·馬塞, 埃里克·路易斯·皮埃爾·巴迪, 克里斯托夫·丹尼斯·貝爾納·阿瓦尼 申請人:德州儀器公司