一種實(shí)現(xiàn)復(fù)合視頻信號(hào)多采樣率的方法
【專利摘要】本發(fā)明涉及一種實(shí)現(xiàn)復(fù)合視頻信號(hào)多采樣率的方法，屬于電子【技術(shù)領(lǐng)域】。本發(fā)明通過(guò)將固定時(shí)鐘倍頻至設(shè)定的頻率作為復(fù)合視頻信號(hào)生成的時(shí)鐘源，然后根據(jù)復(fù)合視頻行同步信號(hào)對(duì)生成的時(shí)鐘源進(jìn)行校正得到所需的轉(zhuǎn)換時(shí)鐘，利用轉(zhuǎn)換時(shí)鐘作為復(fù)合視頻信號(hào)模數(shù)轉(zhuǎn)換的點(diǎn)時(shí)鐘從而實(shí)現(xiàn)視頻數(shù)據(jù)的數(shù)字化。根據(jù)不同采樣率的要求，利用FPGA中PLL的倍頻系數(shù)，將固定時(shí)鐘倍頻至相應(yīng)的頻率，從而實(shí)現(xiàn)不同采樣率的模數(shù)轉(zhuǎn)換。本發(fā)明無(wú)需硬件的改變，實(shí)現(xiàn)簡(jiǎn)單，能夠滿足不同分辨率要求。
【專利說(shuō)明】一種實(shí)現(xiàn)復(fù)合視頻信號(hào)多采樣率的方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種實(shí)現(xiàn)復(fù)合視頻信號(hào)多采樣率的方法，屬于電子【技術(shù)領(lǐng)域】。

【背景技術(shù)】
[0002]在復(fù)合模擬視頻數(shù)字化過(guò)程中，常常有不同的采樣率的要求，每行采樣的點(diǎn)數(shù)通常有512、640、720、768等。實(shí)現(xiàn)不同的采樣率，需要產(chǎn)生對(duì)應(yīng)頻率的轉(zhuǎn)換時(shí)鐘。一般情況下，PAL制每行512點(diǎn)時(shí)，時(shí)鐘頻率為1MHz ；720點(diǎn)時(shí)，時(shí)鐘頻率為13.5MHz ；768點(diǎn)時(shí)，時(shí)鐘頻率為14.75MHz。目前復(fù)合模擬視頻數(shù)字化方案有集成的視頻前端處理芯片和分立芯片兩種，視頻前端處理芯片的采樣率是固定的，只能在后續(xù)處理中改變分辨率，實(shí)現(xiàn)起來(lái)比較復(fù)雜；分立芯片方案中倍頻鎖相芯片改變點(diǎn)時(shí)鐘頻率時(shí)需要更換不同參數(shù)的電阻、電感、電容元件，而這種方式實(shí)現(xiàn)起來(lái)比較麻煩，且效率低。


【發(fā)明內(nèi)容】

[0003]本發(fā)明的目的是提供一種實(shí)現(xiàn)復(fù)合視頻信號(hào)多采樣率的方法，以解決目前復(fù)合視頻信號(hào)在實(shí)現(xiàn)多采樣率時(shí)的操作復(fù)雜以及效率低的問(wèn)題。
[0004]本發(fā)明的技術(shù)方案是:一種實(shí)現(xiàn)復(fù)合視頻信號(hào)多采樣率的方法，該方法包括以下步驟:
[0005]I)將外部固定時(shí)鐘倍頻至設(shè)定的頻率作為復(fù)合視頻信號(hào)采樣的時(shí)鐘源；
[0006]2)在每個(gè)復(fù)合視頻行同步信號(hào)到來(lái)時(shí)對(duì)步驟I)生成的時(shí)鐘源進(jìn)行校正，得到轉(zhuǎn)換時(shí)鐘；
[0007]3)利用轉(zhuǎn)換時(shí)鐘作為復(fù)合視頻信號(hào)模數(shù)轉(zhuǎn)換的點(diǎn)時(shí)鐘以實(shí)現(xiàn)視頻數(shù)據(jù)的數(shù)字化。
[0008]所述轉(zhuǎn)換時(shí)鐘的抖動(dòng)誤差在20ns之內(nèi)。
[0009]所述步驟I)是利用FPGA中PLL的倍頻系數(shù)將固定時(shí)鐘倍頻至相應(yīng)的頻率，以實(shí)現(xiàn)不同采樣率的模數(shù)轉(zhuǎn)換。
[0010]所述的轉(zhuǎn)換時(shí)鐘的生成過(guò)程如下:利用FPGA芯片將倍頻后得到時(shí)鐘源反相后得到兩種同頻反相的時(shí)鐘，在行同步信號(hào)的下降沿之后選擇上升沿或者下降沿先到達(dá)的時(shí)鐘作為該行的轉(zhuǎn)換時(shí)鐘源，然后通過(guò)計(jì)數(shù)分頻到轉(zhuǎn)換時(shí)鐘的頻率，即得到轉(zhuǎn)換時(shí)鐘。
[0011]本發(fā)明的有益效果是:本發(fā)明通過(guò)將固定時(shí)鐘倍頻至設(shè)定的頻率作為復(fù)合視頻信號(hào)生成的時(shí)鐘源，然后根據(jù)復(fù)合視頻行同步信號(hào)對(duì)生成的時(shí)鐘源進(jìn)行校正得到所需的轉(zhuǎn)換時(shí)鐘，利用轉(zhuǎn)換時(shí)鐘作為復(fù)合視頻信號(hào)模數(shù)轉(zhuǎn)換的點(diǎn)時(shí)鐘從而實(shí)現(xiàn)視頻數(shù)據(jù)的數(shù)字化。根據(jù)不同采樣率的要求，利用FPGA中PLL的倍頻系數(shù)，將固定時(shí)鐘倍頻至相應(yīng)的頻率，從而實(shí)現(xiàn)不同采樣率的模數(shù)轉(zhuǎn)換。本發(fā)明無(wú)需硬件的改變，實(shí)現(xiàn)簡(jiǎn)單，能夠滿足不同分辨率要求。

【專利附圖】

【附圖說(shuō)明】
[0012]圖1是本發(fā)明復(fù)合視頻信號(hào)數(shù)字化過(guò)程的功能模塊示意圖；
[0013]圖2是本發(fā)明實(shí)施例中將時(shí)鐘源生成轉(zhuǎn)換時(shí)鐘的波形示意圖。

【具體實(shí)施方式】
[0014]下面結(jié)合附圖對(duì)本發(fā)明的【具體實(shí)施方式】作進(jìn)一步的說(shuō)明。
[0015]在復(fù)合模擬視頻數(shù)字化過(guò)程中，常常有不同的采樣率的要求，每行采樣的點(diǎn)數(shù)通常有512、640、720、768等，實(shí)現(xiàn)不同的采樣率，需要產(chǎn)生對(duì)應(yīng)頻率的轉(zhuǎn)換時(shí)鐘，一般情況下，PAL制每行512點(diǎn)時(shí)，時(shí)鐘頻率為1MHz ；720點(diǎn)時(shí)，時(shí)鐘頻率為13.5MHz ；768點(diǎn)時(shí)，時(shí)鐘頻率為14.75MHz。為此本發(fā)明提供一種實(shí)現(xiàn)視頻信號(hào)多采樣率的方法，本發(fā)明所采用的復(fù)合視頻信號(hào)數(shù)字化過(guò)程的功能模塊如圖1所示，包括FPGA、同步分離單元、模數(shù)轉(zhuǎn)換單元和外部固定時(shí)鐘，復(fù)合視頻信號(hào)經(jīng)過(guò)同步分離單元分離后產(chǎn)生同步信號(hào)輸入到FPGA的輸入端，F(xiàn)PGA根據(jù)外部固定時(shí)鐘和同步信號(hào)生成轉(zhuǎn)換時(shí)鐘，并將生成的轉(zhuǎn)換時(shí)鐘作為模數(shù)轉(zhuǎn)換單元的點(diǎn)時(shí)鐘，模數(shù)轉(zhuǎn)換單元根據(jù)所生成的點(diǎn)時(shí)鐘對(duì)復(fù)合視頻信號(hào)進(jìn)行模數(shù)轉(zhuǎn)換，最后將生成的復(fù)合視頻數(shù)字信號(hào)經(jīng)FPGA后輸出。
[0016]本發(fā)明通過(guò)改變FPGA中PLL的倍頻系數(shù)，將固定時(shí)鐘倍頻至所設(shè)定的頻率作為時(shí)鐘源，在每個(gè)復(fù)合視頻行同步信號(hào)到來(lái)時(shí)對(duì)生成的時(shí)鐘源進(jìn)行校正，得到轉(zhuǎn)換時(shí)鐘，利用轉(zhuǎn)換時(shí)鐘作為復(fù)合視頻信號(hào)模數(shù)轉(zhuǎn)換的點(diǎn)時(shí)鐘以實(shí)現(xiàn)視頻數(shù)據(jù)的數(shù)字化，就可以實(shí)現(xiàn)每行512?768點(diǎn)范圍的采樣率，其具體的過(guò)程如下:
[0017]首先改變FPGA中PLL的倍頻系數(shù)，將固定時(shí)鐘倍頻至所設(shè)定的頻率，本實(shí)施例將固定時(shí)鐘倍頻至40?60MHz的不同頻率作為時(shí)鐘源。
[0018]然后FPGA在每個(gè)復(fù)合視頻行同步信號(hào)到來(lái)時(shí)時(shí)鐘源進(jìn)行校正，得到轉(zhuǎn)換時(shí)鐘，SP為模數(shù)轉(zhuǎn)換單元的點(diǎn)時(shí)鐘，F(xiàn)PGA芯片將倍頻后得到時(shí)鐘源反相后得到兩種同頻反相的時(shí)鐘，在行同步信號(hào)的下降沿之后選擇上升沿(或者下降沿)先到達(dá)的時(shí)鐘作為該行的轉(zhuǎn)換時(shí)鐘源即點(diǎn)時(shí)鐘源，通過(guò)計(jì)數(shù)分頻到點(diǎn)時(shí)鐘的頻率，輸出轉(zhuǎn)換時(shí)鐘，即得到點(diǎn)時(shí)鐘。因?yàn)閺?fù)合模擬視頻的點(diǎn)時(shí)鐘抖動(dòng)誤差在20ns之內(nèi)，肉眼將無(wú)法分辨圖像的抖動(dòng)，保證轉(zhuǎn)換時(shí)鐘的誤差在允許的范圍內(nèi)，同樣能夠?qū)崿F(xiàn)同步的效果，如圖2中A時(shí)刻為行基準(zhǔn)時(shí)刻，以生成的時(shí)鐘源的上升沿為觸發(fā)邊沿，則基準(zhǔn)時(shí)刻出現(xiàn)后，可能在tl或者t2時(shí)刻產(chǎn)生第一次觸發(fā)，可知t2 - tl的最大值即為該時(shí)鐘的周期，該時(shí)鐘的周期就是異步方案產(chǎn)生的轉(zhuǎn)換時(shí)鐘的抖動(dòng)誤差，如果時(shí)鐘源時(shí)鐘的頻率足夠高，則點(diǎn)時(shí)鐘的抖動(dòng)誤差就可以控制在允許的范圍內(nèi)。
[0019]模數(shù)轉(zhuǎn)換單元利用轉(zhuǎn)換時(shí)鐘作為復(fù)合視頻信號(hào)模數(shù)轉(zhuǎn)換的點(diǎn)時(shí)鐘進(jìn)行模數(shù)轉(zhuǎn)換，即可得到相應(yīng)采樣率的數(shù)字信號(hào)。
[0020]例如，PAL制每行512點(diǎn)時(shí)，設(shè)定PLL的相應(yīng)系數(shù)，將外部固定時(shí)鐘倍頻至40MHz，F(xiàn)PGA產(chǎn)生1MHz的轉(zhuǎn)換時(shí)鐘，此時(shí)轉(zhuǎn)換時(shí)鐘的誤差為12.5ns (即源時(shí)鐘周期的1/2)，如果倍頻的時(shí)鐘頻率超過(guò)40MHz，還可以縮小轉(zhuǎn)換時(shí)鐘的誤差。
【權(quán)利要求】
1.一種實(shí)現(xiàn)復(fù)合視頻信號(hào)多采樣率的方法，其特征在于，該方法包括以下步驟: 1)將外部固定時(shí)鐘倍頻至設(shè)定的頻率作為復(fù)合視頻信號(hào)采樣的時(shí)鐘源； 2)在每個(gè)復(fù)合視頻行同步信號(hào)到來(lái)時(shí)對(duì)步驟I)生成的時(shí)鐘源進(jìn)行校正，得到轉(zhuǎn)換時(shí)鐘； 3)利用轉(zhuǎn)換時(shí)鐘作為復(fù)合視頻信號(hào)模數(shù)轉(zhuǎn)換的點(diǎn)時(shí)鐘以實(shí)現(xiàn)視頻數(shù)據(jù)的數(shù)字化。
2.根據(jù)權(quán)利要求1所述的實(shí)現(xiàn)復(fù)合視頻信號(hào)多采樣率的方法，其特征在于，所述轉(zhuǎn)換時(shí)鐘的抖動(dòng)誤差在20ns之內(nèi)。
3.根據(jù)權(quán)利要求2所述的實(shí)現(xiàn)復(fù)合視頻信號(hào)多采樣率的方法，其特征在于，所述步驟I)是利用FPGA中PLL的倍頻系數(shù)將固定時(shí)鐘倍頻至相應(yīng)的頻率，以實(shí)現(xiàn)不同采樣率的模數(shù)轉(zhuǎn)換。
4.根據(jù)權(quán)利要求3所述的實(shí)現(xiàn)復(fù)合視頻信號(hào)多采樣率的方法，其特征在于，所述的轉(zhuǎn)換時(shí)鐘的生成過(guò)程如下:利用FPGA芯片將倍頻后得到時(shí)鐘源反相后得到兩種同頻反相的時(shí)鐘，在行同步信號(hào)的下降沿之后選擇上升沿或者下降沿先到達(dá)的時(shí)鐘作為該行的轉(zhuǎn)換時(shí)鐘源，然后通過(guò)計(jì)數(shù)分頻到轉(zhuǎn)換時(shí)鐘的頻率，即得到轉(zhuǎn)換時(shí)鐘。
【文檔編號(hào)】H04N7/01GK104301653SQ201310628929
【公開(kāi)日】2015年1月21日 申請(qǐng)日期:2013年11月29日 優(yōu)先權(quán)日:2013年11月29日
【發(fā)明者】鄭鑫 申請(qǐng)人:中國(guó)航空工業(yè)集團(tuán)公司洛陽(yáng)電光設(shè)備研究所