組網協議串口測試裝置制造方法
【專利摘要】本實用新型實施例提供了一種組網協議串口測試裝置，兩個用于接收待測協議信號的接口單元、與所述接口單元數目相同且與所述接口單元連接的電平轉換電路；還包括高速時鐘、電源模塊、FPGA、存放所述FPGA工作代碼的配置模塊；所述電平轉換電路、配置模塊、高速時鐘、電源模塊均與所述FPGA連接；所述電源模塊還與所述電平轉換電路、配置模塊、高速時鐘連接，所述電源模塊用于給所述電平轉換電路、FPGA、配置模塊、高速時鐘提供所需電源。本實用新型實施例提供測試裝置可以滿足同時測試多個待測板協議信號交互的要求，另外，本實用新型實施例提供測試裝置的造價較低，結構也簡單。
【專利說明】組網協議串口測試裝置
【技術領域】
[0001]本實用新型涉及串口測試【技術領域】，更具體的說是涉及一種組網協議串口測試裝置。
【背景技術】
[0002]實物測試是網絡協議開發(fā)中的重要環(huán)節(jié)，即在實物板卡或真實設備上實際運行開發(fā)的協議，用來驗證網絡協議設計的正確性，以保證所設計網絡的正常運行。目前，無線組網協議的基帶實物測試主要采用無線方式和有線方式。
[0003]無線方式是為每個待測板配置射頻單元，通過無線信道實現全互連。但該方式需要設置相應的射頻設備，如果在沒有適用的射頻設備，或射頻設備本身也處于開發(fā)階段，其性能還不穩(wěn)定時，則難以進行基帶實物測試。
[0004]有線方式可以采用線纜直連或交換機的方式。
[0005]采用線纜直連的方式只能實現點對點通信，而不能進行多個測試，另外采用無線方式或交換機的方式，不僅造價上升，還使得測試結構變得復雜。
實用新型內容
[0006]有鑒于此，本實用新型提出一種組網協議串口測試裝置，用以解決現有實物測試中的測試裝置不能進行多節(jié)點測試、造價較高且結構復雜的缺陷。
[0007]技術方案如下:
[0008]一種組網協議串口測試裝置，至少兩個用于接收待測協議信號的接口單元、與所述接口單元數目相同且與所述接口單元連接的電平轉換電路；
[0009]還包括高速時鐘、電源模塊、FPGA、存放所述FPGA工作代碼的配置模塊；
[0010]所述電平轉換電路、配置模塊、高速時鐘、電源模塊均與所述FPGA連接；
[0011]所述電源模塊還與所述電平轉換電路、配置模塊、高速時鐘連接，所述電源模塊用于給所述電平轉換電路、FPGA、配置模塊、高速時鐘提供所需電源。
[0012]優(yōu)選的，在上述的組網協議串口測試裝置中，所述配置模塊還包括JTAG接口，所述JTAG接口與所述FPGA的JTAG引腳連接，PC機通過所述JTAG接口對FPGA進行在線調
試工作程序。
[0013]優(yōu)選的，在上述的組網協議串口測試裝置中，還包括用于調節(jié)所述接口單元的工作狀態(tài)與所述FPGA的采樣頻率的功能按鍵；
[0014]所述功能按鍵的輸出端與所述FPGA的IO引腳連接。
[0015]優(yōu)選的，在上述的組網協議串口測試裝置中，還包括用于顯示所述接口單元狀態(tài)的顯示LED。
[0016]優(yōu)選的，在上述的組網協議串口測試裝置中，還包括用于控制所述電源單元啟閉的電源控制開關。
[0017]上述技術方案中具有如下有益效果:[0018]經由上述的技術方案可知，與現有技術相比，本實用新型。
[0019]本實用新型實施例提供測試裝置的接口單元的數目至少為兩個，因此該測試裝置可以滿足同時測試多個待測板協議信號交互的要求，另外，傳統的實物測試時，需要設置交換機或為待測板配置射頻單元，而本實用新型無需設置交換機和射頻單元即可實現實物測試的功能，由于不用配備交換機和射頻單元，本實用新型實施例提供測試裝置的造價較低，另外，相較于配備交換機和射頻單元的方式，結構也簡單。
【專利附圖】

【附圖說明】
[0020]為了更清楚地說明本實用新型實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本實用新型的實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據提供的附圖獲得其他的附圖。
[0021]圖1為本實用新型公開的組網協議串口測試裝置的一種結構示意圖；
[0022]圖2為本實用新型公開的組網協議串口測試裝置的另一結構示意圖；
[0023]圖3為本實用新型公開的組網協議串口測試裝置的一種應用示意圖。
【具體實施方式】
[0024]下面將結合本實用新型實施例中的附圖，對本實用新型實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本實用新型一部分實施例，而不是全部的實施例?；诒緦嵱眯滦椭械膶嵤├?，本領域普通技術人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本實用新型保護的范圍。
[0025]參見圖1，本實用新型公開一種組網協議串口測試裝置，包括至少兩個用于接收待測協議信號的接口單元110，接口單元110與待側板連接，、與接口單元110數目相同且與接口單元110連接的電平轉換電路120 ;還包括高速時鐘130、電源模塊140、FPGA(Field-Programmable Gate Array,現場可編程門陣列)150、存放FPGA工作代碼的配置模塊 160。
[0026]電平轉換電路120、配置模塊160、高速時鐘130、電源模塊140均與FPGA150連接，FPGA根據配置模塊160的工作代碼，在高速時鐘的周期時鐘信號的上升沿時刻，將其中一個接口單元采集到的待測協議信號，經過濾波整形后輸出至其他接口單元的輸出引腳上。
[0027]電源模塊140還與電平轉換電路120、配置模塊160、高速時鐘130連接，電源模塊140用于給電平轉換電路120、FPGA150、配置模塊160、高速時鐘130提供所需電源。
[0028]本實用新型實施例提供測試裝置的接口單元的數目至少為兩個，因此該測試裝置可以滿足同時測試多個待測板協議信號交互的要求，另外，傳統的實物測試時，需要設置交換機或為待測板配置射頻單元，而本實用新型無需設置交換機和射頻單元即可實現實物測試的功能，由于不用配備交換機和射頻單元，本實用新型實施例提供測試裝置的造價較低，另外，相較于配備交換機和射頻單元的方式，結構也簡單。
[0029]優(yōu)選的，電源模塊140的輸出端與FPGA150、配置模塊160、電平轉換電路120和高速時鐘130的電源引腳連接，為這4個部分提供所需電源。進一步的，電源模塊140可以包括交直流變壓單元和直流電壓轉換芯片，其中，交直流變壓單元將220V交流電轉換成5V直流電源，直流電壓轉換芯片則將5V直流電源轉換為穩(wěn)定的3.3V和1.2V直流電源，為FPGA150、配置模塊160和電平轉換電路120提供相應的工作電源。
[0030]優(yōu)選的，配置模塊160的輸出端與FPGA的配置引腳連接，配置單元160選用與FPGA配套的配置芯片，存放FPGA工作代碼。高速時鐘130的輸出與FPGA的時鐘輸入端連接，聞速時鐘130可以米用聞速晶振或晶體電路。
[0031]待測協議信號通過接口單元110連接到該測試裝置，電平轉換電路120將接口單元110的輸入電平適配到與FPGA接口電平相同等級后，送入FPGA的IO引腳。進一步的，接口單元110與電平轉換電路120雙向連接，待測協議信號經電平轉換電路120的電平適配后通過FPGA的IO引腳與FPGA雙向連接。
[0032]在系統上電時，FPGA首先通過FPGA上的配置端口訪問配置模塊160，讀出配置模塊160中存放的工作代碼后執(zhí)行程序。系統上電后，高速時鐘130會產生周期時鐘信號，輸出到FPGA的時鐘輸入端，給FPGA提供工作時鐘。FPGA根據配置模塊160的工作代碼，在周期時鐘信號的上升沿時刻，對接口單元HO的待測協議信號進行采樣，經過濾波整形后輸出到其他接口單元對應的IO輸出引腳上，FPGA的IO輸出引腳與電平轉換電路連接，輸出信號經電平轉換電路轉換為與接口單元適配的串口電平后，發(fā)送到接口單元上，這樣就實現了接口單元間的低延遲、全互連。本實用新型的測試裝置在工作時，僅要求被測信號以串口方式接入，除此之外，不需要待測試節(jié)點進行任何信號處理和協議轉換，適用范圍廣。
[0033]下面對低延時進行詳細的解釋，待測協議信號從其中一個接口單元的輸入再到其他接口單元的信號輸出，其信號延遲主要由FPGA的采樣延遲和處理轉發(fā)延遲組成。一方面，上述的處理轉發(fā)延遲并不涉及協議的變化，因此處理轉發(fā)延遲與輸入的待測協議信號的速率和數量無關，處理轉發(fā)的延遲很低；另一方面，采樣延遲在輸入、輸出時均不大于一個高速時鐘周期，因此，采用頻率高的時鐘模塊即可以獲得較小的采樣延遲。
[0034]結合上述的處理轉 發(fā)延遲和采樣延遲可知，待測協議信號的總轉發(fā)延遲與接入該裝置的待測板的數量無關，與待測板的信號發(fā)送速率和數據量也無關，只與高速時鐘的頻率有關。因此，可參見圖3，本實用新型支持同時連接多個待測板，且節(jié)點數量的增多不會增加待測協議信號的轉發(fā)延遲。但在實際的使用環(huán)境中需要說明的是，該裝置支持的連接數量由FPGA的內部資源和FPGA的IO引腳數量來決定。下面結合圖3，介紹本實用新型的一個具體應用實施例，共有6個待測的網絡協議板，分別是待測板1-6，待測板通過自身的串口與本測試裝置的接口單元雙向連接，每個待測板的輸出信號經測試裝置的采樣、濾波并整形處理后，發(fā)送給其他待測板，形成全互連網絡。每個待測板均可以同時發(fā)送和接收其他待測板的信息。當各待測板的輸出信號無沖突時，測試裝置可以將信號如實轉發(fā)給其他待測板；當信號產生時間上的沖突時，測試裝置以“不確定”方式轉發(fā)信號，模擬干擾產生，由待測板上運行的網絡協議自主進行沖突檢測和沖突處理。因此，本測試裝置不僅可以測試組網協議網絡層設計的正確性，還可以測試鏈路層的同步和MAC設計正確性。
[0035]在該實施例中，電平轉換電路可以選用MAXM公司的MAX232芯片，FPGA選用叉11丨1?公司的乂0355(^芯片，配置模塊選用ST Microelectronics公司的M25P80f lash，采用普通220V交流市電供電。測試裝置有6個DB9串口接口單元，可支持6個待測協議板同時接入。
[0036]在本實用新型其他實施例中，配置模塊還包括JTAG接口，JTAG接口與FPGA的JTAG引腳連接，PC機通過JTAG接口對FPGA進行在線調試工作程序。
[0037]參見圖2，本實用新型公開一種組網協議串口測試裝置，包括至少兩個接口單元110、與接口單元110數目相同且與接口單元110連接的電平轉換電路120 ;還包括高速時鐘 130、電源模塊 140、FPGA (Field-Programmable Gate Array,現場可編程門陣列)150、存放FPGA工作代碼的配置模塊160。
[0038]電平轉換電路120、配置模塊160、高速時鐘130、電源模塊140均與FPGA150連接，FPGA根據配置模塊160的工作代碼，在高速時鐘的周期時鐘信號的上升沿時刻，將其中一個接口單元采集到的待測協議信號，經過濾波整形后輸出至其他接口單元的輸出引腳上。
[0039]電源模塊140還與電平轉換電路120、配置模塊160、高速時鐘130連接，電源模塊140用于給電平轉換電路120、FPGA150、配置模塊160、高速時鐘130提供所需電源。
[0040]進一步的，本實用新型實施例中的測試裝置還包括用于調節(jié)接口單元110的工作狀態(tài)與FPGA150的采樣頻率的功能按鍵170。功能按鍵170的輸出端與FPGA的IO引腳連接。本實用新型實施例可以通過設置功能按鍵來控制調節(jié)各接口單元的工作狀態(tài)，另外還可以控制FPGA的采 樣頻率參數，功能按鍵的設置可以使得操作方便，同時還擴展了整個裝置的功能。其中，操作方便體現在:若沒有操作鍵，則各接口的“通/短”狀態(tài)及FPGA的采樣頻率將由FPGA啟動時從配置單元讀取的程序確定，且在工作過程中不能改變。若要改變以上參數，則必須停止FPGA的運行，重新編寫配置單元代碼，再重新啟動方可。而設置按鍵單元后，可以在無需中斷裝置運行的條件下，通過按鍵直接改變各接口的“通/斷”及FPGA的采樣頻率，因此可以使測試操作更加便捷。功能擴展體現在:由于按鍵單元的設置可以實時地改變各接口的“通/斷”狀態(tài)，因此，除了原本可以測試的各節(jié)點全互連場景下的工作狀態(tài)外，還可以動態(tài)地測試新節(jié)點加入、已有節(jié)點退出等更多場景下的工作情況。對基帶網絡協議的工作狀態(tài)測試將更為全面。在本實用新型其他實施例中，參見圖2，還包括用于顯示接口單元狀態(tài)的顯示LED。
[0041 ] 在本實用新型其他實施例中，參見圖2，還包括用于控制電源單元啟閉的電源控制開關。電源控制開關的輸出端與所述電源模塊的輸入端連接，用于控制該裝置的啟閉。
[0042]本說明書中各個實施例采用遞進的方式描述，每個實施例重點說明的都是與其他實施例的不同之處，各個實施例之間相同相似部分互相參見即可。
[0043]最后，還需要說明的是，在本文中，術語“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者設備不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者設備所固有的要素。在沒有更多限制的情況下，由語句“包括一個……”限定的要素，并不排除在包括要素的過程、方法、物品或者設備中還存在另外的相同要素。
[0044]對所公開的實施例的上述說明，使本領域專業(yè)技術人員能夠實現或使用本實用新型。對這些實施例的多種修改對本領域的專業(yè)技術人員來說將是顯而易見的，本文中所定義的一般原理可以在不脫離本實用新型的精神或范圍的情況下，在其它實施例中實現。因此，本實用新型將不會被限制于本文所示的這些實施例，而是要符合與本文所公開的原理和新穎特點相一致的最寬的范圍。
[0045]以上所述上僅為本實用新型的一個具體實施例，并不用以限制本實用新型，凡在本實用新型的精神和原則之內所做的任何修改、等同替換和改進等，均應包含在本實用新型的保護范圍之內。
【權利要求】
1.一種組網協議串口測試裝置，其特征在于，包括至少兩個用于接收待測協議信號的接口單元、與所述接口單元數目相同且與所述接口單元連接的電平轉換電路； 還包括高速時鐘、電源模塊、FPGA、存放所述FPGA工作代碼的配置模塊； 所述電平轉換電路、配置模塊、高速時鐘、電源模塊均與所述FPGA連接； 所述電源模塊還與所述電平轉換電路、配置模塊、高速時鐘連接，所述電源模塊用于給所述電平轉換電路、FPGA、配置模塊、高速時鐘提供所需電源。
2.根據權利要求1所述的組網協議串口測試裝置中，其特征在于，所述配置模塊還包括JTAG接口，所述JTAG接口與所述FPGA的JTAG弓I腳連接，PC機通過所述JTAG接口對FPGA進行在線調試工作程序。
3.根據權利要求1所述的組網協議串口測試裝置中，其特征在于，還包括用于調節(jié)所述接口單元的工作狀態(tài)與所述FPGA的采樣頻率的功能按鍵； 所述功能按鍵的輸出端與所述FPGA的IO引腳連接。
4.根據權利要求1所述的組網協議串口測試裝置中，其特征在于，還包括用于顯示所述接口單元狀態(tài)的顯示LED。
5.根據權利要求1所述的組網協議串口測試裝置中，其特征在于，還包括用于控制所述電源單元啟閉的電源控制開關。
【文檔編號】H04B17/00GK203434992SQ201320530093
【公開日】2014年2月12日 申請日期:2013年8月28日 優(yōu)先權日:2013年8月28日
【發(fā)明者】張媛, 覃劍, 張良勝, 楊雁, 宮林 申請人:國家電網公司, 國網重慶市電力公司電力科學研究院, 重慶大學