IPv4和IPv6雙棧轉(zhuǎn)換裝置制造方法
【專利摘要】一種IPv4和IPv6雙棧轉(zhuǎn)換裝置，屬于電信設(shè)備制造【技術(shù)領(lǐng)域】，采用微處理器、只讀存儲器、讀寫存儲器、時鐘電路、以太網(wǎng)適配芯片、串口控制器和現(xiàn)場總線適配器芯片構(gòu)成，微處理器與只讀存儲器、讀寫存儲器、時鐘電路、以太網(wǎng)適配芯片、串口控制器和現(xiàn)場總線適配器芯片分別連接。用戶標(biāo)識及協(xié)議棧轉(zhuǎn)換腳本內(nèi)容存儲在只讀存儲器，微處理器啟動后讀取配置腳本及標(biāo)識信息，再通過裝置配置芯片的網(wǎng)口傳遞數(shù)據(jù)并對數(shù)據(jù)、協(xié)議報文進(jìn)行拆包、解析，將實時交互數(shù)據(jù)通過讀寫存儲器的地址線及數(shù)據(jù)線進(jìn)行處理，以太網(wǎng)適配芯片及現(xiàn)場總線適配器芯片提供通信端口及支持CAN2.0B的網(wǎng)絡(luò)協(xié)議，滿足微處理器通信協(xié)議要求。本實用新型解決了端局網(wǎng)絡(luò)設(shè)備不支持IPv6協(xié)議棧的問題，加載速度快。
【專利說明】IPvUn IPv6雙棧轉(zhuǎn)換裝置
[0001]【技術(shù)領(lǐng)域】:
[0002]本實用新型屬于電信設(shè)備制造【技術(shù)領(lǐng)域】，是一種數(shù)據(jù)傳輸?shù)霓D(zhuǎn)換裝置。
[0003]【背景技術(shù)】:
[0004]而傳統(tǒng)的IPv4/IPv6協(xié)議棧實現(xiàn)需要一個特定系統(tǒng)的主存儲器，用于存儲等待響應(yīng)的IP數(shù)據(jù)包，如果一旦超時可從存儲中調(diào)出數(shù)據(jù)包重發(fā)。傳統(tǒng)硬件的解決方案，用主存儲器存儲待重發(fā)的數(shù)據(jù)包顯然不合理。當(dāng)系統(tǒng)需要重發(fā)IP數(shù)據(jù)包時，如果系統(tǒng)只保存數(shù)據(jù)，而不是包本身的組合，就不需要大量的存儲空間，用于存儲不回復(fù)的數(shù)據(jù)包?，F(xiàn)場組裝的重發(fā)數(shù)據(jù)包，盡管增加了處理器的負(fù)荷，延遲了數(shù)據(jù)包的傳輸時間，但系統(tǒng)的性能和功能要求適當(dāng)降低，以實現(xiàn)成本之間的一個平衡。在嵌入式系統(tǒng)中的所有數(shù)據(jù)包都讀入內(nèi)存，然后確定是否刪除也將占用大量寶貴的主內(nèi)存。因此，采取適合的機制，在同一時間，以確定是否該數(shù)據(jù)包被丟棄，節(jié)省了到主存儲器讀取數(shù)據(jù)包所耗費的大量系統(tǒng)資源和時間。如果預(yù)定義的幀在程序中每個部分的相對位置，可以方便的進(jìn)行尋址，以提高訪問速度。
[0005]這種方案主要的硬件平臺采用8位或16位微處理器，在網(wǎng)絡(luò)方面選擇比較通用的網(wǎng)絡(luò)控制器，在軟件方面只需滿足支持網(wǎng)絡(luò)連接以及處理簡單數(shù)據(jù)的功能，可以不用采取專用的嵌入式系統(tǒng)。傳統(tǒng)方案中采用8/16位微處理器架構(gòu)雖然穩(wěn)定但缺乏擴展性，對數(shù)據(jù)包協(xié)議的靈活解析、分析轉(zhuǎn)換等方面的處理能力較差，在預(yù)定義協(xié)議棧幀格式方面耗費不少時間，時常在主存儲器的存儲能力與預(yù)處理環(huán)節(jié)做出均衡，這也降低了系統(tǒng)整體性能，無法在更快傳輸速度、更高傳輸質(zhì)量要求的網(wǎng)絡(luò)中得到發(fā)展和廣泛應(yīng)用。
[0006]
【發(fā)明內(nèi)容】
:
[0007]本實用新型要解決的技術(shù)問題是公開一種IPv4和IPv6雙棧轉(zhuǎn)換裝置。
[0008]本實用新型解決技術(shù)問題的方案是采用微處理器、只讀存儲器、讀寫存儲器、時鐘電路、以太網(wǎng)適配芯片、串口控制器和現(xiàn)場總線適配器芯片構(gòu)成IPv4和IPv6雙棧轉(zhuǎn)換裝置，微處理器的Address和Data引腳分別連接只讀存儲器及讀寫存儲器的Address和Data引腳，時鐘電路連接微處理器的ELTCLK、XTAL、EXTAL和RISC引腳，以太網(wǎng)適配芯片連接微處理器的PA0、PA1、PD0和PDl引腳，串口控制器連接微處理器的PCO和PCl引腳，現(xiàn)場總線適配器芯片連接微處理器的RxDl、TxDU RxD2和TxD2引腳，其中微處理器為MPC860，只讀存儲器為FLASH ROM，讀寫存儲器為SDRAM，以太網(wǎng)適配芯片為RTL8139，現(xiàn)場總線適配器芯片為 SJA1000。
[0009]用戶標(biāo)識及協(xié)議棧轉(zhuǎn)換腳本內(nèi)容存儲在只讀存儲器，微處理器啟動后通過Address, Data引腳讀取配置腳本及標(biāo)識信息，完成功能模塊的初始加載，并完成配置項指令單元存儲；微處理器完成初始加載后，通過裝置配置芯片的網(wǎng)口傳遞數(shù)據(jù)并對數(shù)據(jù)、協(xié)議報文進(jìn)行拆包、解析，將實時交互數(shù)據(jù)通過讀寫存儲器的地址線及數(shù)據(jù)線進(jìn)行處理；對數(shù)據(jù)報文的拼接、拆裝以及實時性比較強功能要求需通過外接時鐘電路提??；以太網(wǎng)適配芯片及現(xiàn)場總線適配器芯片提供通信端口及支持CAN2.0B的網(wǎng)絡(luò)協(xié)議，滿足微處理器通信協(xié)議要求。
[0010]本實用新型通過對網(wǎng)絡(luò)出口處進(jìn)出數(shù)據(jù)包的預(yù)處理，采用快速部署的方式完成對IPv4/v6雙協(xié)議棧的支持，提高了其他網(wǎng)絡(luò)設(shè)備的處理效率，同時考慮到硬件設(shè)備所支持的協(xié)議棧及編程代碼的開放性及硬件芯片的模塊化設(shè)置，便于二次開發(fā)及未來分布式部署發(fā)
展需求。
[0011]本裝置已進(jìn)行運營商寬帶承載網(wǎng)入網(wǎng)階段測試，達(dá)到較好效果，解決端局網(wǎng)絡(luò)設(shè)備不支持IPv6協(xié)議棧的問題；并在大客戶專網(wǎng)中完成試點部署，解決了終端接入層僅支持IPv6設(shè)備無法并入專網(wǎng)的難題，同時通過該裝置端口的開放性、協(xié)議棧的快速加載、高速包轉(zhuǎn)發(fā)(lOOMpps級，可升級到lOGpps級)、網(wǎng)絡(luò)拓?fù)渥R別等功能可滿足更大網(wǎng)絡(luò)規(guī)模及業(yè)務(wù)需求，并預(yù)定義能效網(wǎng)絡(luò)鏈路優(yōu)化算法為未來綠色網(wǎng)絡(luò)發(fā)展提供過較為高效的網(wǎng)絡(luò)設(shè)備的硬件接口轉(zhuǎn)換及支撐能力。
[0012]【專利附圖】

【附圖說明】:
[0013]附圖1為本實用新型電子連接圖。
[0014]【具體實施方式】:
[0015]本實用新型由微處理器1、只讀存儲器2、讀寫存儲器3、時鐘電路4、以太網(wǎng)適配芯片5、串口控制器6和現(xiàn)場總線適配器芯片7構(gòu)成，微處理器I的Address和Data引腳分別連接只讀存儲器2及讀寫存儲器3的Address和Data引腳，時鐘電路4連接微處理器I的ELTCLK、XTAL, EXTAL和RISC引腳，以太網(wǎng)適配芯片5連接微處理器I的PAO、PAU PDO和PDl引腳，串口控制器6連接微處理器I的PCO和PCl引腳，現(xiàn)場總線適配器芯片7連接微處理器I的RxDl、TxDU RxD2和TxD2引腳，其中微處理器I為MPC860，只讀存儲器2為FLASH ROM,讀寫存儲器3為SDRAM，以太網(wǎng)適配芯片5為RTL8139，現(xiàn)場總線適配器芯片7為 SJA1000。
【權(quán)利要求】
1.一種IPv4和IPv6雙棧轉(zhuǎn)換裝置，其特征在于:它由采用微處理器、只讀存儲器、讀寫存儲器、時鐘電路、以太網(wǎng)適配芯片、串口控制器和現(xiàn)場總線適配器芯片構(gòu)成，微處理器的Address和Data引腳分別連接只讀存儲器及讀寫存儲器的Address和Data引腳，時鐘電路連接微處理器的ELTCLK、XTAL, EXTAL和RISC引腳，以太網(wǎng)適配芯片連接微處理器的PAO, PA K PDO和PDl引腳，串口控制器連接微處理器的PCO和PCl引腳，現(xiàn)場總線適配器芯片連接微處理器的RxDl、TxDl、RxD2和TxD2引腳。
2.根據(jù)權(quán)利要求1所述的雙棧轉(zhuǎn)換裝置，其特征在于:微處理器為MPC860，只讀存儲器為FLASH ROM，讀寫存儲器為SDRAM，以太網(wǎng)適配芯片為RTL8139，現(xiàn)場總線適配器芯片為SJA1000ο
【文檔編號】H04L12/749GK203466849SQ201320607336
【公開日】2014年3月5日 申請日期:2013年9月30日 優(yōu)先權(quán)日:2013年9月30日
【發(fā)明者】卞曉光, 程國輝, 張升偉, 畢波, 金元文, 趙霓, 李素智, 林志超 申請人:遼寧郵電規(guī)劃設(shè)計院有限公司