一種數(shù)碼相的制造方法
【專利摘要】本實用新型屬于相機【技術領域】，尤其涉及一種數(shù)碼相機，包括：現(xiàn)場可編程門陣列FPGA；該FPGA包括第一重配置區(qū)域；該FPGA包括第二重配置區(qū)域；與所述FPGA的第一重配置模塊以及第二重配置模塊的外部接口電路相連接，存儲零偏補償模塊的配置數(shù)據、離散余弦變換模塊的配置數(shù)據、量化模塊的配置數(shù)據、編碼模塊的配置數(shù)據、存儲模塊的配置數(shù)據的存儲設備；與所述FPGA的外部接口電路連接，采集圖像數(shù)據的電荷藕合器件圖像傳感器CCD；與所述FPGA的外部接口電路連接，接收輸入信號和顯示輸出信號的顯示屏；與所述FPGA的外部接口電路連接，拍攝圖像的鏡頭。本實用新型使用FPGA技術來實現(xiàn)數(shù)碼相機，縮小了電路板的面積，同時使用重構技術，提高了ＦＰＧＡ的利用率。
【專利說明】一種數(shù)碼相機
【技術領域】
[0001]本實用新型屬于相機【技術領域】，尤其涉及一種數(shù)碼相機。
【背景技術】
[0002]隨著數(shù)碼相機的普及，越來越多的用戶通過數(shù)碼相機進行拍攝，以得到圖片。用戶可在不同的地點拍攝精彩的瞬間或優(yōu)美的景色，將美好的瞬間留住，以便慢慢回味。目前，數(shù)碼相機的主流內部結構包括一顆MCU芯片和一顆DSP芯片，MCU芯片負責調度，DSP負責數(shù)字信號處理。與此同時，F(xiàn)PGA (Field — Programmable Gate Array),即現(xiàn)場可編程門陣列，門電路容量取得了長足的發(fā)展，應用也越來越廣泛。本實用新型提出使用FPGA來替換MCU和DSP，完成數(shù)碼相機的調度和數(shù)字信號處理任務。FPGA用在數(shù)碼相機中，一方面縮小了電路板的面積，另一方面也便于電路的集成。
[0003]而數(shù)碼相機成像需要的FPGA的容量較大，要求FPGA的門電路較多，為便于說明，圖1示出了數(shù)碼相機中FPGA全部的功能模塊,其中，zero-bias adjust為零偏補償模塊、DCT為離散余弦變換模塊、Quantize為量化模塊、Huffman為哈夫曼編碼模塊、Archive inmemory為存儲模塊。由于功能模塊的數(shù)量較多，因此數(shù)碼相機中的FPGA需要較多的門電路，以完成一次對全部的功能模塊的配置，從而使得FPGA的容量較大。
實用新型內容
[0004]本實用新型實施例的目的在于提供一種數(shù)碼相機，旨在解決現(xiàn)有數(shù)碼相機中電路板的面積大和FPGA容量需求大的問題。
[0005]本實用新型實施例是這樣實現(xiàn)的，一種數(shù)碼相機，包括:
[0006]現(xiàn)場可編程門陣列FPGA ；
[0007]所述FPGA包括在不同時段，按照預先設定的第一部分配置數(shù)據的配置順序，分別加載第一部分配置數(shù)據中零偏補償模塊的配置數(shù)據、量化模塊的配置數(shù)據、存儲模塊的配置數(shù)據到所述FPGA的第一重配置區(qū)域；
[0008]所述FPGA包括在不同時段，按照預先設定的第二部分配置數(shù)據的配置順序，分別加載第二部分配置數(shù)據中離散余弦變換模塊的配置數(shù)據、編碼模塊的配置數(shù)據到所述FPGA的第二重配置區(qū)域；
[0009]與所述FPGA的第一重配置模塊以及第二重配置模塊的外部接口電路相連接，存儲零偏補償模塊的配置數(shù)據、離散余弦變換模塊的配置數(shù)據、量化模塊的配置數(shù)據、編碼模塊的配置數(shù)據、存儲模塊的配置數(shù)據的存儲設備；
[0010]與所述FPGA的外部接口電路連接，采集圖像數(shù)據的電荷藕合器件圖像傳感器CCD ;
[0011]與所述FPGA的外部接口電路連接，接收輸入信號和顯示輸出信號的顯示屏；
[0012]與所述FPGA的外部接口電路連接，拍攝圖像的鏡頭。
[0013]進一步地,還包括:[0014]與所述FPGA的第一重配置模塊以及第二重配置模塊內部電路相連接的，接收或輸出第一重配置模塊以及第二重配置模塊的輸出結果的緩存區(qū)域。
[0015]進一步地,還包括:
[0016]與所述FPGA的外部接口電路連接，外接所述顯示屏的顯示屏驅動電路。
[0017]進一步地，還包括:
[0018]與所述FPGA的外部接口電路連接，外接擴充存儲器的擴充存儲器接口電路。
[0019]進一步地,還包括:
[0020]與所述FPGA的外部接口電路連接，外接鏡頭的快門及光圈驅動電路。
[0021]進一步地,還包括:
[0022]與所述FPGA的外部接口電路連接，外接鏡頭的聚焦、變焦驅動電路。
[0023]進一步地,還包括:
[0024]與所述FPGA的外部接口電路連接，外接CCD的模數(shù)轉換器。
[0025]具體地，所述顯示屏為液晶顯示屏。在本實施例中，在不同時段，在預先劃分的重配置區(qū)域中，按照預先設定的第一部分配置數(shù)據的配置順序，采用第一重配置區(qū)域加載第一部分配置數(shù)據中不同模塊的配置數(shù)據，在不同時段，按照預先設定的第二部分配置數(shù)據的配置順序，采用第二重配置區(qū)域加載第二部分配置數(shù)據中不同模塊的配置數(shù)據。一方面，使用FPGA替換了 MCU和DSP，減小了電路板面積；另一方面，使用動態(tài)重構技術，提高了 FP G A的利用率；與此同時，使用本實用新型提到的FPGA動態(tài)重構的結構，還可以非常方便地進行數(shù)碼相機功能的拓展，也就是說在不改變FPGA容量的情況下，還可以繼續(xù)增加數(shù)碼相機圖像處理的模塊。
【專利附圖】

【附圖說明】
[0026]圖1是【背景技術】中提供的現(xiàn)有的數(shù)碼相機的圖像處理部分的模塊框圖；
[0027]圖2是本實用新型第一實施例提供的現(xiàn)有的數(shù)碼相機的結構框圖；
[0028]圖3是本實用新型第二實施例提供的數(shù)碼相機的運行流程。
【具體實施方式】
[0029]為了使本實用新型的目的、技術方案及優(yōu)點更加清楚明白，以下結合附圖及實施例，對本實用新型進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本實用新型，并不用于限定本實用新型。
[0030]在本實施例中，在不同時段，在預先劃分的重配置區(qū)域中，按照預先設定的第一部分配置數(shù)據的配置順序，采用第一重配置區(qū)域加載第一部分配置數(shù)據中不同模塊的配置數(shù)據，在不同時段，按照預先設定的第二部分配置數(shù)據的配置順序，采用第二重配置區(qū)域加載第二部分配置數(shù)據中不同模塊的配置數(shù)據。使用FPGA技術來實現(xiàn)數(shù)碼相機，縮小了電路板的面積，同時使用重構技術，提高了 F P G A的利用率。
[0031]圖2示出了本實用新型第一實施例提供的數(shù)碼相機的結構框圖。為了便于說明，僅不出了與本實施例相關的部分。
[0032]如圖2所示，該系統(tǒng)包括:
[0033]現(xiàn)場可編程門陣列FPGA21 ;[0034]所述FPGA包括在不同時段，按照預先設定的第一部分配置數(shù)據的配置順序，分別加載第一部分配置數(shù)據中零偏補償模塊的配置數(shù)據、量化模塊的配置數(shù)據、存儲模塊的配置數(shù)據到所述FPGA的第一重配置區(qū)域211 ；
[0035]所述FPGA包括在不同時段，按照預先設定的第二部分配置數(shù)據的配置順序，分別加載第二部分配置數(shù)據中離散余弦變換模塊的配置數(shù)據、編碼模塊的配置數(shù)據到所述FPGA的第二重配置區(qū)域212 ；
[0036]與所述FPGA的第一重配置模塊以及第二重配置模塊的外部接口電路相連接，存儲零偏補償模塊的配置數(shù)據、離散余弦變換模塊的配置數(shù)據、量化模塊的配置數(shù)據、編碼模塊的配置數(shù)據、存儲模塊的配置數(shù)據的存儲設備22 ；
[0037]與所述FPGA的外部接口電路連接，采集圖像數(shù)據的電荷藕合器件圖像傳感器CCD23 ；
[0038]與所述FPGA的外部接口電路連接，接收輸入信號和顯示輸出信號的顯示屏24 ；
[0039]與所述FPGA的外部接口電路連接，拍攝圖像的鏡頭25。
[0040]進一步地,還包括:
[0041]與所述FPGA的第一重配置模塊以及第二重配置模塊內部電路相連接的，接收或輸出第一重配置模塊以及第二重配置模塊的輸出結果的緩存區(qū)域。
[0042]進一步地,還包括:
[0043]與所述FPGA的外部接口電路連接，外接所述顯示屏的顯示屏驅動電路。
[0044]進一步地,還包括:
[0045]與所述FPGA的外部接口電路連接，外接擴充存儲器的擴充存儲器接口電路。
[0046]進一步地,還包括:
[0047]與所述FPGA的外部接口電路連接，外接鏡頭的快門及光圈驅動電路。
[0048]進一步地,還包括:
[0049]與所述FPGA的外部接口電路連接，外接鏡頭的聚焦、變焦驅動電路。
[0050]進一步地,還包括:
[0051]與所述FPGA的外部接口電路連接，外接CCD的模數(shù)轉換器。
[0052]具體地,所述顯示屏為液晶顯示屏。
[0053]圖3示出了本實用新型第二實施例提供的數(shù)碼相機的工作原理，是本實用新型第一實施例提供的數(shù)碼相機的運行流程，詳述如下:
[0054]在步驟S301中，獲取在數(shù)碼相機中預先存儲的第一部分配置數(shù)據和第二部分配置數(shù)據，所述第一部分配置數(shù)據包括零偏補償模塊的配置數(shù)據、量化模塊的配置數(shù)據、存儲模塊的配置數(shù)據，所述第二部分配置數(shù)據包括離散余弦變換模塊的配置數(shù)據、編碼模塊的配置數(shù)據；
[0055]在本實施例中，在數(shù)碼相機中預先存儲第一部分配置數(shù)據和第二部分配置數(shù)據至存儲設備中，所述第一部分配置數(shù)據包括零偏補償模塊的配置數(shù)據、量化模塊的配置數(shù)據、存儲模塊的配置數(shù)據，所述第二部分配置數(shù)據包括離散余弦變換模塊的配置數(shù)據、編碼模塊的配置數(shù)據。
[0056]在本實施例中，所述編碼模塊包括但不限于哈夫曼編碼模塊。
[0057]在本實施例中，通過存儲路徑，直接獲取在數(shù)碼相機中預先存儲的第一部分配置數(shù)據和第二部分配置數(shù)據，以便于后續(xù)調用第一部分配置數(shù)據和第二部分配置數(shù)據中的各組配置數(shù)據，在FPGA的電路直接根據該組數(shù)據快速完成配置。
[0058]在步驟S302中，在所述數(shù)碼相機的現(xiàn)場可編程門陣列(Field ProgrammableGate Array, FPGA)中，獲取預先劃分的重配置區(qū)域，所述重配置區(qū)域包括第一重配置區(qū)域以及第二重配置區(qū)域，所述第一重配置區(qū)域用于加載第一部分配置數(shù)據中的各個模塊的配置數(shù)據，所述第二重配置區(qū)域用于加載第二部分配置數(shù)據中的各個模塊的配置數(shù)據；
[0059]在本實施例中，在FPGA中劃分將配置區(qū)域劃分為第一重配置區(qū)域以及第二重配置區(qū)域，所述第一重配置區(qū)域用于加載第一部分配置數(shù)據中的各個模塊的配置數(shù)據，也就是加載第一部分配置數(shù)據中一個模塊的配置數(shù)據。所述第二重配置區(qū)域用于加載第二部分配置數(shù)據中的各個模塊的配置數(shù)據，也就是加載第二部分配置數(shù)據中一個模塊的配置數(shù)據。
[0060]在本實施例中，利用了 FPGA的可重構特性和并行處理特性，將重配置區(qū)域分成第一重配置區(qū)域以及第二重配置區(qū)域，從而在實用中，可進行并行獲取第一部分配置數(shù)據中的各個模塊的配置數(shù)據以及第二部分配置數(shù)據中的各個模塊的配置數(shù)據，從而提高了獲取數(shù)據的速度。
[0061]在步驟S303中，在不同時段，在預先劃分的重配置區(qū)域中，按照預先設定的第一部分配置數(shù)據的配置順序，采用第一重配置區(qū)域加載第一部分配置數(shù)據中不同模塊的配置數(shù)據，在不同時段，按照預先設定的第二部分配置數(shù)據的配置順序，采用第二重配置區(qū)域加載第二部分配置數(shù)據中不同模塊的配置數(shù)據。
[0062]在本實施例中，不同時段表示數(shù)碼相機成像的數(shù)據處理的步驟所對應的時段，各主要步驟如圖1所示。
[0063]在本實施例中，在配置的過程中，同一時間段，只將所述第一部分配置數(shù)據中的一組配置數(shù)據加載至與第一部分配置數(shù)據相對應的重配置區(qū)域，從而完了第一重配置區(qū)域的復用，從而降低了 FPGA的容量需求。
[0064]在本實施例中，在不同時段，按照預先設定的第二部分配置數(shù)據的配置順序，采用第二重配置區(qū)域加載第二部分配置數(shù)據中不同模塊的配置數(shù)據，包括:
[0065]在不同時段，按照預先設定的先將所述第二部分配置數(shù)據中離散余弦變換模塊的配置數(shù)據加載至與第二重配置區(qū)域，然后將編碼模塊加載至第二重配置區(qū)域的順序，
[0066]采用第二重配置區(qū)域加載第二部分配置數(shù)據中不同模塊的配置數(shù)據。
[0067]在本實施例中，在配置的過程中，同一時間段，只將所述第二部分配置數(shù)據中的二組配置數(shù)據加載至與第二部分配置數(shù)據相對應的重配置區(qū)域，從而完了第二重配置區(qū)域的復用，從而降低了 FPGA的容量需求。
[0068]在本實施例中，流水化的配置過程，各組配置數(shù)據塊必須按照先后順序進行配置，當一個配置數(shù)據塊完成配置工作之后，就可以開始進入到運行狀態(tài)，而后續(xù)的配置數(shù)據塊同時開始進行配置過程，整個配置過程實現(xiàn)流水化，降低了 FPGA的容量需求，同時無需全部模塊配置完畢，即可執(zhí)行成像的處理。
[0069]在本實施例中，通過將F P G A的配置過程進行分割，形成第一重配置區(qū)域和第二配置區(qū)域，在配置過程中，對第一重配置區(qū)域和第二配置區(qū)域進行時分復用，減少了 FPGA的容量需求，此外，配置數(shù)據完成配置工作后即可開始運行，使得任務的運行無需等待F PG A全部的重構配置過程完成，以達到減少重構配置延時，提高F P G A利用率，優(yōu)化配置過程，不依賴于硬件支持，不需要預測技術，不需要改變原程序結構；采用流水化配置過程，從而隱藏配置時間，減少系統(tǒng)開銷。
[0070]在本實施例中，在不同時段，在預先劃分的重配置區(qū)域中，按照預先設定的第一部分配置數(shù)據的配置順序，采用第一重配置區(qū)域加載第一部分配置數(shù)據中不同模塊的配置數(shù)據，在不同時段，按照預先設定的第二部分配置數(shù)據的配置順序，采用第二重配置區(qū)域加載第二部分配置數(shù)據中不同模塊的配置數(shù)據。從而解決了現(xiàn)有數(shù)碼相機中FPGA容量需求大的問題，從而降低了 FPGA的容量需求，提高了 F P G A的利用率。與此同時，使用本實用新型提到的FPGA動態(tài)重構的結構，還可以非常方便地進行數(shù)碼相機功能的拓展，也就是說在不改變FPGA容量的情況下，還可以繼續(xù)增加數(shù)碼相機圖像處理的模塊。
[0071]以上所述僅為本實用新型的較佳實施例而已，并不用以限制本實用新型，凡在本實用新型的精神和原則之內所作的任何修改、等同替換和改進等，均應包含在本實用新型的保護范圍之內。
【權利要求】
1.一種數(shù)碼相機，其特征在于，包括: 現(xiàn)場可編程門陣列FPGA ； 所述FPGA包括在不同時段，按照預先設定的第一部分配置數(shù)據的配置順序，分別加載第一部分配置數(shù)據中零偏補償模塊的配置數(shù)據、量化模塊的配置數(shù)據、存儲模塊的配置數(shù)據到所述FPGA的第一重配置區(qū)域； 所述FPGA包括在不同時段，按照預先設定的第二部分配置數(shù)據的配置順序，分別加載第二部分配置數(shù)據中離散余弦變換模塊的配置數(shù)據、編碼模塊的配置數(shù)據到所述FPGA的第二重配置區(qū)域； 與所述FPGA的第一重配置模塊以及第二重配置模塊的外部接口電路相連接，存儲零偏補償模塊的配置數(shù)據、離散余弦變換模塊的配置數(shù)據、量化模塊的配置數(shù)據、編碼模塊的配置數(shù)據、存儲模塊的配置數(shù)據的存儲設備； 與所述FPGA的外部接口電路連接，采集圖像數(shù)據的電荷藕合器件圖像傳感器CCD ； 與所述FPGA的外部接口電路連接，接收輸入信號和顯示輸出信號的顯示屏； 與所述FPGA的外部接口電路連接，拍攝圖像的鏡頭。
2.如權利要求1所述的數(shù)碼相機，其特征在于，所述數(shù)碼相機，還包括: 與所述FPGA的第一重配置模塊以及第二重配置模塊內部電路相連接的，接收或輸出第一重配置模塊以及第二重配置模塊的輸出結果的緩存區(qū)域。
3.如權利要求1所述的數(shù)碼相機，其特征在于，所述數(shù)碼相機，還包括: 與所述FPGA的外部接口電路連接，外接所述顯示屏的顯示屏驅動電路。
4.如權利要求1所述的數(shù)碼相機，其特征在于，所述數(shù)碼相機，還包括: 與所述FPGA的外部接口電路連接，外接鏡頭的快門及光圈驅動電路。
5.如權利要求1所述的數(shù)碼相機，其特征在于，所述數(shù)碼相機，還包括: 與所述FPGA的外部接口電路連接，外接鏡頭的聚焦、變焦驅動電路。
6.如權利要求1所述的數(shù)碼相機，其特征在于，所述數(shù)碼相機，還包括: 與所述FPGA的外部接口電路連接，外接CCD的模數(shù)轉換器。
7.如權利要求1或3所述的數(shù)碼相機，其特征在于，所述顯示屏為液晶顯示屏。
【文檔編號】H04N5/225GK203800998SQ201320668676
【公開日】2014年8月27日 申請日期:2013年10月28日 優(yōu)先權日:2013年9月9日
【發(fā)明者】賀敬凱, 李春霞, 趙海港 申請人:深圳信息職業(yè)技術學院