Ip網(wǎng)絡接入設備的制作方法
【專利摘要】本實用新型公開了一種IP網(wǎng)絡接入設備，它包括了供電模塊、設備底板、ARM處理器模塊、話音處理DSP模塊以及用戶接口模塊，ARM處理器模塊、話音處理DSP模塊以及用戶接口模塊通過接插件與設備底板連接，設備底板通過FPGA將用戶接口模塊與話音處理DSP模塊連接，ARM處理器通過并行總線與底板FPGA與話音處理DSP模塊通信，話音處理DSP模塊設計基于專用話音處理DSP芯片，用戶接口模塊實現(xiàn)了外圍語音終端的接入。本實用新型不僅實現(xiàn)了語音網(wǎng)關的功能，而且實現(xiàn)了小型語音交換網(wǎng)絡和混音器功能，根據(jù)實際情況增加的監(jiān)聽測試功能為現(xiàn)場安裝調(diào)試提供了便捷的條件。設備采用的模塊化的設計方式使得設備便于硬件升級的同時，能夠?qū)崿F(xiàn)多種用戶電路方式的接入。
【專利說明】IP網(wǎng)絡接入設備
【技術領域】
[0001 ] 本實用新型涉及一種話音編解碼以及網(wǎng)絡接入設備，尤其涉及一種將數(shù)字交換網(wǎng)絡功能，語音編碼壓縮功能，混音功能以及網(wǎng)絡接入與數(shù)據(jù)處理功能合為一體的話音接入處理設備。
【背景技術】
[0002]隨著我國國民經(jīng)濟的持續(xù)穩(wěn)定發(fā)展和改革開放的不斷深入，多種多樣，品種繁多的空中飛行活動對空管系統(tǒng)發(fā)展，特別是低空空域通信保障建設提出了新的、更高的要求。現(xiàn)有的話音管制系統(tǒng)多基于電路交換的原理，導致了體系存在如下不足:電臺作用范圍有限；電臺資源無法共享；系統(tǒng)擴展性較差等。為了提高已有通信站點電臺資源的利用率，解決現(xiàn)有話音保障網(wǎng)絡存在的問題，設計將話音接入IP傳輸網(wǎng)絡，將通信站點組網(wǎng)。其中一種關鍵設備就是IP網(wǎng)絡接入設備。

【發(fā)明內(nèi)容】

[0003]發(fā)明目的:本實用新型要解決的技術問題是提供一種IP網(wǎng)絡接入設備，它能夠?qū)崿F(xiàn)模擬話音數(shù)字化壓縮處理后通過網(wǎng)絡進行傳輸，同時具備混音組功能以及數(shù)字交換網(wǎng)絡功能的話音處理設備。
[0004]技術方案:一種IP網(wǎng)絡接入設備，其特征在于:包括供電模塊，設備底板，ARM處理器模塊，話音處理DSP模塊以及用戶接口模塊，ARM處理器模塊、話音處理DSP模塊以及用戶接口模塊通過接插件與設備底板連接，在設備底板上設置DCDC電源、監(jiān)聽測試部分、網(wǎng)絡接口、FPGA以及用戶接口，網(wǎng)絡接口以及FPGA通過并行總線與ARM處理器模塊連接，設備底板通過FPGA將用戶接口模塊與話音處理DSP模塊連接，F(xiàn)PGA與話音處理DSP模塊以及用戶接口通過PCM總線連接，ARM處理器模塊與話音處理DSP模塊通過HPI總線連接，
[0005]設備底板中的FPGA構(gòu)建了 30*30的數(shù)字話音交換網(wǎng)絡以及4組混音器。
[0006]話音處理DSP模塊中的話音處理芯片包括G.729、G.723、G.722語音壓縮算法，且將壓縮后的語音數(shù)據(jù)包自動封包為RTP數(shù)據(jù)包供網(wǎng)絡傳輸。
[0007]ARM處理器模塊采用ARM9核心處理器。
[0008]供電模塊提供了 ±5V與-48V三種電壓供各功能模塊使用，DCDC電源將供電模塊I提供的+5V電壓轉(zhuǎn)化為設備底板上集成電路芯片所需要的+3.3V，+2.5V，+1.8V以及+1.2V四種規(guī)格的電壓。
[0009]有益效果:本實用新型與現(xiàn)有的相關產(chǎn)品相比，其顯著的優(yōu)點是:
[0010]a)本實用新型實現(xiàn)了 30*30的數(shù)字話音交換矩陣功能，交換矩陣的實現(xiàn)使得IP網(wǎng)絡接入設備的功能實現(xiàn)更加靈活，在交換矩陣的基礎上實現(xiàn)了混音輸出功能以及設備自測功能。IP網(wǎng)絡接入設備混音輸出功能包括4組混音組，混音組成員為5名。設備自測功能實現(xiàn)了在沒有外圍設備的情況下通過前端手柄接口實現(xiàn)用戶接口電氣性能測試以及網(wǎng)絡功能測試，并且通過網(wǎng)絡配置能夠?qū)崿F(xiàn)監(jiān)聽30*30交換矩陣中任一時隙的話音數(shù)據(jù)。[0011]b)本實用新型采用專用的話音處理芯片，能夠?qū)崿F(xiàn)G.729、G.723等多種語音壓縮算法，并能夠?qū)嚎s后的語音數(shù)據(jù)包自動封包為RTP數(shù)據(jù)包進行網(wǎng)路傳輸。
[0012]c)本實用新型采用模塊化的設計思路，各模塊間采用通用接口連接，設備硬件升級便捷，外圍用戶接口可以根據(jù)實際情況更換相應的用戶接口模塊。
[0013]d)本實用新型核心處理器采用ARM9處理器，成功降低了設備功耗，在設備滿負荷運行過程中實測設備功耗僅9W。
【專利附圖】

【附圖說明】
[0014]圖1是本實用新型邏輯原理圖。
【具體實施方式】
[0015]下面結(jié)合附圖對本實用新型作進一步的詳細描述。
[0016]本實用新型的IP網(wǎng)絡接入設備包括供電模塊I，設備底板2，ARM處理器模塊3，話音處理DSP模塊4以及用戶接口模塊5。供電模塊I向設備底板提供了 ±5V與-48V三種電壓供各功能模塊使用。設備底板2包括D⑶C電源21、監(jiān)聽測試部分22、網(wǎng)絡接口 23、FPGA24以及用戶接口 25。D⑶C電源21通過D⑶C電源芯片將供電模塊I提供的+5V電壓轉(zhuǎn)化為設備底板2上集成電路芯片所需要的+3.3V，+2.5V，+1.8V以及+1.2V四種規(guī)格的電壓。監(jiān)聽測試部分22功能包括了時隙監(jiān)聽以及端口測試用于設備輔助測試。網(wǎng)絡接口 23以及FPGA24通過并行總線與ARM處理器模塊3連接。FPGA24與話音處理DSP模塊4以及用戶接口 25通過PCM總線連接，PCM總線用于傳輸話音數(shù)據(jù)。FPGA24完成了數(shù)字話音交換網(wǎng)絡與混音器功能，同時收集用戶接口模塊連接的終端信息上報給ARM處理器模塊3。ARM處理器模塊3與話音處理DSP模塊4通過HPI總線連接。ARM處理器模塊3通過HPI總線實現(xiàn)對話音處理DSP模塊的寄存器配置與定時數(shù)據(jù)傳輸。
[0017]本實用新型的IP網(wǎng)絡接入設備的工作流程為:設備上電后，ARM處理器模塊3通過并行總線實現(xiàn)對設備底板2上的網(wǎng)絡接口 23，F(xiàn)PGA24內(nèi)部狀態(tài)寄存器以及話音處理DSP模塊4的初始化配置。當有話音數(shù)據(jù)通過用戶接口模塊5輸入時，用戶接口模塊5上的語音編解碼芯片將模擬話音數(shù)據(jù)64K非線性采樣后，通過PCM數(shù)據(jù)總線將數(shù)字話音數(shù)據(jù)傳輸至FPGA24，通過FPGA24內(nèi)部實現(xiàn)的數(shù)字交換網(wǎng)絡交換至對應話音處理DSP模塊4的PCM總線上，話音處理DSP模塊4接收到數(shù)據(jù)后，對數(shù)據(jù)進行壓縮編碼同時將數(shù)據(jù)封裝為RTP數(shù)據(jù)包，ARM處理器模塊3通過HPI總線定時對話音處理DSP4模塊的內(nèi)部存儲單元讀取壓縮后的語音數(shù)據(jù)，完成對語音數(shù)據(jù)的封包后，根據(jù)設備配置的數(shù)據(jù)，通過網(wǎng)絡接口 23傳輸數(shù)據(jù)包。當有話音數(shù)據(jù)從網(wǎng)絡方向傳輸至本實用新型的設備時，ARM處理器模塊3接收數(shù)據(jù)并完成解包操作。通過HPI總線，解包后的RTP數(shù)據(jù)包傳輸至話音處理DSP模塊4，話音處理DSP模塊4完成對數(shù)據(jù)的解碼處理后通過PCM總線將話音數(shù)據(jù)傳輸至FPGA24，通過FPGA24內(nèi)部的數(shù)字交換網(wǎng)絡交換至對應的用戶接口模塊5的PCM總線上。當有多個方向的網(wǎng)絡數(shù)據(jù)同時要求在一個用戶接口輸出時，話音數(shù)據(jù)將被交換至FPGA24內(nèi)部的混音器，完成混音后再次被交換至對應的用戶接口模塊5的PCM總線上。用戶接口模塊5的語音編解碼芯片完成數(shù)據(jù)解碼后從用戶接口輸出模擬話音數(shù)據(jù)。
【權利要求】
1.一種IP網(wǎng)絡接入設備，其特征在于:包括供電模塊(1)，設備底板(2)，ARM處理器模塊(3)，話音處理DSP模塊(4)以及用戶接口模塊(5)，ARM處理器模塊(3)、話音處理DSP模塊(4)以及用戶接口模塊(5)通過接插件與設備底板(2)連接，在設備底板(2)上設置D⑶C電源(21)、監(jiān)聽測試部分(22)、網(wǎng)絡接口(23)、FPGA(24)以及用戶接口(25)，網(wǎng)絡接口(23)以及FPGA (24)通過并行總線與ARM處理器模塊(3)連接，設備底板(2)通過FPGA (24)將用戶接口模塊(5)與話音處理DSP模塊(4)連接，F(xiàn)PGA (24)與話音處理DSP模塊(4)以及用戶接口(25)通過PCM總線連接，ARM處理器模塊(3)與話音處理DSP模塊(4)通過HPI總線連接。
2.根據(jù)權利要求1所述的IP網(wǎng)絡接入設備，其特征在于:設備底板(2)中的FPGA(24)構(gòu)建了 30*30的數(shù)字話音交換網(wǎng)絡以及4組混音器。
3.根據(jù)權利要求1所述的IP網(wǎng)絡接入設備，其特征在于:話音處理DSP模塊(4)中的話音處理芯片包括G.729、G.723、G.722語音壓縮算法，且將壓縮后的語音數(shù)據(jù)包自動封包為RTP數(shù)據(jù)包供網(wǎng)絡傳輸。
4.根據(jù)權利要求1所述的IP網(wǎng)絡接入設備，其特征在于:ARM處理器模塊(3)采用ARM9核心處理器。
5.根據(jù)權利要求1所述的IP網(wǎng)絡接入設備，其特征在于:供電模塊(I)提供了±5V與-48V三種電壓供各功能模塊使用，DCDC電源(21)將供電模塊I提供的+5V電壓轉(zhuǎn)化為設備底板(2)上集成電路芯片所需要的+3.3V，+2.5V，+1.8V以及+1.2V四種規(guī)格的電壓。
【文檔編號】H04M7/00GK203632740SQ201320684394
【公開日】2014年6月4日 申請日期:2013年11月1日 優(yōu)先權日:2013年11月1日
【發(fā)明者】石瀟竹, 羌凌飛, 孫英暉, 蔣佳俊 申請人:中國電子科技集團公司第二十八研究所