固態(tài)噪聲抑制電路及互補金屬氧化物半導體圖像傳感器的制造方法
【專利摘要】本實用新型公開了一種固態(tài)噪聲抑制電路及互補金屬氧化物半導體圖像傳感器，在上述電路中，列并行AD轉換電路，其一端接入AD基準電壓，其另一端與列信號線相連接，用于接收單位像素依次產生的復位信號和有效像素信號，并將復位信號轉換為第一數字信號以及將有效像素信號轉換為第二數字信號；列并行數字減法器，與列并行AD轉換電路相連接，用于依次接收來自于列并行AD轉換電路的第一數字信號和第二數字信號，并對第一數字信號與第二數字信號執(zhí)行減法運算，獲取圖像信號。根據本實用新型提供的技術方案，進而降低了AD轉換電路的轉換速率，同時也降低了因AD轉換電路的高速轉換所帶來的高頻噪聲。
【專利說明】固態(tài)噪聲抑制電路及互補金屬氧化物半導體圖像傳感器
【技術領域】
[0001]本實用新型涉及信號處理領域，具體而言，涉及一種固態(tài)噪聲抑制電路及互補金屬氧化物半導體圖像傳感器。
【背景技術】
[0002]目前，相關技術中所采用的固態(tài)噪聲抑制方法可以包括但不限于以下之一:幀緩沖、列并行相關雙米樣(Correlated-Double-Sampling，簡稱為(DS)，其中，列并行CDS方法是將有效像素信號與復位信號通過每一列的⑶S電路進行減法運算，從而抑制像素放大器之間的閾值偏差。
[0003]下面通過一個像素點的信號轉移過程對列并行⑶S電路的工作原理做進一步地詳細描述。
[0004]在每一列的像素點下方均設置一個⑶S電路。當某個單位像素的像素點信號被選中之后，首先進入列信號線，其次再進入⑶S電路，通過⑶S電路將有效像素信號與復位信號輸出至差動放大器中進行減法運算，從而可以抑制固態(tài)噪聲，然后將處理后的信號通過列選擇電路進入到行信號線，最后逐一通過模擬-數字轉換器(ADC)，將模擬信號轉換為數字信號進行輸出。因此，該方式的處理步驟可以歸納為:像素輸出一CDS —ADC。此種處理方式雖然可以去除像素放大器之間的閾值偏差，從而達到抑制固態(tài)噪聲的目的，但是列并行⑶S電路同時也存在以下缺陷:
[0005]缺陷一、不同的列并行⑶S電路之間存在偏差，因此會產生新的固態(tài)噪聲，此種固態(tài)噪聲呈現(xiàn)豎條狀，從某種意義上來講比像素原有的固態(tài)噪聲更為嚴重。
[0006]缺陷二、每個列并行CDS電路中均需具備兩個電容，而電容又是提高集成度的最大瓶頸，故而，由于列并行CDS電路需要2倍于列數的電容，因此，不利于集成。
[0007]缺陷三、整個互補金屬氧化物半導體(Complementary-Metal-Oxide-Semiconductor，簡稱為CMOS)中只有一個AD轉換器，而為了確保其輸出的幀率，AD轉換器的轉換速度需要做到非常快，例如:如果期望達到1080P/25f的輸出，則AD轉換器的轉換速度= 1920*1080*25=51.84MHz，其中，處于高速運行狀態(tài)的AD轉換器自身也將產生噪聲。
實用新型內容
[0008]本實用新型提供了一種固態(tài)噪聲抑制電路及互補金屬氧化物半導體圖像傳感器，以至少解決相關技術中所采用的固態(tài)噪聲抑制電路對AD轉換器的轉換速度要求較高并且會產生額外噪聲的問題。
[0009]根據本實用新型的一個方面，提供了一種固態(tài)噪聲抑制電路。
[0010]根據本實用新型的固態(tài)噪聲抑制電路包括:列并行AD轉換電路，其一端接入AD基準電壓，其另一端與列信號線相連接，用于接收單位像素依次產生的復位信號和有效像素信號，并將復位信號轉換為第一數字信號以及將有效像素信號轉換為第二數字信號；列并行數字減法器，與列并行AD轉換電路相連接，用于依次接收來自于列并行AD轉換電路的第一數字信號和第二數字信號，并對第一數字信號與第二數字信號執(zhí)行減法運算，獲取圖像信號。
[0011]優(yōu)選地，列并行AD轉換電路通過單刀雙擲開關與列并行數字減法器相連接。
[0012]優(yōu)選地，列并行數字減法器，用于在單刀雙擲開關與該列并行數字減法器的第一輸入端相連接時，接收第一數字信號并緩存。
[0013]優(yōu)選地，列并行數字減法器，用于在單刀雙擲開關與該列并行數字減法器的第二輸入端相連接時，接收第二數字信號并緩存。
[0014]優(yōu)選地，列并行數字減法器為⑶S電路。
[0015]優(yōu)選地，上述電路還包括:列選擇電路；列選擇電路，與列并行數字減法器相連接，用于接收來自于列并行數字減法器的圖像信號，并經由行信號線對圖像信號進行顯示輸出。
[0016]優(yōu)選地，上述電路還包括:列信號線；列信號線，用于傳輸由單位像素依次產生的復位信號和有效像素信號。
[0017]優(yōu)選地，上述電路還包括:行信號線；行信號線，用于采用行驅動信號對圖像信號進行顯示輸出。
[0018]根據本實用新型的另一方面，提供了一種互補金屬氧化物半導體圖像傳感器。
[0019]根據本實用新型的互補金屬氧化物半導體圖像傳感器包括:上述固態(tài)噪聲抑制電路。
[0020]通過本實用新型，采用列并行AD轉換電路接收單位像素依次產生的復位信號和有效像素信號，并將復位信號轉換為第一數字信號以及將有效像素信號轉換為第二數字信號；列并行數字減法器依次接收來自于列并行AD轉換電路的第一數字信號和第二數字信號，并對第一數字信號與第二數字信號執(zhí)行減法運算，獲取圖像信號，即針對每一列單位像素分配設置一個AD轉換電路，并且在將每個單位像素所產生的復位信號和有效像素信號均變換成數字信號之后，再依次輸入數字減法器進行數字域的減法運算，由此，與相關技術中僅為全部單位像素配置一個AD轉換電路相比，本實用新型中所提供的每個AD轉換電路所需的變換速度大幅降低，其產生的額外噪聲明顯消除，由此解決了相關技術中所采用的固態(tài)噪聲抑制電路對AD轉換器的轉換速度要求較高并且會產生額外噪聲的問題，進而降低了 AD轉換電路的轉換速率，同時也降低了因AD轉換電路的高速轉換所帶來的高頻噪聲。
【專利附圖】

【附圖說明】
[0021]此處所說明的附圖用來提供對本實用新型的進一步理解，構成本申請的一部分，本實用新型的示意性實施例及其說明用于解釋本實用新型，并不構成對本實用新型的不當限定。在附圖中:
[0022]圖1是根據本實用新型實施例的固態(tài)噪聲抑制電路的結構示意圖；
[0023]圖2是根據本實用新型優(yōu)選實施例的固態(tài)噪聲抑制電路的結構示意圖。
[0024]以上附圖中的標記如下所示:10、列并行AD轉換電路；12、列并行數字減法器；14、列選擇電路；16、列信號線；18、行信號線；120、第一輸入端；122、第二輸入端。
【具體實施方式】[0025]下文中將參考附圖并結合實施例來詳細說明本實用新型。需要說明的是，在不沖突的情況下，本申請中的實施例及實施例中的特征可以相互組合。
[0026]圖1是根據本實用新型實施例的固態(tài)噪聲抑制電路的結構示意圖。如圖1所示，該固態(tài)噪聲抑制電路可以包括:列并行AD轉換電路10，其一端接入AD基準電壓，其另一端與列信號線相連接，用于接收單位像素依次產生的復位信號和有效像素信號，并將復位信號轉換為第一數字信號以及將有效像素信號轉換為第二數字信號；列并行數字減法器12，與列并行AD轉換電路相連接，用于依次接收來自于列并行AD轉換電路的第一數字信號和第二數字信號，并對第一數字信號與第二數字信號執(zhí)行減法運算，獲取圖像信號。
[0027]相關技術中所采用的固態(tài)噪聲抑制電路對AD轉換器的轉換速度要求較高并且會產生額外噪聲。采用如圖1所示的固態(tài)噪聲抑制電路，列并行AD轉換電路接收單位像素依次產生的復位信號和有效像素信號，并將復位信號轉換為第一數字信號以及將有效像素信號轉換為第二數字信號；列并行數字減法器依次接收來自于列并行AD轉換電路的第一數字信號和第二數字信號，并對第一數字信號與第二數字信號執(zhí)行減法運算，獲取圖像信號，即針對每一列單位像素分配設置一個AD轉換電路，并且在將每個單位像素所產生的復位信號和有效像素信號均變換成數字信號之后，再依次輸入數字減法器進行數字域的減法運算，由此，與相關技術中僅為全部單位像素配置一個AD轉換電路相比，本實用新型中所提供的每個AD轉換電路所需的變換速度大幅降低，其產生的額外噪聲明顯消除，由此解決了相關技術中所采用的固態(tài)噪聲抑制電路對AD轉換器的轉換速度要求較高并且會產生額外噪聲的問題，進而降低了 AD轉換電路的轉換速率，同時也降低了因AD轉換電路的高速轉換所帶來的高頻噪聲。
[0028]在優(yōu)選實施過程中，上述固態(tài)噪聲抑制電路可以設置于CMOS圖像傳感器(CMOSImage Sensor)中。CMOS Image Sensor的信號處理方式由其內部電路架構和工藝特性決定。CMOS的固態(tài)噪聲的來源可以包括以下兩種:
[0029]來源一、像素放大器偏差；
[0030]來源二、光電二極管的暗電流。
[0031]相關技術中的CMOS Image Sensor所采用的內部電路架構僅為每一列的像素點下方配置一個⑶S電路，而在對各列像素點進行顯示輸出時，僅在行信號線上設置一個AD轉換器。因此，對該AD轉換器的轉換速率要求極高，并且處于高速運行狀態(tài)的AD轉換器自身還將產生額外的高頻噪聲。相比之下，本實用新型所采用的技術方案可以通過列并行AD電路結合數字減法器的結構設計不僅同樣可以達到降低CMOS固態(tài)噪聲的目的，而且還能夠大幅降低因AD轉換電路的高速轉換所帶來的高頻噪聲。
[0032]在優(yōu)選實施過程中，上述列并行數字減法器12可以為⑶S電路。
[0033]列并行AD方式可以將有效像素信號與復位信號通過每一列的AD電路進行AD轉換，然后將轉換后得到的數字信號分別輸入至CDS電路，由CDS電路將兩者在數字域上進行減法運算(下文簡稱為數字CDS)，不僅能夠有效地抑制固態(tài)噪聲，同時還能夠規(guī)避列并行CDS電路的列間差異，即豎狀條紋現(xiàn)象的發(fā)生得到了充分的抑制，由此達到了更好的固態(tài)噪聲抑制效果。此外，由于相關技術中所采用的CDS電路由于是直接從列信號線接收到的有效像素信號與復位信號，因此，為了能夠執(zhí)行模擬信號之間的減法運算，需要在每個CDS電路中設置兩個電容。而采用本實用新型的優(yōu)選實施例所提供的電路結構設計，由于首先將從列信號線接收到的有效像素信號與復位信號分別轉換成兩種數字信號，因此，在CDS電路中所執(zhí)行的是數字信號之間的減法運算。由此，可以節(jié)省在列并行CDS電路中所使用的電容，從而更加有利于硬件的集成設計。
[0034]優(yōu)選地，如圖2所示，上述電路還可以包括:列信號線16 ;列信號線16，用于傳輸
由單位像素依次產生的復位信號和有效像素信號。
[0035]在優(yōu)選實施例中，在每一列的像素點下方均存在一個AD轉換電路和一個數字減法器(例如:數字CDS電路)。當某一個特定像素點信號被選中后，在單位像素中通過光電轉換生成的復位信號和有效像素信號首先進入列信號線，其次再進入AD轉換電路。
[0036]優(yōu)選地，如圖2所示，列并行AD轉換電路10可以通過單刀雙擲開關與列并行數字減法器12相連接。
[0037]優(yōu)選地，如圖2所示，列并行數字減法器12，用于在單刀雙擲開關與該列并行數字減法器的第一輸入端120相連接時，接收第一數字信號并緩存。
[0038]優(yōu)選地，如圖2所示，列并行數字減法器12，用于在單刀雙擲開關與該列并行數字減法器的第二輸入端122相連接時，接收第二數字信號并緩存。
[0039]在優(yōu)選實施例中，在每一列像素點下方的AD轉換電路與數字減法器之間可以采用單刀雙擲開關進行連接。AD轉換電路先從列信號線接收復位信號，并將復位信號轉換為第一數字信號。當單刀雙擲開關與數字減法器的第一輸入端進行連接時，AD轉換電路將第一數字信號發(fā)送至數字減法器的緩存中。AD轉換電路再從列信號線接收有效像素信號，并將有效像素信號轉換為第二數字信號。當單刀雙擲開關與數字減法器的第二輸入端進行連接時，AD轉換電路將第二數字信號發(fā)送至數字減法器的緩存中。即AD轉換電路分別將有效像素信號和復位信號均轉換成相應的數字信號，并通過一個單刀雙擲開關配合緩存器將上述兩個數字信號接入數字減法器的輸入端。
[0040]優(yōu)選地，如圖2所示，上述電路還可以包括:列選擇電路14 ;列選擇電路14，與列并行數字減法器相連接，用于接收來自于列并行數字減法器的圖像信號，并經由行信號線對圖像信號進行顯示輸出。
[0041]優(yōu)選地，如圖2所示，上述電路還可以包括:行信號線18 ;行信號線18，用于采用行驅動信號對圖像信號進行顯示輸出。
[0042]在優(yōu)選實施例中，數字減法器通過對第一數字信號和第二數字信號進行減法運算得到去噪聲后的圖像信號。然后當列選擇電路通過選取將要對該列去噪聲后的圖像信號進行輸出時，需要將去噪聲后的圖像信號輸入至行信號線。最后由行信號線采用行驅動信號逐一輸出。
[0043]因此，本實用新型的上述優(yōu)選實施例所采用的信號處理過程可以歸納為:復位信號輸出一AD轉換電路一緩存器一有效信號輸出一AD轉換電路一緩存器一數字減法器一去噪聲后的圖像信號。由此可見，在上述信號處理過程中需要進行兩次AD轉換，然后將復位信號和有效圖像信號在數字域上進行減法運算。
[0044]綜上所述，本實用新型提供的實施例所采用的列并行AD轉換電路與數字減法器相結合的信號處理方式，其優(yōu)勢在于以下幾點:
[0045]( I)可以有效地規(guī)避列并行⑶S電路的列間偏差問題，即豎狀條紋現(xiàn)象的發(fā)生得到了充分的抑制。[0046](2)可以節(jié)省在列并行CDS電路中所使用的電容，從而更加有利于集成。
[0047](3)在每一列像素點均配置一個AD轉換電路，那么AD轉換電路的轉換速度可以有所減慢，例如:如果期望達到1080P/25f的輸出，則AD轉換電路的轉換速度=1080*25*2=54KHz (由于相關技術中僅配置一個AD轉換電路，因此，在以1080P/25f輸出為例的情況下，其分辨率為1920*1080，因此，AD轉換電路的轉換速度= 1920*1080*25=51.84MHz ;而在本實用新型的優(yōu)選實施例中，由于每一列均設置一個AD轉換電路(共設置1920個AD轉換電路)，每個AD轉換電路需要對復位信號和有效像素信號進行兩次AD轉換，因此，AD轉換電路的轉換速度=1080*25*2=54KHz)，與列并行AD轉換電路的51.84MHz速度相比，AD轉換電路的轉換速率降低了 1000倍，進而降低了高頻噪聲。
[0048](4)列并行AD轉換電路更加有利于高幀率的輸出。由于列并行AD轉換電路的轉換速率較低，因此，只要將AD轉換電路的轉換速度提高一倍，那么其輸出的幀率也將隨之提高一倍，例如:當AD轉換電路的轉換速率增加到432KHz時，其輸出的幀率即可達到200frame/s，而432KHz的速度相對于51.84MHz而言，依舊屬于低速。
[0049](5)在運用列并行AD轉換電路之后，當進行橫向數據轉移時，在行信號線上傳輸的也是數字信號，由此，與在行信號線上傳輸模擬信號相比，增強了抗干擾性。
[0050]從以上的描述中，可以看出，上述實施例實現(xiàn)了如下技術效果(需要說明的是這些效果是某些優(yōu)選實施例可以達到的效果):采用本實用新型所提供的技術方案在有效抑制固態(tài)噪聲的同時還能規(guī)避豎狀條紋現(xiàn)象的發(fā)生；采用基于列并行AD轉換電路的信號處理架構以提高輸出幀率簡便易行，尤其對于高速和超高速抓拍應用而言極為適用；此外，采用列并行AD轉換技術還可以提高集成度，即可以將AD轉換電路設置在每一個像素點中。
[0051]以上所述僅為本實用新型的優(yōu)選實施例而已，并不用于限制本實用新型，對于本領域的技術人員來說，本實用新型可以有各種更改和變化。凡在本實用新型的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本實用新型的保護范圍之內。
【權利要求】
1.一種固態(tài)噪聲抑制電路，其特征在于，包括: 列并行模擬-數字AD轉換電路，其一端接入AD基準電壓，其另一端與列信號線相連接，用于接收單位像素依次產生的復位信號和有效像素信號，并將所述復位信號轉換為第一數字信號以及將所述有效像素信號轉換為第二數字信號； 列并行數字減法器，與所述列并行AD轉換電路相連接，用于依次接收來自于所述列并行AD轉換電路的所述第一數字信號和所述第二數字信號，并對所述第一數字信號與所述第二數字信號執(zhí)行減法運算，獲取圖像信號。
2.根據權利要求1所述的電路，其特征在于，所述列并行AD轉換電路通過單刀雙擲開關與所述列并行數字減法器相連接。
3.根據權利要求2所述的電路，其特征在于，所述列并行數字減法器，用于在所述單刀雙擲開關與該列并行數字減法器的第一輸入端相連接時，接收所述第一數字信號并緩存。
4.根據權利要求2所述的電路，其特征在于，所述列并行數字減法器，用于在所述單刀雙擲開關與該列并行數字減法器的第二輸入端相連接時，接收所述第二數字信號并緩存。
5.根據權利要求1所述的電路，其特征在于，所述列并行數字減法器為相關雙采樣CDS電路。
6.根據權利要求1所述的電路，其特征在于，所述電路還包括:列選擇電路； 所述列選擇電路，與所述列并行數字減法器相連接，用于接收來自于所述列并行數字減法器的所述圖像信號，并經由行信號線對所述圖像信號進行顯示輸出。
7.根據權利要求1所述的電路，其特征在于，所述電路還包括:列信號線； 所述列信號線，用于傳輸由所述單位像素依次產生的所述復位信號和所述有效像素信號。
8.根據權利要求6所述的電路，其特征在于，所述電路還包括:所述行信號線； 所述行信號線，用于采用行驅動信號對所述圖像信號進行顯示輸出。
9.一種互補金屬氧化物半導體圖像傳感器，其特征在于，包括:權利要求1至8中任一項所述的固態(tài)噪聲抑制電路。
【文檔編號】H04N5/357GK203608275SQ201320687718
【公開日】2014年5月21日 申請日期:2013年11月1日 優(yōu)先權日:2013年11月1日
【發(fā)明者】洪暉潞 申請人:杭州?？低晹底旨夹g股份有限公司