以太網(wǎng)phy芯片之間的耦合電路的制作方法
【專利摘要】本實(shí)用新型公開了一種以太網(wǎng)PHY芯片之間的耦合電路，包括第一PHY芯片和第二PHY芯片，第一PHY芯片和第二PHY芯片對(duì)應(yīng)的引腳通過電容耦合，電容的兩端分別通過上拉電阻接對(duì)應(yīng)芯片的偏置電壓。本實(shí)用新型采用電容耦合，可以顯著簡(jiǎn)化電路。
【專利說明】以太網(wǎng)PHY芯片之間的耦合電路
[【技術(shù)領(lǐng)域】]
[0001]本實(shí)用新型涉及以太網(wǎng)交換機(jī)，尤其涉及一種以太網(wǎng)PHY芯片之間的耦合電路。
[【背景技術(shù)】]
[0002]如圖1所示，以數(shù)據(jù)傳輸速率為100M/S為例，傳統(tǒng)以太網(wǎng)PHY芯片之間的耦合電路需要T1-T4共4個(gè)以太網(wǎng)網(wǎng)絡(luò)變壓器進(jìn)行耦合，電路結(jié)構(gòu)復(fù)雜。
[
【發(fā)明內(nèi)容】
]
[0003]本實(shí)用新型要解決的技術(shù)問題是提供一種結(jié)構(gòu)簡(jiǎn)單的以太網(wǎng)PHY芯片之間的耦合電路。
[0004]為了解決上述技術(shù)問題，本實(shí)用新型采用的技術(shù)方案是，一種以太網(wǎng)PHY芯片之間的耦合電路，包括第一 PHY芯片和第二 PHY芯片，第一 PHY芯片和第二 PHY芯片對(duì)應(yīng)的引腳通過電容耦合，電容的兩端分別通過上拉電阻接對(duì)應(yīng)芯片的偏置電壓。
[0005]以上所述的以太網(wǎng)PHY芯片之間的耦合電路，第二 PHY芯片的接收數(shù)據(jù)正引腳通過第一電容接第一 PHY芯片的發(fā)送數(shù)據(jù)正引腳，第二 PHY芯片的接收數(shù)據(jù)負(fù)引腳通過第二電容接第一 PHY芯片的發(fā)送數(shù)據(jù)負(fù)引腳，第二 PHY芯片的發(fā)送數(shù)據(jù)正引腳通過第三電容接第一 PHY芯片的接收數(shù)據(jù)正引腳，第二 PHY芯片的發(fā)送數(shù)據(jù)負(fù)弓I腳通過第四電容接第一 PHY芯片的接收數(shù)據(jù)負(fù)引腳；第一 PHY芯片的發(fā)送數(shù)據(jù)正引腳、發(fā)送數(shù)據(jù)負(fù)引腳、接收數(shù)據(jù)負(fù)引腳、接收數(shù)據(jù)正引腳分別通過第一電阻、第二電阻、第三電阻、第四電阻接第一 PHY芯片的偏置電壓；第二 PHY芯片的發(fā)送數(shù)據(jù)正引腳、發(fā)送數(shù)據(jù)負(fù)引腳、接收數(shù)據(jù)負(fù)引腳、接收數(shù)據(jù)正引腳分別通過第五電阻、第六電阻、第七電阻、第八電阻接第二 PHY芯片的偏置電壓。
[0006]以上所述的以太網(wǎng)PHY芯片之間的耦合電路，第二 PHY芯片的第二接收數(shù)據(jù)正引腳通過第五電容接第一 PHY芯片的第二發(fā)送數(shù)據(jù)正引腳，第二 PHY芯片的第二接收數(shù)據(jù)負(fù)引腳通過第六電容接第一 PHY芯片的第二發(fā)送數(shù)據(jù)負(fù)引腳；第二 PHY芯片的第二發(fā)送數(shù)據(jù)正引腳通過第七電容接第一 PHY芯片的第二接收數(shù)據(jù)正引腳，第二 PHY芯片的第二發(fā)送數(shù)據(jù)負(fù)引腳通過第八電容接第一 PHY芯片的第二接收數(shù)據(jù)負(fù)引腳；第一 PHY芯片的第二發(fā)送數(shù)據(jù)正引腳、第二發(fā)送數(shù)據(jù)負(fù)引腳、第二接收數(shù)據(jù)負(fù)引腳、第二接收數(shù)據(jù)正引腳分別通過第九電阻、第十電阻、第十一電阻、第十二電阻接第一PHY芯片的偏置電壓；第二PHY芯片的第二發(fā)送數(shù)據(jù)正引腳、第二發(fā)送數(shù)據(jù)負(fù)引腳、第二接收數(shù)據(jù)負(fù)引腳、第二接收數(shù)據(jù)正引腳分別通過第十三電阻、第十四電阻、第十五電阻、第十六電阻接第二 PHY芯片的偏置電壓。
[0007]本實(shí)用新型以太網(wǎng)PHY芯片之間的耦合電路采用電容耦合，可以顯著簡(jiǎn)化電路。
[【專利附圖】

【附圖說明】]
[0008]下面結(jié)合附圖和【具體實(shí)施方式】對(duì)本實(shí)用新型作進(jìn)一步詳細(xì)的說明。
[0009]圖1是現(xiàn)有技術(shù)以以太網(wǎng)PHY芯片之間的耦合電路的原理圖。
[0010]圖2是本實(shí)用新型實(shí)施例1以太網(wǎng)PHY芯片之間的耦合電路的原理圖。[0011]圖3是本實(shí)用新型實(shí)施例2以太網(wǎng)PHY芯片之間的耦合電路的原理圖。
[【具體實(shí)施方式】]
[0012]本實(shí)用新型實(shí)施例1以太網(wǎng)PHY芯片之間的耦合電路的結(jié)構(gòu)如圖2所示，包括PHY芯片A和PHY芯片B，PHY芯片B的RX+引腳通過電容Cl接PHY芯片A的TX+引腳，PHY芯片B的RX-引腳通過電容C2接PHY芯片A的TX-引腳，PHY芯片B的TX+引腳通過電容C4接PHY芯片A的RX+引腳，PHY芯片B的TX-引腳通過電容C3接PHY芯片A的RX-引腳。PHY芯片A的TX+引腳、TX-引腳、RX-引腳、RX+弓I腳分別通過電阻Rl、電阻R2、電阻R3、電阻R4接PHY芯片A的偏置電壓VA0 PHY芯片B的TX+引腳、TX-引腳、RX-引腳、RX+引腳分別通過電阻R5、電阻R6、電阻R7、電阻R8接PHY芯片B的偏置電壓VB。
[0013]現(xiàn)以以太網(wǎng)PHY芯片A發(fā)送數(shù)據(jù)，以太網(wǎng)PHY芯片B接收數(shù)據(jù)，速率為100M/S為例進(jìn)行說明:以太網(wǎng)PHY芯片A以差分信號(hào)發(fā)送數(shù)據(jù)，芯片TX+引腳和TX-引腳分別通過電阻Rl和R2上拉至以太網(wǎng)PHY芯片A側(cè)上拉電壓VA，VA的大小取決于以太網(wǎng)PHY芯片A規(guī)定的電平標(biāo)準(zhǔn)，TX+引腳和TX-引腳發(fā)出的差分信號(hào)均包含一定的交流分量，這兩個(gè)交流分量分別通過電容Cl、C2耦合至以太網(wǎng)PHY芯片B側(cè)，以太網(wǎng)PHY芯片B側(cè)會(huì)產(chǎn)生兩個(gè)相同幅度的交流信號(hào)，這兩個(gè)交流信號(hào)分別通過電阻R8、R7上拉至以太網(wǎng)PHY芯片B側(cè)上拉電壓VB，VB的大小取決于以太網(wǎng)PHY芯片B規(guī)定的電平標(biāo)準(zhǔn)。
[0014]以太網(wǎng)PHY芯片B發(fā)送數(shù)據(jù)，以太網(wǎng)PHY芯片A接收數(shù)據(jù)的工作原理同上。
[0015]以上電路同樣適用于兩個(gè)以太網(wǎng)PHY芯片之間以10M/S的速率傳輸數(shù)據(jù)。
[0016]本實(shí)用新型實(shí)施例2以太網(wǎng)PHY芯片之間的耦合電路的結(jié)構(gòu)如圖3所示，以實(shí)施例I的基礎(chǔ)上增加了一組電路，兩個(gè)以太網(wǎng)PHY芯片之間可以以1000M/S的速率傳輸數(shù)據(jù)，耦合電路包括PHY芯片A和PHY芯片B。其中，DA+, DB+, DC+, DD+為差分對(duì)信號(hào)的正端引腳，DA-, DB-, DC-, DD-為對(duì)應(yīng)差分對(duì)信號(hào)的負(fù)端引腳。
[0017]PHY芯片B的DA+弓丨腳通過電容Cl接PHY芯片A的DA+引腳，PHY芯片B的DA-弓I腳通過電容C2接PHY芯片A的DA-引腳；PHY芯片B的DB+引腳通過電容C3接PHY芯片A的DB+引腳，PHY芯片B的DB-引腳通過電容C4接PHY芯片A的DB-引腳。PHY芯片B的DC+引腳通過電容C5接PHY芯片A的DC+引腳，PHY芯片B的DC-引腳通過電容C6接PHY芯片A的DC-弓丨腳；PHY芯片B的DD+弓丨腳通過電容C7接PHY芯片A的DD+引腳，PHY芯片B的DD-引腳通過電容C8接PHY芯片A的DD-引腳。
[0018]PHY芯片A的DA+引腳、DA-引腳、DB+引腳、DB-、DC+引腳、DC-引腳、DD+引腳、DD-引腳分別通過電阻R1、電阻R2、電阻R3、電阻R4、電阻R5、電阻R6、電阻R7、電阻R8接PHY芯片A的偏置電壓VA。
[0019]PHY芯片B的DA+引腳、DA-引腳、DB+引腳、DB-、DC+引腳、DC-引腳、DD+引腳、DD-引腳分別通過電阻R16、電阻R15、電阻R14、電阻R13、電阻R12、電阻R11、電阻R10、電阻R9接PHY芯片B的偏置電壓VB。
【權(quán)利要求】
1.一種以太網(wǎng)PHY芯片之間的耦合電路，包括第一 PHY芯片和第二 PHY芯片，其特征在于，第一 PHY芯片和第二 PHY芯片對(duì)應(yīng)的引腳通過電容耦合，電容的兩端分別通過上拉電阻接對(duì)應(yīng)芯片的偏置電壓。
2.根據(jù)權(quán)利要求1所述的以太網(wǎng)PHY芯片之間的耦合電路，其特征在于，第二PHY芯片的接收數(shù)據(jù)正引腳通過第一電容接第一 PHY芯片的發(fā)送數(shù)據(jù)正引腳，第二 PHY芯片的接收數(shù)據(jù)負(fù)引腳通過第二電容接第一 PHY芯片的發(fā)送數(shù)據(jù)負(fù)引腳，第二 PHY芯片的發(fā)送數(shù)據(jù)正引腳通過第三電容接第一 PHY芯片的接收數(shù)據(jù)正引腳，第二 PHY芯片的發(fā)送數(shù)據(jù)負(fù)引腳通過第四電容接第一 PHY芯片的接收數(shù)據(jù)負(fù)引腳；第一 PHY芯片的發(fā)送數(shù)據(jù)正引腳、發(fā)送數(shù)據(jù)負(fù)引腳、接收數(shù)據(jù)負(fù)引腳、接收數(shù)據(jù)正引腳分別通過第一電阻、第二電阻、第三電阻、第四電阻接第一 PHY芯片的偏置電壓；第二 PHY芯片的發(fā)送數(shù)據(jù)正引腳、發(fā)送數(shù)據(jù)負(fù)引腳、接收數(shù)據(jù)負(fù)引腳、接收數(shù)據(jù)正引腳分別通過第五電阻、第六電阻、第七電阻、第八電阻接第二 PHY芯片的偏置電壓。
3.根據(jù)權(quán)利要求2所述的以太網(wǎng)PHY芯片之間的耦合電路，其特征在于，第二PHY芯片的第二接收數(shù)據(jù)正引腳通過第五電容接第一 PHY芯片的第二發(fā)送數(shù)據(jù)正引腳，第二 PHY芯片的第二接收數(shù)據(jù)負(fù)引腳通過第六電容接第一 PHY芯片的第二發(fā)送數(shù)據(jù)負(fù)引腳；第二PHY芯片的第二發(fā)送數(shù)據(jù)正引腳通過第七電容接第一 PHY芯片的第二接收數(shù)據(jù)正引腳，第二 PHY芯片的第二發(fā)送數(shù)據(jù)負(fù)引腳通過第八電容接第一 PHY芯片的第二接收數(shù)據(jù)負(fù)引腳；第一 PHY芯片的第二發(fā)送數(shù)據(jù)正引腳、第二發(fā)送數(shù)據(jù)負(fù)引腳、第二接收數(shù)據(jù)負(fù)引腳、第二接收數(shù)據(jù)正引腳分別通過第九電阻、第十電阻、第十一電阻、第十二電阻接第一 PHY芯片的偏置電壓；第二 PHY芯片的第二發(fā)送數(shù)據(jù)正引腳、第二發(fā)送數(shù)據(jù)負(fù)引腳、第二接收數(shù)據(jù)負(fù)引腳、第二接收數(shù)據(jù)正引腳分別通過第十三電阻、第十四電阻、第十五電阻、第十六電阻接第二 PHY芯片的偏置電壓。
【文檔編號(hào)】H04L12/02GK203813804SQ201320815879
【公開日】2014年9月3日 申請(qǐng)日期:2013年12月11日 優(yōu)先權(quán)日:2013年12月11日
【發(fā)明者】熊偉 申請(qǐng)人:深圳市三旺通信技術(shù)有限公司