時鐘恢復的頻率偏移的自動檢測和補償?shù)闹谱鞣椒?br> 【專利摘要】用于在點對點通信中對頻率偏移進行自動檢測和補償?shù)南到y(tǒng)和方法。一種突發(fā)模式時鐘和數(shù)據(jù)恢復(CDR)系統(tǒng)包括以第一頻率接收的輸入數(shù)據(jù)以及以第二頻率操作的參考時鐘。包括第一選通壓控振蕩器(GVCO)的主鎖相環(huán)(PLL)被配置成將參考時鐘的相位與輸入數(shù)據(jù)的相位對齊并且提供相位誤差信息和經(jīng)恢復的時鐘。由經(jīng)恢復的時鐘來控制第二GVCO以對輸入數(shù)據(jù)進行采樣。包括從第二GVCO到主PLL的反饋路徑的頻率對齊環(huán)路被配置成使用相位誤差信息來校正第一頻率和第二頻率之間的頻率偏移。在第二實施例中主PLL的時鐘被供給由相位誤差信息控制的內(nèi)插器。
【專利說明】時鐘恢復的頻率偏移的自動檢測和補償
[0001] 公開領(lǐng)域
[0002] 所公開的各實施例涉及點對點通信中的時鐘恢復和同步。更具體地，各示例性實 施例涉及檢測發(fā)射機端和接收機端處的時鐘之間的頻率偏移以及發(fā)射機/接收機系統(tǒng)內(nèi) 的頻率偏移并且自動補償該頻率偏移。
[0003] 背景
[0004] 一般而言，點對點數(shù)據(jù)通信將要求時鐘/數(shù)據(jù)頻率在發(fā)射機端和接收機端之間要 同步。例如，參考圖1A，通過發(fā)射機101和接收機102來解說單向發(fā)射機-接收機系統(tǒng)100。 數(shù)據(jù)在信道103中傳送。發(fā)射機101以從參考時鐘105導出的頻率來操作，而接收機102 以從參考時鐘106導出的頻率來操作。盡管在理想情形情景中，參考時鐘105和106兩者 將以相同頻率F振蕩，但這一理想情形場景由于系統(tǒng)100的設(shè)計和制造中固有的工藝變動 是很少實現(xiàn)的。相應地，參考時鐘105可以數(shù)據(jù)103被傳送的參考頻率F+Λ F來操作，而接 收機端處的參考時鐘106可以參考頻率F來操作，其中AF可以是正值或負值。這一變動 或偏移Λ F會阻止接收機102處接收到的數(shù)據(jù)103在接收機端處完全同步。在高速數(shù)據(jù)通 信中，即便是微小的Λ F值也可能導致高的比特誤碼率，而這可能是無法接受的。
[0005] 在如圖1Β的系統(tǒng)110中所解說的采用收發(fā)機111和112的雙向通信中同樣可見 以上問題。如所示出的，收發(fā)機111 (包括發(fā)射機ΤΧ1和接收機RX1)處的參考時鐘115可 以頻率F+Λ F來操作，而收發(fā)機112 (包括發(fā)射機ΤΧ2和接收機RX2)處的參考時鐘116可 以頻率F來操作。從而，從收發(fā)機111傳達到112的數(shù)據(jù)113以及從收發(fā)機112傳達到111 的數(shù)據(jù)114將遭受非完全同步。
[0006] 在系統(tǒng)100和110兩者中，由于使用分開的時鐘作為數(shù)據(jù)通信兩端處的參考時鐘， 用于同步的已知技術(shù)（諸如具有嵌入式時鐘的數(shù)據(jù)傳輸）是低效的并且由于頻率偏移AF 招致昂貴的設(shè)計成本。此外，以上所提及的參考時鐘易于遭受由老化、溫度變動等引起的頻 率漂移（其可進一步加劇頻率偏移）。頻率偏移可通過降低時鐘抖動的容差邊界來進一步 使系統(tǒng)性能和比特誤碼率降級。從而，頻率偏移可能導致與數(shù)據(jù)傳輸和接收相關(guān)聯(lián)的質(zhì)量 和成本的顯著降級。
[0007] 現(xiàn)在參照圖2A-2C，解說了用于對抗頻率偏移效應的常規(guī)技術(shù)，并且將通過參考 附圖來討論它們的缺點。首先，圖2Α解說了基于鎖相環(huán)（PLL)的閉環(huán)模擬時鐘和數(shù)據(jù)恢 復（CDR)系統(tǒng)200。系統(tǒng)200可被集成在接收機端處（諸如系統(tǒng)100的接收機102或系統(tǒng) 110的收發(fā)機111和112)以便將收到數(shù)據(jù)（諸如103、113或114)與本地參考時鐘同步。 在系統(tǒng)200中，收到的數(shù)據(jù)（輸入數(shù)據(jù)）是模擬非歸零（NRZ)信號，其是對相位檢測器202 的輸入。相位檢測器202跟蹤NRZ輸入數(shù)據(jù)的相位并且生成去往頻率變換器203的信號 Up (向上）和Dn (向下），頻率變換器203進而生成穿過低通濾波器204并且到達壓控振蕩 器（VC0) 205的響應。VC0 205的輸出被反饋至相位檢測器202以完成環(huán)路207。環(huán)路207 形成PLL，PLL幫助將本地參考時鐘的相位與輸入數(shù)據(jù)的相位對齊，從而在VC0 205的輸出 處生成經(jīng)恢復的時鐘。經(jīng)恢復的時鐘可由緩沖器206緩沖并且被采樣器201用來對輸入數(shù) 據(jù)進行采樣以生成經(jīng)恢復的數(shù)據(jù)。系統(tǒng)200在其應用中是過時的，因為其主要在模擬域中 被配置。此外，盡管由環(huán)路207形成的PLL幫助相位對齊，但它無法有助于將輸入數(shù)據(jù)的頻 率與本地參考時鐘的頻率同步。因此，系統(tǒng)200在克服頻率偏移的上述缺點方面并不是有 效的。
[0008] 現(xiàn)在參考圖2B，解說了基于相位內(nèi)插器（PI)的閉環(huán)數(shù)字⑶R系統(tǒng)210。在系統(tǒng)210 中，以頻率Fref來操作的本地參考時鐘與主PLL(MPLL)218中的數(shù)據(jù)相位對齊。處于頻率 Fref的參考時鐘穿過MPLL 218并且被饋送至相位內(nèi)插器（PD2170PI 217還接收來自⑶R 環(huán)路219的另一輸入，⑶R環(huán)路219包括開關(guān)式（bang-bang)相位檢測器（?。?PD) 214、數(shù) 字環(huán)路濾波器214、Σ-Λ調(diào)制器215以及解碼器216。與系統(tǒng)200相比，開關(guān)式相位檢測 器213生成二進制數(shù)字輸出向上（Up)和向下（Down)，這有助于將系統(tǒng)210的⑶R方案帶入 數(shù)字域。使用環(huán)路⑶R 219 (尤其是Σ-Λ調(diào)制器215和解碼器216)，經(jīng)恢復時鐘的相位信 息被饋送至PI 217,藉由此PI 217使用相位信息連同從MPLL 218導出的參考時鐘頻率來 改變經(jīng)恢復時鐘的相位。收到數(shù)據(jù)（輸入數(shù)據(jù)）被饋送通過均衡器211，均衡器211的模擬 數(shù)據(jù)輸出被采樣器212使用來自PI 217的相位輸入進行采樣，這使得采樣器212能夠在正 確的位置并且在正確的時間對輸入數(shù)據(jù)進行采樣。然而，如果輸入數(shù)據(jù)的頻率和Fref具有 頻率偏移，則CDR環(huán)路219將不是有效的。此外，如果頻率偏移是高的，則CDR環(huán)路219的 組件塊將嚴重負擔過重，從而導致系統(tǒng)210的性能降級。
[0009] 現(xiàn)在參考圖2C，解說了常規(guī)突發(fā)模式開環(huán)⑶R系統(tǒng)220。系統(tǒng)220被配置成用于 收到數(shù)據(jù)（輸入數(shù)據(jù)），收到數(shù)據(jù)可伴隨有由于諸如信道交換等事件引起的暫停的突發(fā)地 來接收。以頻率Fref來操作的本地參考時鐘被輸入到相位頻率檢測器（PFD)221，其向頻率 變換器（CP) 222輸出向上/向下信號。與系統(tǒng)200類似，頻率跟蹤塊229包括由PFD 221、 CP 222、濾波器223、共享GVC0 224和分頻器225形成的PLL。共享GVC0 224與系統(tǒng)200 的VC0 205的不同之處在于其包括選通的VCO(GVCO)。GVC0可被配置成選通VC0,從而實現(xiàn) 由邊沿或電平觸發(fā)的選通信號進行控制。分頻器225被配置成對共享GVC0 225的頻率輸 出進行N分頻以便使相位差降低，其中N可以是合適選擇的整數(shù)或分數(shù)。因而在點226處 從頻率跟蹤塊229的PLL恢復的時鐘被用來控制副本GVC0 227。
[0010] 在理想情形中，副本GVC0 227將被設(shè)計成與共享GVC0 224相同，以使得副本GVC0 112的振蕩可以匹配穩(wěn)定狀態(tài)下共享GVC0 224的振蕩。然而，片上波動和工藝變動可能導 致與這一理想情形的微小偏離，從而導致在共享GVC0 224和副本GVC0227的振蕩頻率之間 出現(xiàn)頻率偏移AF2。這一頻率偏移AF2可能是除可能已經(jīng)存在于收到的數(shù)據(jù)（輸入數(shù)據(jù)） 和Fref之間的頻率偏移之外的頻率偏移。
[0011] 繼續(xù)參考圖2C，由副本GVC0 227對輸入數(shù)據(jù)進行采樣以生成經(jīng)恢復時鐘，該經(jīng)恢 復時鐘控制D觸發(fā)器（DFF) 228的時鐘輸入。隨后可以由DFF 228對作為串行數(shù)據(jù)接收的 輸入數(shù)據(jù)進行串并行轉(zhuǎn)換以生成輸出（經(jīng)恢復的數(shù)據(jù)）。然而，由于以上提及的非理想情 形，頻率偏移AF和Λ F2可能導致系統(tǒng)220的誤差和性能降級。此外，也取決于頻率偏移 AF和AF2的系統(tǒng)220的抖動容差也將相應地降低。
[0012] 因此，可以看到，在上述常規(guī)⑶R系統(tǒng)200、210和220中的每一系統(tǒng)中，不足以解 決與頻率偏移有關(guān)的問題。其它已知技術(shù)使用昂貴的高質(zhì)量晶體振蕩器來試圖改善參考時 鐘的準確性，但這可能得到過高的成本并且仍然是不足的。尋求將估算的頻率偏移納入到 定制的參考時鐘內(nèi)以便補償頻率偏移的一些定制設(shè)計在本領(lǐng)域內(nèi)也是已知的。然而，這樣 的定制設(shè)計的準確性隨著傳輸頻率的增大而嚴重降低。
[0013] 因此，在本領(lǐng)域中存在對能夠克服與頻率偏移相關(guān)聯(lián)的上述問題的CDR系統(tǒng)的需 要。


【發(fā)明內(nèi)容】

[0014] 本發(fā)明的各示例性實施例涉及用于對點對點通信中的頻率偏移進行自動檢測和 補償?shù)南到y(tǒng)和方法。
[0015] 例如，一示例性實施例涉及一種突發(fā)模式時鐘和數(shù)據(jù)恢復（CDR)系統(tǒng)，包括：以第 一頻率接收的輸入數(shù)據(jù)；以第二頻率操作的參考時鐘；包括第一選通壓控振蕩器（GVC0)的 主鎖相環(huán)（PLL)，用以將參考時鐘的相位與輸入數(shù)據(jù)的相位對齊，并且提供相位誤差信息和 經(jīng)恢復的時鐘；第二GVC0,其由經(jīng)恢復的時鐘控制以對輸入數(shù)據(jù)進行采樣；以及頻率對齊 環(huán)路，包括從第二GVC0到主PLL的反饋路徑以使用相位誤差信息來校正第一頻率和第二頻 率之間的頻率偏移。
[0016] 另一示例性實施例涉及一種基于相位內(nèi)插器（PI)的數(shù)字時鐘和數(shù)據(jù)恢復（CDR) 系統(tǒng)，包括：以第一頻率接收的輸入數(shù)據(jù)；以第二頻率操作的參考時鐘；主鎖相環(huán)（PLL)，用 于將參考時鐘的相位和輸入數(shù)據(jù)的相位對齊；耦合到主PLL的輸出的相位內(nèi)插器；以及頻 率對齊環(huán)路，其包括從相位內(nèi)插器到主PLL的反饋路徑以校正第一頻率和第二頻率之間的 頻率偏移。
[0017] 另一示例性實施例涉及時鐘和數(shù)據(jù)恢復（CDR)系統(tǒng)，包括：以第一頻率接收的輸 入數(shù)據(jù)；以第二頻率操作的參考時鐘；用于檢測輸入數(shù)據(jù)和參考時鐘之間的相位誤差信息 的裝置；用于使用所檢測的相位誤差信息來檢測第一頻率和第二頻率之間的頻率偏移的裝 置；以及用于消除該頻率偏移的裝置。
[0018] 另一示例性實施例涉及一種在接收機處執(zhí)行時鐘和數(shù)據(jù)恢復的方法，該方法包 括：以第一頻率從發(fā)射機接收輸入數(shù)據(jù)；基于接收機中集成的參考時鐘以第二頻率來操作 接收機；檢測輸入數(shù)據(jù)和參考時鐘之間的相位誤差信息；使用所檢測的相位誤差信息來檢 測第一頻率和第二頻率之間的頻率偏移；以及消除該頻率偏移以使第一頻率和第二頻率同 止 /J/ 〇
[0019] 另一示例性實施例涉及一種配置突發(fā)模式時鐘和數(shù)據(jù)恢復（CDR)系統(tǒng)的方法，該 方法包括：以第一頻率接收輸入數(shù)據(jù)；以第二頻率操作參考時鐘；配置包括第一選通壓控 振蕩器（GVC0)的主鎖相環(huán)（PLL)以將參考時鐘的相位與輸入數(shù)據(jù)的相位對齊，并且提供相 位誤差信息和經(jīng)恢復的時鐘；配置第二GVC0,其由經(jīng)恢復的時鐘控制以對輸入數(shù)據(jù)進行采 樣；以及配置頻率對齊環(huán)路，其包括從第二GVC0到主PLL的反饋路徑以使用相位誤差信息 來校正第一頻率和第二頻率之間的頻率偏移。
[0020] 另一示例性實施例涉及一種配置基于相位內(nèi)插器（PI)的數(shù)字時鐘和數(shù)據(jù)恢復 (CDR)系統(tǒng)的方法，該方法包括：以第一頻率接收輸入數(shù)據(jù)；以第二頻率操作參考時鐘；配 置主鎖相環(huán)（PLL)以將參考時鐘的相位和輸入數(shù)據(jù)的相位對齊；將相位內(nèi)插器耦合到主 PLL的輸出；以及配置頻率對齊環(huán)路，其包括從相位內(nèi)插器到主PLL的反饋路徑以校正第一 頻率和第二頻率之間的頻率偏移。
[0021] 附圖簡述
[0022] 給出附圖以幫助對本發(fā)明實施例進行描述，且提供附圖僅用于解說實施例而非對 其進行限定。
[0023] 圖1A解說了單向發(fā)射機-接收機系統(tǒng)100。
[0024] 圖1B解說了雙向收發(fā)機系統(tǒng)110。
[0025] 圖2A解說了基于PLL的閉環(huán)模擬⑶R系統(tǒng)200。
[0026] 圖2B解說了基于PI的閉環(huán)數(shù)字⑶R系統(tǒng)210。
[0027] 圖2C解說了突發(fā)模式開關(guān)⑶R系統(tǒng)220。
[0028] 圖3解說了包括根據(jù)各示例性實施例來配置的頻率對齊環(huán)路的突發(fā)模式CDR系統(tǒng) 300。
[0029] 圖4解說了包括根據(jù)各示例性實施例來配置的頻率對齊環(huán)路的基于PI的數(shù)字⑶R 系統(tǒng)400。
[0030] 圖5解說了其中可有利地采用本公開的實施例的示例性無線通信系統(tǒng)500。
[0031] 圖6是解說根據(jù)各示例性實施例的配置突發(fā)模式時鐘和數(shù)據(jù)恢復（CDR)系統(tǒng)的操 作流程的流程圖。
[0032] 詳細描述
[0033] 本發(fā)明的各方面在以下針對本發(fā)明具體實施例的描述和有關(guān)附圖中被公開?？梢?設(shè)計替換實施例而不會脫離本發(fā)明的范圍。另外，本發(fā)明中眾所周知的元素將不被詳細描 述或?qū)⒈皇∪ヒ悦怃螞]本發(fā)明的相關(guān)細節(jié)。
[0034] 措辭"示例性"在本文中用于表示"用作示例、實例或解說"。本文中描述為"示例 性"的任何實施例并不必然被解釋為優(yōu)于或勝過其他實施例。同樣，術(shù)語"本發(fā)明的實施例" 并不要求本發(fā)明的所有實施例都包括所討論的特征、優(yōu)點、或工作模式。
[0035] 本文中所使用的術(shù)語僅出于描述特定實施例的目的，而并不旨在限定本發(fā)明的實 施例。如本文所使用的，單數(shù)形式的"一"、"某"和"該"旨在也包括復數(shù)形式，除非上下文另 有明確指示。還將理解，術(shù)語"包括"、"具有"、"包含"和/或"含有"在本文中使用時指明所 陳述的特征、整數(shù)、步驟、操作、元素、和/或組件的存在，但并不排除一個或多個其他特征、 整數(shù)、步驟、操作、元素、組件和/或其群組的存在或添加。
[0036] 此外，許多實施例是根據(jù)將由例如計算設(shè)備的元件執(zhí)行的動作序列來描述的。將 認識到，本文描述的各種動作能由專用電路（例如，專用集成電路（ASIC))、由正被一個或 多個處理器執(zhí)行的程序指令、或由這兩者的組合來執(zhí)行。另外，本文描述的這些動作序列可 被認為是完全體現(xiàn)在任何形式的計算機可讀存儲介質(zhì)內(nèi)，其內(nèi)存儲有一經(jīng)執(zhí)行就將使相關(guān) 聯(lián)的處理器執(zhí)行本文所描述的功能性的相應計算機指令集。因此，本發(fā)明的各種方面可以 用數(shù)種不同形式來體現(xiàn)，所有這些形式都已被構(gòu)想落在所要求保護的主題內(nèi)容的范圍內(nèi)。 另外，對于本文描述的每個實施例，任何此類實施例的對應形式可在本文被描述為例如"配 置成執(zhí)行所描述的動作的邏輯"。
[0037] 本領(lǐng)域技術(shù)人員將領(lǐng)會，信息和信號可使用各種不同技術(shù)和技藝中的任何一種來 表示。例如，以上描述通篇可能引述的數(shù)據(jù)、指令、命令、信息、信號、位（比特）、碼元、和碼 片可由電壓、電流、電磁波、磁場或磁粒子、光場或光學粒子、或其任何組合來表示。
[0038] 此外，本領(lǐng)域技術(shù)人員將領(lǐng)會，結(jié)合本文中公開的實施例描述的各種解說性邏輯 塊、模塊、電路、和算法步驟可被實現(xiàn)為電子硬件、計算機軟件、或兩者的組合。為清楚地解 說硬件與軟件的這一可互換性，各種解說性組件、塊、模塊、電路、和步驟在上面是以其功能 性的形式作一般化描述的。此類功能性是被實現(xiàn)為硬件還是軟件取決于具體應用和施加于 整體系統(tǒng)的設(shè)計約束。技術(shù)人員對于每種特定應用可用不同的方式來實現(xiàn)所描述的功能 性，但這樣的實現(xiàn)決策不應被解讀成導致脫離了本發(fā)明的范圍。
[0039] 結(jié)合本文中公開的實施例描述的方法、序列和/或算法可直接在硬件中、在由處 理器執(zhí)行的軟件模塊中、或在這兩者的組合中體現(xiàn)。軟件模塊可駐留在RAM存儲器、閃存、 ROM存儲器、EPROM存儲器、EEPR0M存儲器、寄存器、硬盤、可移動盤、⑶-ROM、或本領(lǐng)域中所 知的任何其他形式的存儲介質(zhì)中。示例性存儲介質(zhì)耦合到處理器以使得該處理器能從/向 該存儲介質(zhì)讀寫信息。替換地，存儲介質(zhì)可以被整合到處理器。
[0040] 各示例性實施例包括用于在點對點數(shù)據(jù)通信中對頻率偏移進行低成本的自動檢 測以及對頻率偏移進行準確且自動的補償以使誤差最小化的系統(tǒng)。各實施例可集成到包括 用于接收機、收發(fā)機等中的CDR的串行化器-串并行轉(zhuǎn)換器（SerDes)架構(gòu)的系統(tǒng)中。
[0041] 參考圖3,解說了根據(jù)各示例性實施例來配置的突發(fā)模式⑶R系統(tǒng)300。在呈現(xiàn)對 系統(tǒng)300的配置的詳細描述之前，一般地要注意到，與圖2C的常規(guī)突發(fā)模式CDR系統(tǒng)200 相比，系統(tǒng)300包括附加的頻率對齊環(huán)路360。更具體地，在系統(tǒng)220中，在共享GVC0 224 與副本GVC0 224之間不存在環(huán)路連接（即存在開環(huán)）。另一方面，在系統(tǒng)300中，在MPLL 塊324與副本GVC0 322之間提供頻率對齊環(huán)路360。如下文將進一步說明的，頻率對齊環(huán) 路360消除或?qū)嵸|(zhì)上減少頻率偏移，諸如如上所述的AF和AF2。
[0042] 繼續(xù)參考圖3,系統(tǒng)300可被納入到接收機339中，接收機339可從發(fā)射機338接 收輸入數(shù)據(jù)340。發(fā)射機338可按從參考時鐘336導出的頻率F+Λ F來操作。數(shù)據(jù)340可 以首先被輸入到均衡器302。均衡器302可被配置成使數(shù)據(jù)340的高頻部分比低頻部分放 大更多，以便補償在發(fā)射機338和接收機339之間承載數(shù)據(jù)340的通信信道的低通行為。均 衡器302的輸出隨后可以被饋送進入邊沿檢測器306,邊沿檢測器306被配置成檢測數(shù)據(jù)轉(zhuǎn) 換的上升沿/下降沿。如所示的，均衡器302的輸出還被饋送進入相位對齊塊304,藉由此 進入相位對齊環(huán)路350。
[0043] 相位對齊環(huán)路350可以補償和校正均衡器302的輸出到采樣器310的數(shù)據(jù)輸入的 相位與時鐘輸入到采樣器310的相位之間的本地相位偏移。相位對齊環(huán)路350可以使用相 位誤差信息來協(xié)助頻率對齊環(huán)路360的操作，以便校正頻率偏移，諸如發(fā)射機338和接收機 339之間的AF以及由于接收機339內(nèi)本地生成的頻率失配造成的AF2。
[0044] 必須注意到，相位對齊環(huán)路350可被啟用以設(shè)置初始條件，并且之后在穩(wěn)定狀態(tài) 中，相位對齊環(huán)路350可被禁用。如所示的，相位對齊環(huán)路350至少包括相位對齊塊304、線 性相位檢測器（PD) 308、模數(shù)（A2D)轉(zhuǎn)換器318、數(shù)字環(huán)路濾波器（DLF) 312、積分器Σ 314以 及控制編碼塊316。另外，相位對齊環(huán)路350還可包括分支，該分支包括饋送進入DLF 312 的支路的頻率檢測器320。DLF 312可包括如所示出的加法器和積分器，加法器和積分器是 本領(lǐng)域公知的并且在此處將不再詳細描述。在所解說的配置中，相位對齊環(huán)路350的各種 上述組件可以形成PLL以在初始條件期間或者在諸如信道切換之類的轉(zhuǎn)換期間將收到數(shù) 據(jù)流322的相位與副本GVC0 322的振蕩對齊。之后，一旦達成相位對齊，相位對齊環(huán)路350 可以是不必要的，并且相位對齊環(huán)路350可被禁用或者從頻率對齊環(huán)路360解耦合。
[0045] 現(xiàn)在轉(zhuǎn)向頻率對齊環(huán)路260,其中的各組件可被配置成補償頻率偏移Λ F和Λ F2。 以頻率F操作的接收機339的參考時鐘334可以是嵌入在與系統(tǒng)300相同的芯片上的本地 參考時鐘。該參考時鐘334可驅(qū)動被指為324的塊，塊324可包括包含GVCO的主PLL (MPLL)。 換言之，塊324可包括與如所示的系統(tǒng)220的頻率跟蹤塊229中相似的邏輯。如先前所提 及的，系統(tǒng)300顯著不同于常規(guī)系統(tǒng)200的地方在于：系統(tǒng)300中的去往副本GVCO 322的 連接從副本GVCO 322的輸出環(huán)回以反饋進入具有GVCO的主PLL塊324。
[0046] 因而，具有GVC0的主PLL 224可以控制副本GVC0 322的頻率。然而，由于頻率對 齊環(huán)路360,可能存在于具有GVC0的主PLL 324與副本GVC0 322之間的任何頻率偏移可被 自動補償。換言之，頻率對齊環(huán)路360消除了或?qū)嵸|(zhì)上減少了頻率偏移AF2?，F(xiàn)在將描述 頻率對齊環(huán)路360的各種其它所解說的塊。
[0047] 現(xiàn)在轉(zhuǎn)向Σ-Λ調(diào)制器（SDM)326, Σ-Λ (Σ Λ)調(diào)制涉及將高分辨率的模擬信號 輸入轉(zhuǎn)換成較低分辨率的數(shù)字信號輸出并且用二進制邏輯來編碼該數(shù)字信號輸出。該轉(zhuǎn)換 可使用誤差反饋來完成，其中可以使用輸入和輸出信號之差來改善轉(zhuǎn)換。經(jīng)編碼數(shù)字信號 輸出可因而為塊324的PLL提供分頻因子（類似于系統(tǒng)220的分頻器225)。去往SDM 326 的模擬信號輸入可以從加法器328獲取，加法器328可以將低通濾波器LPF 330的輸出與 外部頻率設(shè)置控制342相組合。將注意到，SDM 326可以是常規(guī)接收機架構(gòu)中預先存在的 塊，并且因此在各示例性實施例中包括如所示出的SDM 326將不會招致配置系統(tǒng)300時的 附加成本。
[0048] 現(xiàn)在參考低通濾波器LPF 330, LPF 330可被配置成將頻率對齊環(huán)路360中的頻率 范圍限制于較小的頻帶。閾值塊332可以可任選地耦合到LPF 330。閾值塊332可以限制 將被補償?shù)淖钚☆l率偏移AF。換言之，閾值塊332可以定義容差水平，以使得低于預定閾 值的頻率偏移值可被忽略，而僅僅超過預定閾值的頻率偏移值將在頻率對齊環(huán)路360中被 自動補償?？刂茖﹂撝祲K332的可任選納入的一種方式是通過控制預定閾值，以使得如果 預定閾值被設(shè)置為"零"，則閾值塊332被有效地排除。頻率對齊環(huán)路360可以如所示的通過 從DLF 312導出去往閾值塊332的輸入來完成。再一次注意到，LPF 330和閾值塊332也可 是常規(guī)接收機架構(gòu)中預先存在的邏輯組件，并且因此按上述方式來配置系統(tǒng)300將不會招 致附加成本。換言之，通過頻率對齊環(huán)路360配置各示例性實施例可僅僅涉及與按照上述 方式重新配置或重新連線預先存在的邏輯塊以便減少或消除頻率偏移相關(guān)聯(lián)的最小開銷。
[0049] 因此，上述相位對齊環(huán)路350和頻率對齊環(huán)路360的組合效果在于補償和消除被 示為阻礙常規(guī)⑶R系統(tǒng)200、210和220的兩種類型的頻率偏移AF和AF2。所述各實施例 可以被恰適地配置成在系統(tǒng)300的校準階段期間以及在正常操作模式期間調(diào)諧各種塊并 且設(shè)置有關(guān)的振蕩頻率。
[0050] 現(xiàn)在參考圖4,解說了在基于PI的數(shù)字⑶R系統(tǒng)400中配置的具有如上的頻率對 齊環(huán)路的另一示例性實施例。將認識到，可以通過將頻率對齊環(huán)路460添加到常規(guī)的基于 PI的數(shù)字⑶R系統(tǒng)（諸如圖2B的系統(tǒng)210)來配置系統(tǒng)400。如所示的，系統(tǒng)400可被嵌 入到按從參考時鐘434導出的頻率F來操作的收發(fā)機或主機439中。可以從按從參考時鐘 436導出的參考頻率F+ Λ F來操作的發(fā)射機或任何設(shè)備438接收數(shù)據(jù)440。此外，系統(tǒng)400 還可被配置成消除或?qū)嵸|(zhì)上減少與使用復用器378和驅(qū)動器380從主機439到設(shè)備438的 在反方向上傳送的數(shù)據(jù)441有關(guān)的任何頻率偏移，從而擴展了此處的技術(shù)而不丟失對任何 雙向通信系統(tǒng)的通用性。
[0051] -般地，可以按照如上文參考通過添加頻率對齊環(huán)路260從常規(guī)系統(tǒng)220來配置 系統(tǒng)300相似的方式，通過將頻率對齊環(huán)路460添加到常規(guī)系統(tǒng)210來配置系統(tǒng)400。更具 體地，系統(tǒng)400可包括相位對齊環(huán)路450和頻率對齊環(huán)路460。
[0052] 相位對齊環(huán)路450可以從接收數(shù)據(jù)440的均衡器402導出輸入。均衡器402的輸 出可以通過采樣器x8474,采樣器X8474可以對均衡器474生成的數(shù)據(jù)流輸出選擇性地進 行采樣。采樣器x8474的輸出可以穿過?。?和抽取器476、DLF 412、積分器塊Σ414、控 制編碼塊416以及相位內(nèi)插器472以完成相位對齊環(huán)路450。鑒于先前參照系統(tǒng)210的環(huán) 路219所提供的說明以及本領(lǐng)域普通技術(shù)人員的能力，出于簡潔的目的將省略相位對齊環(huán) 路450的進一步細節(jié)。
[0053] 現(xiàn)在來到頻率對齊環(huán)路460, DLF 412的輸出穿過閾值塊432和低通濾波器LPF 430?？梢栽诩臃ㄆ?28中將LPF 430的輸出與外部頻率設(shè)置控制442相組合，并且加法器 428的輸出可被饋送進入SDM 426作為模擬輸入信號。SDM 426的輸出的二進制經(jīng)編碼數(shù) 字信號可構(gòu)成MPLL 424的分頻因子，其可為系統(tǒng)400設(shè)置振蕩頻率。再一次，考慮到先前 討論的系統(tǒng)300的頻率對齊環(huán)路360與系統(tǒng)400的頻率對齊環(huán)路460的相似性，出于簡潔 的目的此處將避免進一步的說明。在系統(tǒng)220中，MPLL 218和PI 217缺少閉環(huán)連接，系統(tǒng) 400中的頻率對齊環(huán)路460提供了從相位內(nèi)插器472回到MPLL 424的這樣的環(huán)路，從而消 除或?qū)嵸|(zhì)上減少了相應的頻率偏移。
[0054] 參考圖5,描繪了根據(jù)各示例性實施例來配置的包括多核處理器的無線設(shè)備的特 定解說性實施例并將其一般地標示為500的框圖。設(shè)備500包括數(shù)字信號處理器（DSP) 564， 數(shù)字信號處理器（DSP) 564可包括圖3的接收機339,其中接收機339可以從耦合到DSP 564 的任何設(shè)備/組件接收輸入數(shù)據(jù)340,如所示出的并且在下文進一步描述的。DSP 564耦 合到存儲器532。圖5還示出耦合到DSP 564以及耦合到顯示器528的顯示器控制器526。 編碼器/解碼器（CODEC) 534 (例如音頻和/或語音CODEC)可被耦合至DSP 564。還解說 了其它組件，諸如無線控制器540 (其可包括調(diào)制解調(diào)器）。揚聲器536和話筒538可耦合 至CODEC 534。圖5還指示無線控制器540可耦合至無線天線542。在一特定實施例中，將 DSP 564、顯示器控制器526、存儲器532、CODEC 534以及無線控制器540包括在系統(tǒng)級封 裝或片上系統(tǒng)設(shè)備522中。
[0055] 在特定實施例中，輸入設(shè)備530和電源544被耦合至片上系統(tǒng)設(shè)備522。此外，在 特定實施例中，如圖5中所解說的，顯示器528、輸入設(shè)備530、揚聲器536、話筒538、無線天 線542和電源544在片上系統(tǒng)設(shè)備522的外部。然而，顯不器528、輸入設(shè)備530、揚聲器 536、話筒538、無線天線542和電源544中的每一者可被耦合至片上系統(tǒng)設(shè)備522的組件， 諸如接口或控制器。
[0056] 應當注意到，盡管圖5描繪了無線通信設(shè)備，但DSP 564和存儲器532也可集成到 機頂盒、音樂播放器、視頻播放器、娛樂單元、導航設(shè)備、個人數(shù)字助理（PDA)、固定位置的數(shù) 據(jù)單元或計算機中。處理器（例如DSP 564)也可集成到這樣的設(shè)備中。
[0057] 相應地，本發(fā)明的實施例可包括實施用于⑶R系統(tǒng)中自動檢測和校正頻率偏移的 方法的計算機可讀介質(zhì)。因此，本發(fā)明并不限于所解說的示例且任何用于執(zhí)行文本所描述 的功能性的手段均被包括在本發(fā)明的實施例中。
[0058] 此外，將領(lǐng)會，各實施例包括用于執(zhí)行本文中所公開的過程、功能和/或算法的各 種方法。例如，如圖6所解說的，一實施例可包括一種配置突發(fā)模式時鐘和數(shù)據(jù)恢復（CDR) 系統(tǒng)的方法，該方法包括：以第一頻率（例如F+Λ F)接收輸入數(shù)據(jù)（例如340)--框602 ; 以第二頻率（例如F)操作參考時鐘（例如334)--框604 ;配置包括第一選通壓控振蕩器 (GVCO)的主鎖相環(huán)（PLL)(例如334)，其以將參考時鐘的相位與輸入數(shù)據(jù)的相位對齊，并且 提供相位誤差信息和經(jīng)恢復的時鐘（334的輸出）--框606 ;配置第二GVCO(例如322)， 其由經(jīng)恢復的時鐘控制以對輸入數(shù)據(jù)（例如使用310)進行采樣--框608 ;以及配置頻率 對齊環(huán)路（例如360)，其包括從第二GVCO到主PLL的反饋路徑以使用相位誤差信息來校正 第一頻率和第二頻率之間的頻率偏移--框610。
[0059] 盡管上述公開示出了本發(fā)明的解說性實施例，但是應當注意到，在其中可作出各 種更換和改動而不會脫離如所附權(quán)利要求定義的本發(fā)明的范圍。根據(jù)本文中所描述的本發(fā) 明實施例的方法權(quán)利要求的功能、步驟和/或動作不必按任何特定次序來執(zhí)行。此外，盡管 本發(fā)明的要素可能是以單數(shù)來描述或主張權(quán)利的，但是復數(shù)也是已料想了的，除非顯式地 聲明了限定于單數(shù)。
【權(quán)利要求】
1. 一種突發(fā)模式的時鐘和數(shù)據(jù)恢復（CDR)系統(tǒng)，包括： 以第一頻率接收的輸入數(shù)據(jù)； 以第二頻率操作的參考時鐘； 包括第一選通壓控振蕩器（GVCO)的主鎖相環(huán)（PLL)，用以將所述參考時鐘的相位與所 述輸入數(shù)據(jù)的相位對齊并且提供相位誤差信息和經(jīng)恢復的時鐘； 第二GVCO,由所述經(jīng)恢復的時鐘控制以對所述輸入數(shù)據(jù)進行采樣；以及 包括從所述第二GVCO到所述主PLL的反饋路徑的頻率對齊環(huán)路，被配置成使用所述相 位誤差信息來校正所述第一頻率和所述第二頻率之間的頻率偏移。
2. 如權(quán)利要求1所述的突發(fā)模式的CDR系統(tǒng)，其特征在于，所述反饋路徑包括： 耦合至所述第二GVCO的輸出的采樣器和線性相位檢測器； 耦合至所述線性相位檢測器的輸出的模數(shù)轉(zhuǎn)換器； 耦合至所述模數(shù)轉(zhuǎn)換器的輸出的數(shù)字環(huán)路濾波器； 耦合至所述數(shù)字環(huán)路濾波器的輸出的閾值塊； 耦合至所述閾值塊的輸出的低通濾波器； 耦合至所述低通濾波器的輸出的加法器的第一輸入，以及耦合至外部頻率控制的所述 加法器的第二輸入；以及 耦合至所述加法器的輸出的Λ-Σ調(diào)制器，其中所述Λ-Σ調(diào)制器的輸出耦合至所述 主 PLL。
3. 如權(quán)利要求1所述的突發(fā)模式的CDR系統(tǒng)，其特征在于，進一步包括相位對齊環(huán)路， 用以將所述第二GVCO的輸出的相位與所述輸入數(shù)據(jù)的相位對齊，所述相位對齊環(huán)路包括： 耦合至所述輸入數(shù)據(jù)的相位對齊塊； 耦合至所述相位對齊塊的輸出以及所述第二GVCO的輸出的線性相位檢測器； 耦合至所述線性相位檢測器的輸出的模數(shù)轉(zhuǎn)換器； 耦合至所述模數(shù)轉(zhuǎn)換器的輸出的數(shù)字環(huán)路濾波器； 耦合至所述數(shù)字環(huán)路濾波器的輸出的積分器；以及 耦合至所述積分器的輸出的控制編碼塊，其中所述控制編碼塊的輸出耦合至所述相位 對齊塊。
4. 如權(quán)利要求3所述的突發(fā)模式的CDR系統(tǒng)，其特征在于，所述輸入數(shù)據(jù)通過均衡器耦 合至所述相位對齊塊。
5. 如權(quán)利要求4所述的突發(fā)模式的CDR系統(tǒng)，其特征在于，進一步包括耦合至所述均衡 器的輸出的邊沿檢測器，其中所述邊沿檢測器的輸出耦合至所述第二GVCO。
6. 如權(quán)利要求1所述的突發(fā)模式的CDR系統(tǒng)，其特征在于，所述突發(fā)模式的CDR系統(tǒng)被 集成到接收機中，其中所述輸入數(shù)據(jù)由發(fā)射機來傳送。
7. 如權(quán)利要求1所述的突發(fā)模式的CDR系統(tǒng)，其特征在于，所述突發(fā)模式的CDR系統(tǒng)被 集成到半導體管芯中。
8. 如權(quán)利要求1所述的突發(fā)模式的CDR系統(tǒng)，其特征在于，所述突發(fā)模式的CDR系統(tǒng)被 集成到從包括以下各項的組中選擇的設(shè)備中：機頂盒、音樂播放器、視頻播放器、娛樂單元、 導航設(shè)備、通信設(shè)備、個人數(shù)字助理（PDA)、位置固定的數(shù)據(jù)單元，以及計算機。
9. 一種基于相位內(nèi)插器（PI)的數(shù)字時鐘和數(shù)據(jù)恢復（CDR)系統(tǒng)，包括： 以第一頻率接收的輸入數(shù)據(jù)； 以第二頻率操作的參考時鐘； 用以將所述參考時鐘的相位和所述輸入數(shù)據(jù)的相位對齊的主鎖相環(huán)（PLL); 耦合至所述主PLL的輸出的相位內(nèi)插器；以及 包括從所述相位內(nèi)插器到所述主PLL的反饋路徑的頻率對齊環(huán)路，用以校正所述第一 頻率和所述第二頻率之間的頻率偏移。
10. 如權(quán)利要求9所述的基于PI的數(shù)字CDR系統(tǒng)，其特征在于，所述反饋路徑包括： 耦合至所述相位內(nèi)插器的輸出的采樣器； 耦合至所述采樣器的輸出的開關(guān)式相位檢測器和抽取器； 耦合至所述開關(guān)式相位檢測器和抽取器的輸出的濾波器； 耦合至所述濾波器的輸出的閾值塊； 耦合至所述閾值塊的輸出的低通濾波器； 耦合至所述低通濾波器的輸出的加法器的第一輸入，以及耦合至外部頻率控制的所述 加法器的第二輸入；以及 耦合至所述加法器的輸出的Λ-Σ調(diào)制器，其中所述Λ-Σ調(diào)制器的輸出耦合至所述 主 PLL。
11. 如權(quán)利要求10所述的基于PI的數(shù)字⑶R系統(tǒng)，其特征在于，進一步包括耦合至所 述輸入數(shù)據(jù)的均衡器，其中所述均衡器的輸出耦合至所述采樣器。
12. 如權(quán)利要求9所述的突發(fā)模式的CDR系統(tǒng)，其特征在于，所述突發(fā)模式的CDR系統(tǒng) 被集成到接收機中，其中所述輸入數(shù)據(jù)由發(fā)射機來傳送。
13. 如權(quán)利要求9所述的突發(fā)模式的CDR系統(tǒng)，其特征在于，所述突發(fā)模式的CDR系統(tǒng) 被集成到半導體管芯中。
14. 如權(quán)利要求9所述的突發(fā)模式的CDR系統(tǒng)，其特征在于，所述突發(fā)模式的CDR系統(tǒng) 被集成到從包括以下各項的組中選擇的設(shè)備中：機頂盒、音樂播放器、視頻播放器、娛樂單 元、導航設(shè)備、通信設(shè)備、個人數(shù)字助理（PDA)、位置固定的數(shù)據(jù)單元，以及計算機。
15. -種時鐘和數(shù)據(jù)恢復（⑶R)系統(tǒng)，包括： 以第一頻率接收的輸入數(shù)據(jù)； 以第二頻率操作的參考時鐘； 用于檢測所述輸入數(shù)據(jù)和所述參考時鐘之間的相位誤差信息的裝置； 用于使用所檢測的相位誤差信息來檢測所述第一頻率和所述第二頻率之間的頻率偏 移的裝置；以及 用于消除所述頻率偏移的裝置。
16. -種在接收機處執(zhí)行時鐘和數(shù)據(jù)恢復的方法，所述方法包括： 以第一頻率從發(fā)射機接收輸入數(shù)據(jù)； 基于所述接收機中集成的參考時鐘以第二頻率來操作所述接收機； 檢測所述輸入數(shù)據(jù)和所述參考時鐘之間的相位誤差信息； 使用所檢測的相位誤差信息來檢測所述第一頻率和所述第二頻率之間的頻率偏移；以 及 消除所述頻率偏移以使所述第一頻率和所述第二頻率同步。
17. -種配置突發(fā)模式的時鐘和數(shù)據(jù)恢復（CDR)系統(tǒng)的方法，所述方法包括： 以第一頻率接收輸入數(shù)據(jù)； 以第二頻率操作參考時鐘； 配置包括第一選通壓控振蕩器（GVCO)的主鎖相環(huán)（PLL)以將所述參考時鐘的相位與 所述輸入數(shù)據(jù)的相位對齊并且提供相位誤差信息和經(jīng)恢復的時鐘； 配置由所述經(jīng)恢復的時鐘控制的第二GVCO以對所述輸入數(shù)據(jù)進行采樣；以及 配置包括從所述第二GVCO到所述主PLL的反饋路徑的頻率對齊環(huán)路以使用所述相位 誤差信息來校正所述第一頻率和所述第二頻率之間的頻率偏移。
18. 如權(quán)利要求17所述的方法，其特征在于，形成所述反饋路徑包括： 將采樣器耦合至所述第二GVCO的輸出； 將數(shù)字環(huán)路濾波器耦合至所述采樣器的輸出； 將閾值塊耦合至所述數(shù)字環(huán)路濾波器的輸出； 將低通濾波器耦合至所述閾值塊的輸出； 將加法器的第一輸入耦合至所述低通濾波器的輸出，以及將所述加法器的第二輸入耦 合至外部頻率控制； 將Σ-△調(diào)制器耦合至所述加法器的輸出；以及 將所述Σ-Λ調(diào)制器的輸出耦合至所述主PLL。
19. 如權(quán)利要求17所述的方法，其特征在于，進一步包括配置相位對齊環(huán)路以將所述 第二GVCO的輸出的相位與所述輸入數(shù)據(jù)的相位對齊，其中配置所述相位對齊環(huán)路包括 ： 將相位對齊塊耦合至所述輸入數(shù)據(jù)； 將線性相位檢測器耦合至所述相位對齊塊的輸出以及所述第二GVCO的輸出； 將模數(shù)轉(zhuǎn)換器耦合至所述線性相位檢測器的輸出； 將數(shù)字環(huán)路濾波器耦合至所述模數(shù)轉(zhuǎn)換器的輸出； 將積分器耦合至所述數(shù)字環(huán)路濾波器的輸出； 將控制編碼塊耦合至所述積分器的輸出；以及 將所述控制編碼塊的輸出耦合至所述相位對齊塊。
20. 如權(quán)利要求19所述的方法，其特征在于，進一步包括通過均衡器將所述輸入數(shù)據(jù) 耦合至所述相位對齊塊。
21. 如權(quán)利要求20所述的方法，其特征在于，進一步包括： 將邊沿檢測器耦合至所述均衡器的輸出，以及 將所述邊沿檢測器的輸出耦合至所述第二GVCO。
22. -種對基于相位內(nèi)插器（PI)的時鐘和數(shù)據(jù)恢復（CDR)系統(tǒng)進行配置的方法，所述 方法包括： 以第一頻率接收輸入數(shù)據(jù)； 以第二頻率操作參考時鐘； 配置主鎖相環(huán)（PLL)以將所述參考時鐘的相位和所述輸入數(shù)據(jù)的相位對齊； 將相位內(nèi)插器耦合至所述主PLL的輸出；以及 配置包括從所述相位內(nèi)插器到所述主PLL的反饋路徑的頻率對齊環(huán)路以校正所述第 一頻率和所述第二頻率之間的頻率偏移。
23. 如權(quán)利要求22所述的方法，其特征在于，形成所述反饋路徑包括： 將采樣器耦合至所述相位內(nèi)插器的輸出； 將開關(guān)式相位檢測器和抽取器耦合至所述采樣器的輸出； 將濾波器耦合至所述開關(guān)式相位檢測器和抽取器的輸出； 將閾值塊耦合至所述濾波器的輸出； 將低通濾波器耦合至所述閾值塊的輸出； 將加法器的第一輸入耦合至所述低通濾波器的輸出，以及將所述加法器的第二輸入耦 合至外部頻率控制； 將Σ-△調(diào)制器耦合至所述加法器的輸出；以及 將所述Σ-Λ調(diào)制器的輸出耦合至所述主PLL。
24. 如權(quán)利要求23所述的方法，其特征在于，進一步包括： 將均衡器的輸入耦合至所述輸入數(shù)據(jù)；以及 將所述均衡器的輸出耦合至所述采樣器。
【文檔編號】H04L7/00GK104126283SQ201380010030
【公開日】2014年10月29日 申請日期:2013年2月20日 優(yōu)先權(quán)日:2012年2月21日
【發(fā)明者】X·孔, Z·朱, N·V·丹恩 申請人:高通股份有限公司