一種密碼算法硬件設(shè)計(jì)的安全檢測(cè)方法
【專利摘要】一種密碼算法硬件設(shè)計(jì)的安全檢測(cè)方法，包括：對(duì)密碼算法進(jìn)行分析，并根據(jù)分析結(jié)果對(duì)密碼算法加入防護(hù)措施；密碼硬件執(zhí)行架構(gòu)設(shè)計(jì)，制定并加入硬件防護(hù)措施；密碼硬件編程，根據(jù)編程結(jié)果生成ASIC密碼芯片電路版圖；對(duì)密碼芯片進(jìn)行抗功耗分析，驗(yàn)證芯片的安全性，包括功耗信息的采集和數(shù)據(jù)的分析。本發(fā)明充分利用了EDA工具在芯片設(shè)計(jì)早期階段能夠模擬產(chǎn)生芯片運(yùn)行功耗的特點(diǎn)來獲得芯片的仿真功耗，這種仿真功耗比芯片的運(yùn)行功耗更加精確，噪聲少，功耗對(duì)齊簡(jiǎn)單，更容易被用來進(jìn)行功耗攻擊分析。發(fā)明僅采用仿真和綜合后的結(jié)果進(jìn)行分析，不需要獲得真實(shí)的芯片，研究成本低廉，降低了公司生產(chǎn)密碼芯片的總成本。
【專利說明】一種密碼算法硬件設(shè)計(jì)的安全檢測(cè)方法【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種密碼算法的安全檢測(cè)方法。特別是涉及一種利用EDA工具在芯片設(shè)計(jì)早期階段能夠模擬產(chǎn)生芯片運(yùn)行功耗的特點(diǎn)來檢測(cè)密碼算法硬件設(shè)計(jì)安全性的密碼算法硬件設(shè)計(jì)的安全檢測(cè)方法。
【背景技術(shù)】
[0002]近年來，計(jì)算機(jī)、微電子學(xué)和網(wǎng)絡(luò)技術(shù)的飛速發(fā)展大大提高了現(xiàn)代社會(huì)的信息化程度。便攜式設(shè)備、無線網(wǎng)絡(luò)已廣泛滲入到人類社會(huì)生活的各個(gè)領(lǐng)域，如網(wǎng)絡(luò)聊天、數(shù)字電視、電子消費(fèi)、身份認(rèn)證、交通醫(yī)療、水、電、氣等公共事業(yè)。各個(gè)領(lǐng)域?qū)π畔⒓夹g(shù)的依賴程度也不斷增加，信息技術(shù)在給人類帶來巨大便利的同時(shí)，也使信息安全面臨前所未有的挑戰(zhàn)。信息安全技術(shù)不僅對(duì)國防、軍事系統(tǒng)構(gòu)成威脅，也會(huì)深刻影響以信息系統(tǒng)為支撐的各個(gè)重要領(lǐng)域以及人們的日常生活，因此信息安全技術(shù)關(guān)系到國家的整體安全戰(zhàn)略，是政府和各行業(yè)都十分重視的問題。進(jìn)入21世紀(jì)后，我國在信息安全領(lǐng)域已經(jīng)取得了巨大成績(jī)，但是當(dāng)前我國的信息安全形勢(shì)依然是不容樂觀的。密碼算法和安全芯片對(duì)于保障信息的安全傳輸有著十分重要的意義，已經(jīng)廣泛應(yīng)用于行政、經(jīng)濟(jì)、安全、軍事等關(guān)鍵部門，因而針對(duì)密碼算法和硬件設(shè)備的攻擊和防護(hù)也變得越來越重要。
[0003]集成電路芯片實(shí)現(xiàn)的加密算法具有加密速度快、保密性好等優(yōu)點(diǎn)，因此被廣泛的應(yīng)用。但是，當(dāng)其直接應(yīng)用于智能卡等系統(tǒng)時(shí)，加密模塊在執(zhí)行密碼算法的過程中，電路的執(zhí)行時(shí)間、功耗和電磁輻射等信息會(huì)泄露加密算法的結(jié)構(gòu)特征以及當(dāng)前處理的數(shù)據(jù)特征，旁路攻擊可以利用這些數(shù)據(jù)獲得密鑰。其中，功耗分析攻擊根據(jù)操作與功耗的相關(guān)性推測(cè)密鑰信息，因其費(fèi)用低廉、密鑰搜索空間小等優(yōu)點(diǎn)，已成為加密系統(tǒng)最具威脅性的攻擊方法。因此， 研究功耗分析技術(shù)如何破譯加密算法的密鑰，并由此提出防御功耗分析的算法是非常有必要的。如果在密碼芯片生產(chǎn)之后再去判斷的它的安全性，比如對(duì)其進(jìn)行DPA(Differential Power Analysis)攻擊,通常需要比較昂貴的工具,并且分析條件也相對(duì)困難。另外，若芯片安全性過低，需要對(duì)其進(jìn)行改進(jìn)，這將大大增加芯片的生產(chǎn)成本。

【發(fā)明內(nèi)容】

[0004]本發(fā)明所要解決的技術(shù)問題是，提供一種利用軟件設(shè)計(jì)工具，在算法設(shè)計(jì)的早期檢測(cè)其安全性，根據(jù)檢測(cè)結(jié)果添加防御攻擊的措施，從而將使用和生產(chǎn)密碼芯片的風(fēng)險(xiǎn)降到最低的密碼算法硬件設(shè)計(jì)的安全檢測(cè)方法。
[0005]本發(fā)明所采用的技術(shù)方案是:一種密碼算法硬件設(shè)計(jì)的安全檢測(cè)方法，包括如下步驟:
[0006]I)對(duì)密碼算法進(jìn)行分析，并根據(jù)分析結(jié)果對(duì)密碼算法加入防護(hù)措施；
[0007]2)密碼硬件執(zhí)行架構(gòu)設(shè)計(jì)，制定并加入硬件防護(hù)措施；
[0008]3)密碼硬件編程，根據(jù)編程結(jié)果生成ASIC密碼芯片電路版圖；
[0009]4)對(duì)密碼芯片進(jìn)行抗功耗分析，驗(yàn)證芯片的安全性，包括功耗信息的采集和數(shù)據(jù)的分析。
[0010]步驟I)所述的防護(hù)措施包括有插入測(cè)量失效點(diǎn)、隱藏技術(shù)、掩碼技術(shù)和隨機(jī)化技術(shù)。
[0011]步驟2)所述的硬件防護(hù)措施包括利用硬件執(zhí)行的并行性、功耗補(bǔ)償技術(shù)和互補(bǔ)存儲(chǔ)技術(shù)設(shè)定防止功耗泄漏的措施。
[0012]步驟3)是利用Verilog HDL或VHDL硬件描述語言對(duì)步驟2)改進(jìn)后的密碼算法進(jìn)行硬件設(shè)計(jì)，并用自動(dòng)化電子設(shè)計(jì)工具中的Design Compiler對(duì)RTL代碼進(jìn)行綜合產(chǎn)生符合約束條件的門級(jí)網(wǎng)表，然后，用自動(dòng)化電子設(shè)計(jì)工具中的Astro工具對(duì)設(shè)計(jì)進(jìn)行布局布線，在密碼芯片生產(chǎn)之前得到完整的ASIC密碼芯片電路版圖。
[0013]步驟4)中所述的功耗信息的采集是用自動(dòng)化電子設(shè)計(jì)工具中的PrimeTime PX工具進(jìn)行功耗信息的采集。
[0014]步驟4)中所述的數(shù)據(jù)的分析包括:功耗軌跡對(duì)齊、功耗模型建立和功耗分析算法
庫建立。
[0015]所述的功耗軌跡對(duì)齊是:首先，選擇功耗信息中的一條功耗軌跡，并在所選擇的功耗軌跡中選定一種模式；然后，在所有剩余的功耗軌跡中找到與已選定的模式相匹配的模式，所述的匹配是采用最小二乘法或相關(guān)系數(shù)方法進(jìn)行的；匹配成功以后，將各條功耗軌跡平移，使得所選定的模式在各條功耗軌跡的相同位置出現(xiàn)。
[0016]所述的模式的選擇要考慮:模式的唯一性、數(shù)據(jù)的依賴性和模式的長(zhǎng)度。
[0017]所建立的功耗模型是漢明重量模型或漢明距離模型或轉(zhuǎn)換距離模型。
[0018]所述的功耗分析算法庫建立，是采用高級(jí)語言C或C++或java語言來實(shí)現(xiàn)攻擊方法，所述的攻擊方法包括有DPA、CPA和Collision-CPA。
[0019]本發(fā)明的一種密碼算法硬件設(shè)計(jì)的安全檢測(cè)方法，充分利用了 EDA工具在芯片設(shè)計(jì)早期階段能夠模擬產(chǎn)生芯片運(yùn)行功耗的特點(diǎn)來獲得芯片的仿真功耗，這種仿真功耗比芯片的運(yùn)行功耗更加精確，噪聲少，功耗對(duì)齊簡(jiǎn)單，更容易被用來進(jìn)行功耗攻擊分析。同時(shí)，在整個(gè)過程中本發(fā)明的方法僅采用仿真和綜合后的結(jié)果進(jìn)行分析，不需要獲得真實(shí)的芯片，研究成本低廉，降低了公司生產(chǎn)密碼芯片的總成本，也適合大學(xué)、研究所等科研機(jī)構(gòu)對(duì)功耗分析以及密碼算法的硬件設(shè)計(jì)進(jìn)行研究和探索。
【專利附圖】

【附圖說明】
[0020]圖1是本發(fā)明方法的流程圖；
[0021]圖2是本發(fā)明中的功耗仿真的流程圖。
【具體實(shí)施方式】
[0022]下面結(jié)合實(shí)施例和附圖對(duì)本發(fā)明的一種密碼算法硬件設(shè)計(jì)的安全檢測(cè)方法做出詳細(xì)說明。
[0023]本發(fā)明的一種密碼算法硬件設(shè)計(jì)的安全檢測(cè)方法，主要包括四部分:公鑰密碼算法研究、密碼執(zhí)行算法硬件架構(gòu)設(shè)計(jì)、密碼硬件電路設(shè)計(jì)以及抗功耗攻擊分析。這四部分息息相關(guān)，前兩部分是對(duì)密碼算法硬件實(shí)現(xiàn)的理論改進(jìn)，主要從理論和硬件架構(gòu)上對(duì)密碼算法進(jìn)行優(yōu)化，使密碼芯片的運(yùn)行速度得到提高，抗攻擊性得到增強(qiáng)。第三部分是用VerilogHDL, VHDL等硬件描述語言對(duì)理論改進(jìn)后的密碼算法進(jìn)行硬件設(shè)計(jì)，并用EDA (ElectronicDesign Automation)工具進(jìn)行綜合、布局布線。第四部分是對(duì)第三部分實(shí)現(xiàn)的密碼算法硬件的抗功耗分析，首先提取仿真功耗，然后通過對(duì)仿真功耗的數(shù)據(jù)分析，驗(yàn)證理論設(shè)計(jì)中密碼算法的實(shí)際安全性，并產(chǎn)生安全性評(píng)估報(bào)告。如果評(píng)估報(bào)告為合格，則說明芯片的安全性有保證，否則，需按照?qǐng)D1所示的方法進(jìn)行迭代開發(fā)，從而得到高安全性的密碼算法硬件設(shè)計(jì)。
[0024]本發(fā)明的一種密碼算法硬件設(shè)計(jì)的安全檢測(cè)方法，如圖1所示，具體包括如下步驟:
[0025]I)對(duì)密碼算法進(jìn)行分析，并根據(jù)分析結(jié)果對(duì)密碼算法加入防護(hù)措施，所述的防護(hù)措施包括有插入測(cè)量失效點(diǎn)、隱藏技術(shù)、掩碼技術(shù)和隨機(jī)化技術(shù)(RAD);
[0026]對(duì)密碼算法進(jìn)行分析，主要是在理論上優(yōu)化各類密碼算法(如RSA、ECC、AES等)的實(shí)現(xiàn)方式，在保證計(jì)算速度的前提下，從算法層次上改進(jìn)密碼算法的抗攻擊性。為了防御功耗攻擊，常用的防護(hù)措施主要有插入測(cè)量失效點(diǎn)、隱藏技術(shù)、掩碼技術(shù)和隨機(jī)化技術(shù)(RAD)等方法。此步驟設(shè)計(jì)的帶有防御性的密碼算法就是安全檢測(cè)的理論對(duì)象，用于后面的檢測(cè)。
[0027]2)密碼硬件執(zhí)行架構(gòu)設(shè)計(jì)，制定并加入硬件防護(hù)措施，所述的硬件防護(hù)措施包括利用硬件執(zhí)行的并行性、功耗補(bǔ)償技術(shù)和互補(bǔ)存儲(chǔ)技術(shù)設(shè)定防止功耗泄漏的措施；
[0028]利用硬件執(zhí)行的并行性和一些硬件實(shí)現(xiàn)技巧，利用功耗補(bǔ)償技術(shù)、互補(bǔ)存儲(chǔ)技術(shù)等進(jìn)一步優(yōu)化密碼芯片的執(zhí)行速度和安全性。結(jié)合算法和硬件架構(gòu)兩個(gè)層次的功耗防御措施能夠極大的增強(qiáng)密碼芯片的安全性。
[0029]3)密碼硬件編程，根據(jù)編程結(jié)果生成ASIC密碼芯片電路版圖。具體是利用Verilog HDL或VHDL硬件描述語言對(duì)步驟2)改進(jìn)后的密碼算法進(jìn)行硬件設(shè)計(jì)，并用自動(dòng)化電子設(shè)計(jì)(EDA)工具中的Design Compiler對(duì)RTL代碼進(jìn)行綜合產(chǎn)生符合約束條件的門級(jí)網(wǎng)表，然后，用自動(dòng)化電子設(shè)計(jì)(EDA)工具中的Astro工具對(duì)設(shè)計(jì)進(jìn)行布局布線，在密碼芯片生產(chǎn)之前得到完整的ASIC密碼芯片電路版圖。在布局布線過程中提取由于內(nèi)部互連所產(chǎn)生的寄生電阻和電容值等寄生參數(shù)，這些信息將對(duì)后仿真和功耗信息的生成起到很大作用。利用布局布線后獲得的精確延遲參數(shù)和網(wǎng)表進(jìn)行仿真，可以驗(yàn)證網(wǎng)表的功能和時(shí)序是否正確。
[0030]4)對(duì)密碼芯片進(jìn)行抗功耗分析，驗(yàn)證芯片的安全性，包括功耗信息的采集和數(shù)據(jù)的分析。
[0031]所述的功耗信息的采集如圖2所示，是用自動(dòng)化電子設(shè)計(jì)(EDA)工具中的PrimeTime PX (以下簡(jiǎn)稱PTPX)工具進(jìn)行功耗信息的采集。
[0032]可以看出綜合后的信息與布局布線之后的信息都可以用來進(jìn)行功耗分析，但是兩者所獲得的功耗信息的精度不同?；诰C合后的信息進(jìn)行功耗仿真屬于邏輯級(jí)仿真，是以電路中邏輯元件的網(wǎng)表為基礎(chǔ)，網(wǎng)表中包含了電路中所有邏輯元件以及他們之間的連接方式。而基于布局布線之后的信息進(jìn)行功耗仿真數(shù)據(jù)模擬級(jí)仿真，是以晶體管網(wǎng)表為基礎(chǔ)，網(wǎng)表中包含了所有晶體管以及它們之間的連接，并且還包含了電路中的寄生元素，這是對(duì)數(shù)據(jù)電路進(jìn)行的最準(zhǔn)確的功耗仿真，建議采用布局布線后的仿真。
[0033]本發(fā)明采用EDA工具中的PrimeTime PX (以下簡(jiǎn)稱PTPX)工具進(jìn)行功耗信息的采集。PTPX可以通過簡(jiǎn)單的設(shè)計(jì)和輸入數(shù)據(jù)，快速得到某種激勵(lì)下數(shù)字邏輯的功耗信息，它不僅支持門級(jí)網(wǎng)表的分析，也支持RTL代碼的分析；輸入的激勵(lì)可以是V⑶、FSDB或SAIF文件。利用PTPX進(jìn)行功耗分析，首先需要將其工作環(huán)境設(shè)計(jì)為power_enable_analysistrue,因?yàn)樗粌H可以用來做功耗分析，還可以進(jìn)行靜態(tài)時(shí)序分析。然后讀入密碼算法的設(shè)計(jì)數(shù)據(jù)，如工藝庫、設(shè)計(jì)網(wǎng)表、提取的寄生參數(shù)、約束條件等，以及最重要的記錄著整個(gè)設(shè)計(jì)流程中數(shù)據(jù)變化的VCD文件。一切準(zhǔn)備就緒，PTPX就可以對(duì)密碼算法設(shè)計(jì)進(jìn)行功耗分析了，此過程將得到功耗采集文件，此文件可以是圖形文件(fsdb)，也可以是數(shù)據(jù)文件(out)。
[0034]所述的數(shù)據(jù)的分析包括:功耗軌跡對(duì)齊、功耗模型建立和功耗分析算法庫建立。
[0035]有些能耗攻擊，例如DPA、CPA等，是基于統(tǒng)計(jì)學(xué)的方法來獲得密鑰信息，因此需要大量的功耗數(shù)據(jù)。功耗軌跡是否對(duì)齊是影響這些攻擊能否成功的重要因素。在現(xiàn)實(shí)中，導(dǎo)致功耗軌跡失調(diào)的原因很多，如隨即插入偽操作、亂序執(zhí)行等。
[0036]為了得到對(duì)齊的功耗軌跡，需要每次從相同的起點(diǎn)記錄功耗值。如果使用示波器對(duì)密碼設(shè)備進(jìn)行功耗測(cè)量，那么每一次測(cè)量設(shè)置相同的起點(diǎn)是非常困難的事，首先用于觸發(fā)測(cè)試設(shè)備的通信信號(hào)并不總是與時(shí)鐘信號(hào)保持同步，其次被攻擊中間結(jié)果的處理與通信之間，經(jīng)常執(zhí)行條件操作，導(dǎo)致每一次測(cè)量的時(shí)間和操作都不相同。對(duì)于本專利采用的仿真設(shè)計(jì)而言，不存在上述第一個(gè)問題，但是第二個(gè)問題依然存在。
[0037]處理失調(diào)的功耗軌跡最好的辦法是在實(shí)施DPA、CPA等攻擊之前進(jìn)行功耗對(duì)齊處理，如果對(duì)齊成功，可以完全消除如插入偽操作、亂序操作等的影響，獲得正確密鑰的概率將大大提高，攻擊者非常值得花費(fèi)時(shí)間和經(jīng)歷來進(jìn)行功耗軌跡對(duì)齊。在實(shí)際應(yīng)用中，通?？梢酝ㄟ^兩個(gè)步驟實(shí)現(xiàn)功耗軌跡對(duì)齊。
[0038]所述的功耗軌跡對(duì)齊是:首先，選擇功耗信息中的一條功耗軌跡，并在所選擇的功耗軌跡中選定一種模式。模式的選擇實(shí)質(zhì)上決定了對(duì)齊是否成功，所述的模式的選擇要考慮:模式的唯一性，如選取特征尖峰或極小值，從功耗軌跡中識(shí)別出此模式越容易，則對(duì)齊的效果就會(huì)越好；數(shù)據(jù)的依賴性，在理想情況下，模式應(yīng)該對(duì)應(yīng)跳轉(zhuǎn)操作或依賴于密鑰的操作，而選取依賴中間值的操作作為模式往往會(huì)降低匹配效果；模式的長(zhǎng)度，并非模式越長(zhǎng)，對(duì)齊效果越好，要根據(jù)模式的鮮明性確定其長(zhǎng)度。與被攻擊中間結(jié)果的距離，所選擇的模式應(yīng)該接近于被攻擊的中間結(jié)果。
[0039]然后，在所有剩余的功耗軌跡中找到與已選定的模式相匹配的模式，攻擊者需要在每一條功耗軌跡中匹配出最佳的模式位置，通?？梢詮牡谝粭l功耗軌跡中模式所在的位置附近開始匹配，會(huì)提高匹配準(zhǔn)確率。所述的匹配是采用最小二乘法或相關(guān)系數(shù)方法進(jìn)行的；匹配成功以后，將各條功耗軌跡平移，使得所選定的模式在各條功耗軌跡的相同位置出現(xiàn)。
[0040]在功耗分析攻擊過程中，建立合適的功耗模型對(duì)于攻擊者來說是最重要的事情。攻擊者可以根據(jù)密碼算法設(shè)計(jì)中特定寄存器或寄存器組中所存儲(chǔ)的數(shù)據(jù)的變化對(duì)動(dòng)態(tài)功耗消耗產(chǎn)生的影響進(jìn)行數(shù)理統(tǒng)計(jì)分析，進(jìn)而推斷出密鑰。寄存器產(chǎn)生的功耗只是總功耗數(shù)據(jù)的一部分，本發(fā)明選擇這部分功耗作為功耗攻擊的目標(biāo)是考慮到以下幾個(gè)方面:在密碼芯片或密碼硬件設(shè)計(jì)中，寄存器通常用來存儲(chǔ)一些敏感信息，比如與密鑰相關(guān)的一些運(yùn)算過程的中間數(shù)據(jù)；寄存器中的數(shù)據(jù)都是在時(shí)鐘沿到來時(shí)發(fā)生變化，非常容易采集和識(shí)別；與其它組合邏輯元件相比，寄存器中數(shù)據(jù)變化所產(chǎn)生的功耗比較大。
[0041]通過對(duì)寄存器功耗消耗進(jìn)行分析，所建立的功耗模型可以是漢明重量模型或漢明距離模型或轉(zhuǎn)換距離模型。這是因?yàn)楣粽呖梢赃x擇其中一種針對(duì)要攻擊的算法進(jìn)行功耗建模。
[0042]所述的功耗分析算法庫建立，是采用高級(jí)語言C或C++或java語言來實(shí)現(xiàn)攻擊方法，所述的攻擊方法包括有DPA、CPA和Collision-CPA等。
[0043]在進(jìn)行功耗攻擊時(shí)，每種密碼算法理論上都存在著多種被攻擊的可能，所以本發(fā)明需要建立一個(gè)龐大的功耗分析算法庫，盡可能的將目前大多數(shù)攻擊方法包含在內(nèi)，以此來驗(yàn)證芯片的安全性。同時(shí)，一種攻擊方法針對(duì)不同的密碼算法會(huì)存在同時(shí)能破解的情況，因而，算法庫中的每種攻擊方法針對(duì)不同算法的接口應(yīng)該是統(tǒng)一的，測(cè)試不同密碼算法的安全性時(shí)，只需調(diào)整接口處的參數(shù)即可，而不需對(duì)算法庫中的算法進(jìn)行很大的修改，算法庫需要定期更新，緊跟攻擊方法的發(fā)展。算法庫可以用高級(jí)語言C、C++、java等語言來實(shí)現(xiàn)。主要的攻擊方法目前有DPA、CPA、Collision-CPA等。
【權(quán)利要求】
1.一種密碼算法硬件設(shè)計(jì)的安全檢測(cè)方法，其特征在于，包括如下步驟: 1)對(duì)密碼算法進(jìn)行分析，并根據(jù)分析結(jié)果對(duì)密碼算法加入防護(hù)措施； 2)密碼硬件執(zhí)行架構(gòu)設(shè)計(jì)，制定并加入硬件防護(hù)措施； 3)密碼硬件編程，根據(jù)編程結(jié)果生成ASIC密碼芯片電路版圖； 4)對(duì)密碼芯片進(jìn)行抗功耗分析，驗(yàn)證芯片的安全性，包括功耗信息的采集和數(shù)據(jù)的分析。
2.根據(jù)權(quán)利要求1所述的一種密碼算法硬件設(shè)計(jì)的安全檢測(cè)方法，其特征在于，步驟1)所述的防護(hù)措施包括有插入測(cè)量失效點(diǎn)、隱藏技術(shù)、掩碼技術(shù)和隨機(jī)化技術(shù)。
3.根據(jù)權(quán)利要求1所述的一種密碼算法硬件設(shè)計(jì)的安全檢測(cè)方法，其特征在于，步驟2)所述的硬件防護(hù)措施包括利用硬件執(zhí)行的并行性、功耗補(bǔ)償技術(shù)和互補(bǔ)存儲(chǔ)技術(shù)設(shè)定防止功耗泄漏的措施。
4.根據(jù)權(quán)利要求1所述的一種密碼算法硬件設(shè)計(jì)的安全檢測(cè)方法，其特征在于，步驟3)是利用VerilogHDL或VHDL硬件描述語言對(duì)步驟2)改進(jìn)后的密碼算法進(jìn)行硬件設(shè)計(jì)，并用自動(dòng)化電子設(shè)計(jì)工具中的Design Compiler對(duì)RTL代碼進(jìn)行綜合產(chǎn)生符合約束條件的門級(jí)網(wǎng)表，然后，用自動(dòng)化電子設(shè)計(jì)工具中的Astro工具對(duì)設(shè)計(jì)進(jìn)行布局布線，在密碼芯片生產(chǎn)之前得到完整的ASIC密碼芯片電路版圖。
5.根據(jù)權(quán)利要求1所述的一種密碼算法硬件設(shè)計(jì)的安全檢測(cè)方法，其特征在于，步驟4)中所述的功耗信息的采集是用自動(dòng)化電子設(shè)計(jì)工具中的PrimeTimePX工具進(jìn)行功耗信息的采集。
6.根據(jù)權(quán)利要求1所述的一種密碼算法硬件設(shè)計(jì)的安全檢測(cè)方法，其特征在于，步驟4)中所述的數(shù)據(jù)的分析包括:功耗軌跡對(duì)齊、功耗模型建立和功耗分析算法庫建立。
7.根據(jù)權(quán)利要求6所述的一種密碼算法硬件設(shè)計(jì)的安全檢測(cè)方法，其特征在于，所述的功耗軌跡對(duì)齊是:首先，選擇功耗信息中的一條功耗軌跡，并在所選擇的功耗軌跡中選定一種模式；然后，在所有剩余的功耗軌跡中找到與已選定的模式相匹配的模式，所述的匹配是采用最小二乘法或相關(guān)系數(shù)方法進(jìn)行的；匹配成功以后，將各條功耗軌跡平移，使得所選定的模式在各條功耗軌跡的相同位置出現(xiàn)。
8.根據(jù)權(quán)利要求7所述的一種密碼算法硬件設(shè)計(jì)的安全檢測(cè)方法，其特征在于，所述的模式的選擇要考慮:模式的唯一性、數(shù)據(jù)的依賴性和模式的長(zhǎng)度。
9.根據(jù)權(quán)利要求6所述的一種密碼算法硬件設(shè)計(jì)的安全檢測(cè)方法，其特征在于，所建立的功耗模型是漢明重量模型或漢明距離模型或轉(zhuǎn)換距離模型。
10.根據(jù)權(quán)利要求6所述的一種密碼算法硬件設(shè)計(jì)的安全檢測(cè)方法，其特征在于，所述的功耗分析算法庫建立，是采用高級(jí)語言C或C++或java語言來實(shí)現(xiàn)攻擊方法，所述的攻擊方法包括有DPA、CPA和Collision-CPA。
【文檔編號(hào)】H04L9/06GK103812642SQ201410036110
【公開日】2014年5月21日 申請(qǐng)日期:2014年1月24日 優(yōu)先權(quán)日:2014年1月24日
【發(fā)明者】郭煒, 丁兆晶, 魏繼增 申請(qǐng)人:天津大學(xué)