校準(zhǔn)嵌入在高速電纜中的增強(qiáng)裝置的系統(tǒng)、增強(qiáng)裝置和自校準(zhǔn)高速電纜的制作方法
【專利摘要】提供了一種用于校準(zhǔn)嵌入在高速電纜中的增強(qiáng)裝置的系統(tǒng)、一種耦合到高速電纜的增強(qiáng)裝置和一種自校準(zhǔn)高速電纜，所述高速電纜包括：多個(gè)高速通道、低速控制總線、輸入連接器以及輸出連接器，所述系統(tǒng)包括：校準(zhǔn)固定裝置，包括用于將所述高速通道從所述輸出連接器環(huán)接到所述輸入連接器的饋通連接；校準(zhǔn)控制裝置，被連接到所述低速控制總線，用于校準(zhǔn)所述高速通道。
【專利說明】校準(zhǔn)嵌入在高速電纜中的增強(qiáng)裝置的系統(tǒng)、增強(qiáng)裝置和自校準(zhǔn)高速電纜
[0001]本申請(qǐng)是2008年7月25日提交的申請(qǐng)?zhí)枮?00880100471.2、發(fā)明名稱為“用于高清數(shù)字視頻接口的自校準(zhǔn)電纜”的專利申請(qǐng)的分案申請(qǐng)。
[0002]相關(guān)申請(qǐng)
[0003]本發(fā)明要求在2007年7月25日提交的Horan, John等人的題目為“Circuits andMethods for Gigabit Data Recovery and Digital Repeater Implementation，，的美國(guó)臨時(shí)申請(qǐng)序列號(hào)60/935，080的優(yōu)先權(quán)，并通過引用將其并入到這里。
【技術(shù)領(lǐng)域】
[0004]本發(fā)明涉及在電子設(shè)備之間的承載串行編碼差分信號(hào)的高速電纜，以及具體地，涉及用于互連音頻-視頻設(shè)備的具有嵌入的增強(qiáng)裝置(boost device)的多導(dǎo)體電纜。
【背景技術(shù)】
[0005]電視信號(hào)的發(fā)布(distribution)日益增加地基于數(shù)字方法和數(shù)字編碼形式的視頻和音頻信號(hào)。與此同時(shí)，在市場(chǎng)上已經(jīng)可以獲得更高的清晰度(高清TV)，其與更大尺寸和更高清晰度的顯示裝置相稱。為了滿足對(duì)于互連具有數(shù)字信號(hào)源的(諸如數(shù)字多功能盤(DVD)播放器)這樣的高清顯示裝置與用于數(shù)字衛(wèi)星和視頻資料的數(shù)字電纜發(fā)布的接收器和解碼器的需要，開發(fā)出了稱為高清多媒體接口(HDMI)的數(shù)字接口標(biāo)準(zhǔn)?？梢詮摹癶dm1.0rg”網(wǎng)站獲得HDMI的詳細(xì)規(guī)范。當(dāng)前可得并用于本申請(qǐng)的HDMI規(guī)范為2006年6月22日的HDMI規(guī)范版本1.3，通過引用將其并入到這里?？梢圆捎迷揌DMI標(biāo)準(zhǔn)通過承載多個(gè)數(shù)字信號(hào)和時(shí)鐘信號(hào)的電纜將數(shù)字視頻源連接到數(shù)字視頻接收機(jī)(digital video sink)。
[0006]諸如用于承載HDMI信號(hào)的高速差分信號(hào)電纜的固有特性和制造的不理想性會(huì)對(duì)電纜承載的高速信號(hào)產(chǎn)生不利影響。
[0007]例如，任何電纜都具有有限的帶寬，由此可以作為低通濾波器。電纜的帶寬與其長(zhǎng)度有關(guān)，電纜越長(zhǎng)，過濾效應(yīng)越顯著，其帶寬越低。結(jié)果，通過電纜的高頻信號(hào)會(huì)衰減，其邊緣變得不那么尖銳。這會(huì)增加在電纜的接收器端曲解接收的數(shù)據(jù)的風(fēng)險(xiǎn)，尤其對(duì)于長(zhǎng)的電纜和高速數(shù)據(jù)而言。
[0008] 申請(qǐng)人:先前提交的專利申請(qǐng)，即，均是在2008年7月18日提交的11/826，713 “AHigh-Speed Cable With Embedded Power Control，，、11/826，716 “A ProgrammableHigh-Speed Cable With Boost Device”、11/826，710“A Programmable High-Speed CableWith Printed Circuit Board And Boost Device”、11/826，711 “A Programmable CableWith Deskew And Performance Analysis Circuits”、以及 11/826,712 “System AndMethod For Calibrating A High-Speed Cable” 已經(jīng)描述了包括增強(qiáng)裝置的 HDMI 電纜。
[0009]圖1示出了現(xiàn)有技術(shù)的包括改善的HDMI電纜20的HDMI系統(tǒng)10。HDMI系統(tǒng)10包括HDMI發(fā)射機(jī)Tx (HDMI源裝置)、HDMI接收器Rx (HDMI接收機(jī)裝置)以及將Tx連接到Rx的改善的HDMI電纜20。[0010]改善的HDMI電纜20包括嵌入的增強(qiáng)裝置30和基礎(chǔ)(無源)HDMI電纜40。增強(qiáng)裝置30鄰近改善的HDMI電纜20最靠近HDMI接收器RX的端部。改善的HDMI電纜20可以用于例如將DVD播放器連接到電視屏幕，或一般地將任意HDMI源裝置連接到HDMI接收機(jī)裝置。
[0011]圖2示出了包括在現(xiàn)有技術(shù)的圖1的HDMI系統(tǒng)10的增強(qiáng)裝置30中的電路的框圖。增強(qiáng)裝置30包括多個(gè)通道增強(qiáng)電路100和參數(shù)存儲(chǔ)器102。典型地，增強(qiáng)裝置30包括四(4)個(gè)通道增強(qiáng)電路100，其每一個(gè)增強(qiáng)TMDS通道0、TMDS通道1、TMDS通道2以及時(shí)鐘通道中的一個(gè)的信號(hào)。這四個(gè)通道是如HDMI規(guī)范中所述的高速數(shù)字通道。
[0012]每一個(gè)通道增強(qiáng)電路100包括HDMI輸入電路106和HDMI輸出電路108。每一個(gè)通道增強(qiáng)電路100還包括差分(對(duì)內(nèi)(intra-pair))去扭斜電路110，用于調(diào)整通過基礎(chǔ)HDMI電纜40和均衡器電路112傳播的兩個(gè)極性的差分?jǐn)?shù)據(jù)信號(hào)的存在的時(shí)間扭斜，以補(bǔ)償基礎(chǔ)HDMI電纜40的有線帶寬的特定。由此，每一個(gè)通道增強(qiáng)電路提供了從各HDMI輸入到對(duì)應(yīng)的HDMI輸出的傳遞函數(shù)，并具有設(shè)計(jì)用于補(bǔ)償基礎(chǔ)電纜40中的對(duì)應(yīng)差分對(duì)的劣化的特性。
[0013]可以由多個(gè)不同長(zhǎng)度的基礎(chǔ)(無源)HDMI電纜40中的任一個(gè)來制造包括四個(gè)增強(qiáng)電路的改善的HDMI電纜20。為了補(bǔ)償每一個(gè)單獨(dú)的電纜的差分扭斜和頻率響應(yīng)，在上述先前的專利申請(qǐng) 11/826，712 “System And Method For Calibrating A High-Speed Cable”中已經(jīng)提出了通過存儲(chǔ)在參數(shù)存儲(chǔ)器102中的數(shù)字參數(shù)來校準(zhǔn)差分去扭斜電路110和均衡器電路112的方法?？梢栽谥圃煸摳纳频腍DMI電纜20時(shí)，為參數(shù)存儲(chǔ)器102加載參數(shù)值。
[0014]已經(jīng)提出了三種用于校準(zhǔn)參數(shù)的可選的方法:實(shí)時(shí)校準(zhǔn)方法；頻域校準(zhǔn)方法；以及時(shí)域校準(zhǔn)方法。因?yàn)閷?shí)體電纜是相當(dāng)穩(wěn)定的，因此一旦初始設(shè)定了這些參數(shù)便不再需要現(xiàn)場(chǎng)動(dòng)態(tài)調(diào)整這些參數(shù)，雖然實(shí)時(shí)校準(zhǔn)方法當(dāng)然也適于現(xiàn)場(chǎng)動(dòng)態(tài)調(diào)整。
[0015]頻域和時(shí)域校準(zhǔn)方法需要昂貴的外部測(cè)試設(shè)備，而實(shí)時(shí)校準(zhǔn)方法附加地依賴于外部HDMI數(shù)據(jù)產(chǎn)生器和在增強(qiáng)裝置30中構(gòu)建的復(fù)雜的性能分析電路。
[0016]圖3示出了用于現(xiàn)有技術(shù)的頻域和時(shí)域校準(zhǔn)方法的通用測(cè)試裝配200。通用測(cè)試裝配200包括改善的HDMI電纜(參見圖1)、PC202、以及測(cè)試設(shè)備204 (VNA (矢量網(wǎng)絡(luò)分析儀)或TDR (時(shí)域反射計(jì)))。PC202附著到基礎(chǔ)HDMI電纜40的控制總線(SDA+SCL)。測(cè)試設(shè)備204在電纜兩端被連接到差分通道，即，承載增強(qiáng)信號(hào)的四差分通道輸入(8個(gè)布線)208和四差分通道輸出(8個(gè)布線)210。
[0017]PC202通過標(biāo)準(zhǔn)PC接口 206控制測(cè)試設(shè)備204，以將刺激(stimulus)信號(hào)發(fā)送到電纜輸入(208)并從電纜輸出(210)接收測(cè)量結(jié)果。通過標(biāo)準(zhǔn)PC接口 206將結(jié)果返回到PC202以進(jìn)行評(píng)估。
[0018]作為VNA或TDR的測(cè)試設(shè)備204有可能獲得電纜的頻率衰減和延遲特性兩者，雖然需要公知的數(shù)學(xué)變換以在分別由VNA或TDR獲得的頻率和時(shí)域結(jié)果之間進(jìn)行轉(zhuǎn)換。
[0019]圖4示出了在現(xiàn)有技術(shù)的實(shí)時(shí)電纜校準(zhǔn)方法中使用的實(shí)時(shí)配置300。實(shí)時(shí)配置300包括實(shí)時(shí)測(cè)試設(shè)備302和圖1的改善的HDMI電纜20，該改善的HDMI電纜20包括擴(kuò)展的增強(qiáng)裝置304。擴(kuò)展的增強(qiáng)裝置304包括增強(qiáng)裝置30 (圖2)和用于分析增強(qiáng)的信號(hào)(210)并提供到控制總線(SDA+SCL)的接入的附加電路。
[0020]實(shí)時(shí)測(cè)試設(shè)備302包括用于向電纜提供電力的+5V電源；數(shù)據(jù)圖形產(chǎn)生器，用于產(chǎn)生供給到差分通道輸入(208)的符合HDMI的差分?jǐn)?shù)據(jù)和時(shí)鐘信號(hào)；以及控制計(jì)算機(jī)(PC)，用于控制將由數(shù)據(jù)圖形產(chǎn)生器輸出的數(shù)據(jù)圖形，并通過控制總線(SDA+SDL)與電纜中的擴(kuò)展的增強(qiáng)裝置304通訊。包括典型的差分終端電路組的終端裝置“Term”被連接到差分通道輸出210。
[0021]為了校準(zhǔn)電纜(每一個(gè)電纜在生產(chǎn)時(shí)被單獨(dú)校準(zhǔn))，實(shí)時(shí)校準(zhǔn)方法包括以下步驟:
[0022]-PC中的控制程序命令數(shù)據(jù)圖形產(chǎn)生器將HDMI數(shù)據(jù)圖形發(fā)送到電纜的差分通道輸入208 ；
[0023]-PC中的控制程序使用控制總線(SDA+SDL)將去扭斜和均衡參數(shù)發(fā)送到擴(kuò)展的增強(qiáng)裝置304 ；
[0024]-擴(kuò)展的增強(qiáng)裝置304執(zhí)行由設(shè)定參數(shù)確定的去扭斜和均衡步驟；
[0025]-擴(kuò)展的增強(qiáng)裝置304分析去扭斜并均衡后的信號(hào)的質(zhì)量；
[0026]-擴(kuò)展的增強(qiáng)裝置304通過控制總線(SDA+SDL)將質(zhì)量結(jié)果報(bào)告給PC；
[0027]-針對(duì)每個(gè)差分通道并利用不同參數(shù)重復(fù)以上步驟；
[0028]-確定最優(yōu)的設(shè)定，并將其永久設(shè)定到增強(qiáng)裝置30內(nèi)的參數(shù)存儲(chǔ)器12中。
[0029]圖5示出了現(xiàn)有技術(shù)的擴(kuò)展的增強(qiáng)裝置304的簡(jiǎn)化框圖，其包括增強(qiáng)裝置30、控制接口 306、以及性能分析電路308。在圖5中僅示出了四通道增強(qiáng)電路100中的代表性的一個(gè)，應(yīng)該理解，三個(gè)差分TMDS通道和差分時(shí)鐘通道中的每一個(gè)由各通道增強(qiáng)電路100處理。
[0030]控制接口 306通過控制總線SDA+SCL與圖4的實(shí)時(shí)測(cè)試設(shè)備302通訊，并通過參數(shù)設(shè)置鏈路310與參數(shù)存儲(chǔ)器102 (在增強(qiáng)裝置30中)通訊。
[0031]性能分析電路308僅在擴(kuò)展的增強(qiáng)裝置304正被校準(zhǔn)時(shí)是激活的(在控制接口 306的控制下上電)。
[0032]性能分析電路308 包括差分到單端塊(Differential-to-Single-Ended block)312、線性相位補(bǔ)償器314、過采樣和重新計(jì)時(shí)塊316、以及訓(xùn)練功能塊318。訓(xùn)練功能塊318的輸出通過控制鏈路320被連接到控制接口 306的輸入。訓(xùn)練功能塊318的兩個(gè)可選的輸出(參數(shù)鏈路322)被連接到通道增強(qiáng)電路100的去扭斜和均衡參數(shù)輸入324和326，旁路繞過參數(shù)存儲(chǔ)器102。
[0033]在圖5中未示出常規(guī)時(shí)鐘恢復(fù)電路，其用于從任一差分通道恢復(fù)時(shí)鐘，并產(chǎn)生多相時(shí)鐘信號(hào)(時(shí)鐘相位PHO到PH23)?？梢允褂糜糜诋a(chǎn)生多相時(shí)鐘的多種已有技術(shù)中的任何一種,通過鎖相環(huán)來實(shí)現(xiàn)多相時(shí)鐘信號(hào)的產(chǎn)生。
[0034]當(dāng)四個(gè)通道增強(qiáng)電路100中的每一個(gè)將要通過實(shí)時(shí)電纜校準(zhǔn)方法來校準(zhǔn)時(shí)，通道增強(qiáng)電路100的“增強(qiáng)的信號(hào)”對(duì)124被分接并連接到性能分析電路308。
[0035]注意，可以共享使用單個(gè)共同的性能分析電路308來依次校準(zhǔn)四個(gè)通道增強(qiáng)電路100。替代地，可以在擴(kuò)展的增強(qiáng)裝置304中包括多個(gè)性能分析電路308，這允許并行校準(zhǔn)通道增強(qiáng)電路100。
[0036]在性能分析電路308中，“增強(qiáng)的信號(hào)”對(duì)124被連接到差分到單端塊312，塊312將增強(qiáng)的信號(hào)124轉(zhuǎn)換為單端信號(hào)328，單端信號(hào)328被輸入到線性相位補(bǔ)償器314，線性相位補(bǔ)償器314還可以接收多相時(shí)鐘信號(hào)的PHO相位并產(chǎn)生相位對(duì)準(zhǔn)的信號(hào)330作為輸出。
[0037]過采樣和重新計(jì)時(shí)塊316接收相位對(duì)準(zhǔn)的信號(hào)330以及多相時(shí)鐘信號(hào)的24個(gè)相位(ΡΗ0到PH23)，以產(chǎn)生24-樣本數(shù)字樣本信號(hào)332，然后24-樣本數(shù)字樣本信號(hào)332被輸入到訓(xùn)練功能塊318。
[0038]在差分到單端塊312中被轉(zhuǎn)換為單端信號(hào)328之后，數(shù)據(jù)準(zhǔn)備好被采樣(轉(zhuǎn)換為數(shù)字信號(hào))。為了限定板上時(shí)鐘(多相時(shí)鐘的ΡΗ0)與數(shù)據(jù)(單端信號(hào)328)之間的相位關(guān)系，使用模擬相位檢測(cè)器(在線性相位補(bǔ)償器314中)。數(shù)據(jù)和恢復(fù)的時(shí)鐘的頻率是相等的，因?yàn)槎叩臅r(shí)序源自同一個(gè)源，即，傳送的時(shí)鐘，因此不需要頻率調(diào)整。線性相位補(bǔ)償器314可以基于 Afshin Rezayee 和 Ken Martin 的題目為 “AlO-Gb/s Clock Recovery Circuit withLinear Phase Detector and Coupled Two-stage Ring Oscillator，，的文章。通過引用將該文章并入到這里，并且該文章發(fā)表在2002年意大利佛羅倫薩的“European Solid StateCircuits Conference (SSCIRC)，，第 419-422 頁(yè)。
[0039]相位對(duì)準(zhǔn)的(數(shù)據(jù))信號(hào)330為軌到軌模擬信號(hào)，該軌到軌模擬信號(hào)仍包含碼間干擾(ISI)、失真、噪聲和其他缺損。在過采樣和重新計(jì)時(shí)塊316中，以12倍信號(hào)的時(shí)鐘速率的速率有效地采樣該信號(hào)，即，在每一個(gè)位周期期間，以12個(gè)等間距的間隔采樣數(shù)據(jù)信號(hào)，以產(chǎn)生12個(gè)數(shù)字樣本。因?yàn)樾盘?hào)的高速度(典型地1.65Gb)，用高12倍的時(shí)鐘信號(hào)進(jìn)行信號(hào)采樣是不實(shí)際的。相反，用時(shí)鐘信號(hào)的12個(gè)等間距的相位進(jìn)行信號(hào)采樣可以實(shí)現(xiàn)相同的效果，每一個(gè)時(shí)鐘相位產(chǎn)生一個(gè)數(shù)字樣本，由此12個(gè)樣本表示一個(gè)數(shù)據(jù)位。如在上述專利申請(qǐng)11/826，713和11/826，716中所描述的，使用24個(gè)時(shí)鐘相位(多相時(shí)鐘信號(hào)的PHO到PH23)不僅用來在12個(gè)采樣相位俘獲一個(gè)數(shù)據(jù)位，還以6個(gè)采樣相位俘獲前一數(shù)據(jù)位的后半部并以另6個(gè)采樣相位俘獲下一數(shù)據(jù)位的前半部。使用常規(guī)數(shù)字寄存器邏輯和流水線來由此觀測(cè)“未來”。
[0040]由此，通過輸出24-樣本數(shù)字樣本信號(hào)332，過采樣和重新計(jì)時(shí)塊316以位時(shí)鐘速率產(chǎn)生24個(gè)樣本(“24-樣本字”)。
[0041]圖6以圖表100示例了在圖5的過采樣和重新計(jì)時(shí)塊316中的過采樣的實(shí)例。圖6中的圖400示出了示例性波形402、延遲的波形404、采樣時(shí)鐘組406、24-樣本字408以及指示了位周期、前一個(gè)位和下一個(gè)位的標(biāo)度。
[0042]示例性波形402表示在相位對(duì)準(zhǔn)之前的單端信號(hào)328 (圖5)的實(shí)例。注意，信號(hào)呈現(xiàn)為在1-0轉(zhuǎn)換附近的“I”位具有一些失真(噪聲或ISI)，因此其沒有與指示的位周期對(duì)準(zhǔn)。延遲的波形404表示在通過線性相位補(bǔ)償器314進(jìn)行延遲之后的對(duì)應(yīng)的相位對(duì)準(zhǔn)的信號(hào)的330。注意，現(xiàn)在該信號(hào)近似對(duì)準(zhǔn)指示的位周期，但仍包括失真。在過采樣和重新計(jì)時(shí)塊316中以采樣時(shí)鐘組406所指示的多相位時(shí)鐘的24相位(ΡΗ0到PH23)采樣該信號(hào)，產(chǎn)生24-樣本字408。該24-樣本字408包括來自前一位周期的六個(gè)樣本(000000)、來自該位周期的十二個(gè)樣本(111111111100 )以及來自下一位周期的另六個(gè)樣本(000000 )。
[0043]過采樣和重新計(jì)時(shí)塊316輸出該24-樣本字408作為到訓(xùn)練功能318的24-樣本數(shù)字樣本信號(hào)332。
[0044]訓(xùn)練功能318 (圖5)通過評(píng)估該24-樣本數(shù)字樣本信號(hào)332 (其是24-樣本字的流，如圖6的24-樣本字408所示例)向?qū)崟r(shí)測(cè)試設(shè)備302 (圖4)提供反饋。以該方式，實(shí)時(shí)測(cè)試設(shè)備302能夠調(diào)節(jié)當(dāng)前正被校準(zhǔn)的通道增強(qiáng)電路100的可調(diào)整參數(shù)。
[0045]在另一方法中，訓(xùn)練功能318系統(tǒng)地檢查這些參數(shù)設(shè)定的每一個(gè)可能的排列(permutation)，觀察并測(cè)量預(yù)處理信號(hào)(被過采樣為24-樣本數(shù)字樣本信號(hào)332的單端信號(hào)328)的質(zhì)量，以獲得形式為“質(zhì)量指數(shù)”的質(zhì)量測(cè)量，并在參數(shù)存儲(chǔ)器102中保存可以產(chǎn)生最佳質(zhì)量指數(shù)的設(shè)定(圖5)。
[0046]雖然實(shí)時(shí)校準(zhǔn)方法能夠在PC的逐步控制下進(jìn)行，但是以下這樣是有利的，S卩，允許訓(xùn)練功能318旁路繞過參數(shù)存儲(chǔ)器102并自主實(shí)施設(shè)定參數(shù)的試驗(yàn)值的重復(fù)步驟，并僅僅向?qū)ⅰ白罴选痹O(shè)定裝載到參數(shù)存儲(chǔ)器102中的PC報(bào)告用于每一個(gè)通道的最終結(jié)果。
[0047]替代地，僅使用PC來開始實(shí)時(shí)校準(zhǔn)，在沒有PC干涉的情況下，最終結(jié)果(“最佳設(shè)定”)被自主裝載到參數(shù)存儲(chǔ)器。
[0048]在上述現(xiàn)有技術(shù)的校準(zhǔn)方法中，用于控制校準(zhǔn)過程(包括在增強(qiáng)裝置中設(shè)定參數(shù))的對(duì)增強(qiáng)裝置的訪問，典型地從控制計(jì)算機(jī)(PC)通過控制總線提供，該控制總線包括“串行數(shù)據(jù)”(SDA)和“串行時(shí)鐘”(SCL)。此外，需要形式為矢量網(wǎng)絡(luò)分析儀、時(shí)域反射計(jì)、或高速數(shù)據(jù)圖形產(chǎn)生器的測(cè)試設(shè)備來激勵(lì)差分高速HDMI通道用于校準(zhǔn)。并且在實(shí)時(shí)校準(zhǔn)方法中，在擴(kuò)展的增強(qiáng)裝置304中構(gòu)建復(fù)雜的高速過采樣電路和質(zhì)量評(píng)估電路。
[0049]需要用于增強(qiáng)的HDMI電纜的在校準(zhǔn)設(shè)備成本和設(shè)定校準(zhǔn)過程的時(shí)間方面更經(jīng)濟(jì)的校準(zhǔn)方法。

【發(fā)明內(nèi)容】

[0050]因此，本發(fā)明的一個(gè)目標(biāo)為提供一種用于高清數(shù)字視頻接口的改善的自校準(zhǔn)電纜以及校準(zhǔn)所述電纜的方法。
[0051]根據(jù)本發(fā)明的一個(gè)方面，提供了一種用于校準(zhǔn)嵌入在高速電纜中的增強(qiáng)裝置的系統(tǒng)，所述高速電纜包括多個(gè)高速通道、低速控制總線、輸入連接器以及輸出連接器，所述系統(tǒng)包括:
[0052]校準(zhǔn)固定裝置，包括用于將所述高速通道從所述輸出連接器環(huán)接到所述輸入連接器的饋通連接；以及
[0053]校準(zhǔn)控制裝置，被連接到所述低速控制總線，用于校準(zhǔn)所述高速通道。
[0054]優(yōu)選地，所述高速電纜為高清多媒體接口(HDMI)電纜。
[0055]所述增強(qiáng)裝置包括:
[0056]多個(gè)通道電路，每一個(gè)用于增強(qiáng)所述高速通道中的對(duì)應(yīng)的一個(gè)，每一個(gè)通道電路包括圖形產(chǎn)生器和響應(yīng)于可編程的參數(shù)的可編程增強(qiáng)電路；
[0057]低速控制總線接口，聯(lián)結(jié)所述低速控制總線用于控制每一個(gè)通道電路的所述圖形
產(chǎn)生器；
[0058]采樣電路，用于采樣所述可編程增強(qiáng)電路的輸出；以及
[0059]采樣控制電路，用于監(jiān)視所述采樣電路和設(shè)定所述可編程的參數(shù)。
[0060]在上述系統(tǒng)中，每一個(gè)通道電路包括多路復(fù)用器，所述多路復(fù)用器用于擇一選擇任務(wù)模式下所述可編程增強(qiáng)電路的輸出或校準(zhǔn)模式下所述圖形產(chǎn)生器的輸出，所述任務(wù)模式對(duì)應(yīng)于所述高速電纜的正常使用，所述校準(zhǔn)模式保留用于校準(zhǔn)所述增強(qiáng)裝置。
[0061]在本發(fā)明的實(shí)施例的系統(tǒng)中，所述采樣電路包括:
[0062]可編程延遲器，用于延遲所述可編程增強(qiáng)電路中的第一選擇的可編程增強(qiáng)電路的輸出；
[0063]采樣電路部件，用于在所述第一選擇的可編程增強(qiáng)電路的延時(shí)的輸出的時(shí)控下，從所述可編程增強(qiáng)電路中的第二選擇的可編程增強(qiáng)電路的輸出產(chǎn)生樣本，其中所述樣本具有“O”和“I”的值；以及
[0064]用于確定N個(gè)產(chǎn)生的樣本的平均值的裝置；并且
[0065]所述采樣控制電路包括:
[0066]裝置，用于以預(yù)定的延遲步長(zhǎng)改變所述可編程延遲器并為每一個(gè)延遲步長(zhǎng)確定N個(gè)產(chǎn)生的樣本的平均值；以及
[0067]存儲(chǔ)器，用于在每一個(gè)延遲步長(zhǎng)之后存儲(chǔ)所述平均值。
[0068]所述校準(zhǔn)控制裝置包括用于使用所述存儲(chǔ)的平均值在所述預(yù)定的延遲步長(zhǎng)之間內(nèi)插的裝置。
[0069]有利地，所述校準(zhǔn)控制裝置為微控制器或現(xiàn)場(chǎng)可編程陣列。
[0070]根據(jù)本發(fā)明的另一方面，提供了一種耦合到高速電纜的增強(qiáng)裝置，所述高速電纜包括多個(gè)高速通道和低速控制總線，所述增強(qiáng)裝置包括:
[0071]多個(gè)通道電路，每一個(gè)用于增強(qiáng)所述高速電纜的對(duì)應(yīng)的高速通道，每一個(gè)通道電路包括圖形產(chǎn)生器和響應(yīng)于可編程的參數(shù)的可編程增強(qiáng)電路；
[0072]低速控制總線接口，用于控制每一個(gè)通道電路的所述圖形產(chǎn)生器；
[0073]采樣電路，用于采樣所述可編程增強(qiáng)電路的輸出；以及
[0074]采樣控制電路，用于監(jiān)視所述采樣電路和設(shè)定所述可編程的參數(shù)。
[0075]在上述增強(qiáng)裝置中，每一個(gè)通道電路包括多路復(fù)用器，所述多路復(fù)用器用于擇一地選擇任務(wù)模式下的所述可編程增強(qiáng)電路的輸出或校準(zhǔn)模式下的所述圖形產(chǎn)生器的輸出，所述任務(wù)模式對(duì)應(yīng)于所述高速電纜的正常使用，所述校準(zhǔn)模式保留用于校準(zhǔn)所述增強(qiáng)裝置。
[0076]在所述增強(qiáng)裝置中，所述采樣電路包括:
[0077]可編程延遲器，用于延遲所述可編程增強(qiáng)電路中的第一選擇的可編程增強(qiáng)電路的輸出；
[0078]采樣電路部件，用于在所述第一選擇的可編程增強(qiáng)電路的延時(shí)的輸出的時(shí)控下，從所述可編程增強(qiáng)電路中的第二選擇的可編程增強(qiáng)電路的輸出產(chǎn)生樣本，其中所述樣本具有“O”和“I”的值；以及
[0079]用于確定N個(gè)產(chǎn)生的樣本的平均值的裝置；并且
[0080]所述采樣控制電路包括:
[0081]裝置，用于以預(yù)定的延遲步長(zhǎng)改變所述可編程延遲器并為每一個(gè)延遲步長(zhǎng)確定N個(gè)產(chǎn)生的樣本的平均值；以及
[0082]存儲(chǔ)器，用于在每一個(gè)延遲步長(zhǎng)之后存儲(chǔ)所述平均值。
[0083]根據(jù)本發(fā)明的另一方面，提供了一種用于校準(zhǔn)嵌入在高速電纜中的增強(qiáng)裝置的方法，所述高速電纜承載多個(gè)高速通道和低速控制總線，并包括輸入連接器和輸出連接器，所述方法包括以下步驟:
[0084](a)將所述高速通道從所述輸出連接器環(huán)接到所述輸入連接器；
[0085](b)從所述高速通道中選擇測(cè)試通道；
[0086](c)從剩余的高速通道中選擇采樣通道；
[0087](d)校準(zhǔn)所述測(cè)試通道；以及
[0088](e)重復(fù)步驟(b)到(d)直到校準(zhǔn)所有的高速通道。[0089]校準(zhǔn)所述測(cè)試通道包括以下步驟:
[0090](f)選擇并設(shè)定所述增強(qiáng)裝置的參數(shù)組；
[0091](g)用所選擇的參數(shù)組測(cè)試所述測(cè)試通道以獲得指示所述增強(qiáng)裝置的性能的脈沖寬度誤差，較低的誤差指示較佳的性能；
[0092](h)選擇不同的參數(shù)組；以及
[0093](i)重復(fù)步驟(g)和(h)直到最小化所述脈沖寬度誤差。
[0094]測(cè)試所述測(cè)試通道包括以下步驟:
[0095](j)通過所述測(cè)試通道發(fā)送包括傳送的脈沖的重復(fù)的測(cè)試圖形；
[0096](k)通過所述采樣通道發(fā)送與所述重復(fù)的測(cè)試圖形同步的重復(fù)的采樣圖形；
[0097](I)通過環(huán)接的電纜從所述測(cè)試通道和所述采樣通道分別接收接收的測(cè)試圖形和接收的采樣圖形；
[0098](m)用所接收的采樣圖形采樣所述接收的測(cè)試圖形以獲得所述接收的測(cè)試圖形的接收的脈沖的上升和下降邊沿的相對(duì)時(shí)間；
[0099](η)通過所述相對(duì)時(shí)間的差來計(jì)算所述接收的脈沖的脈沖寬度；以及
[0100](O)計(jì)算脈沖寬度誤差作為所述傳送的脈沖與所述接收的脈沖的脈沖寬度之間的
絕對(duì)差。
[0101]所述步驟(m)包括以下步驟:
[0102](P)通過可編程延遲器來延遲所述接收的采樣圖形以獲得延遲的采樣脈沖；
[0103](q)用所述延遲的采樣脈沖N次采樣所述接收的測(cè)試圖形以根據(jù)所述接收的測(cè)試圖形的電平產(chǎn)生“O”和“ I”樣本；
[0104](r)計(jì)數(shù)所述“I”樣本；
[0105](s)在存儲(chǔ)器中存儲(chǔ)所述“I”樣本的計(jì)數(shù)和所述延遲；
[0106](t)對(duì)于不同的延遲，重復(fù)所述步驟(P)到(S)；
[0107](U)通過存儲(chǔ)的延遲和存儲(chǔ)的樣本計(jì)數(shù)來計(jì)算上升和下降邊沿的相對(duì)時(shí)間。
[0108]根據(jù)本發(fā)明的另一方面，提供了一種通過使用采樣脈沖來估計(jì)接收的信號(hào)中的脈沖邊沿的位置的方法，包括以下步驟:
[0109](I)通過可編程延遲器來延遲所述采樣脈沖以獲得延遲的采樣脈沖；
[0110](2)用所述延遲的采樣脈沖N次采樣接收的信號(hào)以根據(jù)所述接收的信號(hào)的電平產(chǎn)生“O”和“I”樣本；
[0111](3)計(jì)數(shù)所述“I”樣本；
[0112](4)在存儲(chǔ)器中存儲(chǔ)所述“I”樣本的計(jì)數(shù)和所述延遲；
[0113](5)對(duì)于不同的延遲，重復(fù)所述步驟(I)到(5)；
[0114](6)通過存儲(chǔ)的延遲和存儲(chǔ)的樣本計(jì)數(shù)來計(jì)算所述脈沖邊沿的時(shí)間。
【專利附圖】

【附圖說明】
[0115]現(xiàn)在將通過實(shí)例并參考附圖描述本發(fā)明的實(shí)施例，其中:
[0116]圖1示出了現(xiàn)有技術(shù)的包括改善的HDMI電纜20的HDMI系統(tǒng)10 ；
[0117]圖2示出了在現(xiàn)有技術(shù)的圖1的HDMI系統(tǒng)10的增強(qiáng)裝置30中包括的電路的框圖；[0118]圖3示出了用于現(xiàn)有技術(shù)的頻域和時(shí)域校準(zhǔn)方法的通用測(cè)試裝配200 ；
[0119]圖4示出了在現(xiàn)有技術(shù)的實(shí)時(shí)電纜校準(zhǔn)方法中使用的實(shí)時(shí)配置300 ；
[0120]圖5示出了現(xiàn)有技術(shù)的圖4的擴(kuò)展的增強(qiáng)裝置304的簡(jiǎn)化框圖；
[0121]圖6通過圖表400示例了圖5的過采樣和重新計(jì)時(shí)塊316中的過采樣的實(shí)例；
[0122]圖7示出了包括自校準(zhǔn)HDMI電纜502和校準(zhǔn)固定裝置(Calibration Fixture)504的自校準(zhǔn)裝配500;
[0123]圖8示出了圖7的自校準(zhǔn)裝配500的自校準(zhǔn)(SC)增強(qiáng)裝置512與基礎(chǔ)電纜506、校準(zhǔn)控制器514以及饋通連接518的框圖600 ；
[0124]圖9示出了圖8的校準(zhǔn)電路604的部件的更詳細(xì)的框圖；
[0125]圖10示出了時(shí)序圖800，其示例了自校準(zhǔn)增強(qiáng)裝置512的波形實(shí)例；
[0126]圖11示出了邊沿采樣圖850，其示例了圖10的波形的經(jīng)放大的部分；
[0127]圖12示出了圖7的自校準(zhǔn)裝配500的校準(zhǔn)過程的總流程圖900 ；
[0128]圖13示出了圖12的步驟906 校準(zhǔn)選擇的測(cè)試通道”的擴(kuò)展圖；
[0129]圖14示出了圖13的步驟1006 測(cè)試選擇的測(cè)試通道”的擴(kuò)展圖；以及
[0130]圖15示出了通道測(cè)試1200的流程圖，其是圖14的步驟1104“進(jìn)行通道測(cè)試并獲得Tl”和1108 “進(jìn)行通道測(cè)試并獲得T2”中的每一個(gè)的擴(kuò)展。
【具體實(shí)施方式】
[0131]簡(jiǎn)而言之，本發(fā)明的一個(gè)目的為修改增強(qiáng)裝置，以便通過將電纜從其輸出環(huán)接到其輸入來實(shí)施自校準(zhǔn)方法，同時(shí)通過僅附著到低速HDMI控制總線的非常簡(jiǎn)單的裝置來進(jìn)行參數(shù)選擇的控制。為了理解其中不需要外部高速測(cè)試設(shè)備的本發(fā)明的簡(jiǎn)單性，已經(jīng)相當(dāng)詳細(xì)地描述了校準(zhǔn)具有嵌入的增強(qiáng)裝置的HDMI電纜的現(xiàn)有技術(shù)解決方案(圖3到6)。
[0132]圖7示出了自校準(zhǔn)裝配500，其包括自校準(zhǔn)HDMI電纜502和校準(zhǔn)固定裝置504。自校準(zhǔn)HDMI電纜502包括基礎(chǔ)(無源)電纜506、輸入連接器508、以及包括自校準(zhǔn)(SC)增強(qiáng)裝置512的輸出連接器510。校準(zhǔn)固定裝置504包括校準(zhǔn)控制器514，其可以通過微控制器或現(xiàn)場(chǎng)可編程門陣列(FPGA)實(shí)現(xiàn)。校準(zhǔn)控制器514通過鏈路516被連接到SC增強(qiáng)裝置512。鏈路516可以通過HDMI控制總線(SDA+SDL)方便地實(shí)現(xiàn)，HDMI控制總線還稱為I2C總線。校準(zhǔn)固定裝置504還包括:用于到自校準(zhǔn)HDMI電纜502的物理連接的設(shè)備(未清楚示出);饋通連接518，用于將四個(gè)高速HDMI通道(8線)從輸出連接器510通過校準(zhǔn)固定裝置504環(huán)接到自校準(zhǔn)HDMI電纜502的輸入連接器508 ;以及電源(未示出)，為自校準(zhǔn)HDMI電纜502和校準(zhǔn)控制器514提供電力。
[0133]簡(jiǎn)要地，該布置的一個(gè)目的為，當(dāng)自校準(zhǔn)HDMI電纜502被插入到校準(zhǔn)固定裝置504時(shí)一提供電力，就可以自動(dòng)校準(zhǔn)自校準(zhǔn)HDMI電纜502。
[0134]這通過下列步驟實(shí)現(xiàn):
[0135](a)將四個(gè)高速通道中的一個(gè)通道激活作為測(cè)試通道，另一個(gè)作為時(shí)鐘或采樣通道。在HDMI電纜和增強(qiáng)裝置中存在四個(gè)相同的高速通道，其中一個(gè)通道通常(即，在HDMI應(yīng)用中)被用作時(shí)鐘通道，而其他三個(gè)通道承載視頻信號(hào)。在校準(zhǔn)電纜時(shí)，將所有四個(gè)通道考慮為是相同的，因此需要校準(zhǔn)所有四個(gè)通道。由此，在校準(zhǔn)期間借助于用作采樣通道的其他通道中的一個(gè)通道來校準(zhǔn)測(cè)試通道，并同樣對(duì)該其他通道中的每一個(gè)通道重復(fù)該校準(zhǔn)過程。
[0136](b)用可編程的均衡器參數(shù)組編程測(cè)試通道的增強(qiáng)電路的均衡器。為了校準(zhǔn)每一個(gè)通道，通過循環(huán)檢查可編程均衡器參數(shù)組的所有排列，對(duì)于每一個(gè)排列測(cè)試通道的質(zhì)量，以及在每次發(fā)現(xiàn)更優(yōu)的通道質(zhì)量時(shí)將當(dāng)前的排列加載到參數(shù)存儲(chǔ)器，來尋找到最佳可編程的均衡器參數(shù)組。除了均衡器參數(shù)之外，可編程參數(shù)還可以包括其他參數(shù)，例如，對(duì)間去扭斜參數(shù)(如果增強(qiáng)電路包括可編程對(duì)間去扭斜塊)。
[0137](C)增強(qiáng)電路中的簡(jiǎn)單的圖形產(chǎn)生器將測(cè)試通道上的重復(fù)測(cè)試圖形發(fā)送到電纜中，測(cè)試圖形以M位的測(cè)試圖形循環(huán)重復(fù)。測(cè)試圖形應(yīng)包括分離的“O”位和分離的“I”位以產(chǎn)生電纜在最差情況下的碼間干擾(ISI)。以該方式，“最佳”參數(shù)設(shè)定將顯現(xiàn)出來。
[0138](d)對(duì)增強(qiáng)電路的采樣通道中的圖形產(chǎn)生器進(jìn)行編程以將時(shí)鐘通道上的時(shí)鐘圖形發(fā)送到電纜，即，以測(cè)試圖形速率簡(jiǎn)單交替的“1/0”圖形。由此可以用測(cè)試圖形或采樣圖形便利地編程單獨(dú)的可編程圖形產(chǎn)生器。
[0139](e)在通過電纜的往返之后，在電纜端部的增強(qiáng)裝置中接收回測(cè)試圖形和采樣圖形作為接收的數(shù)據(jù)位和接收的采樣時(shí)鐘。
[0140](f)通過可編程的可變延遲來延遲接收的采樣時(shí)鐘，并以該經(jīng)延遲的接收的采樣時(shí)鐘的邊沿采樣接收的測(cè)試圖形的波形。通過測(cè)試圖形的重復(fù)循環(huán)，可以多次(例如，N次)采樣相對(duì)于測(cè)試圖形的開始時(shí)刻的同樣的時(shí)間切片。如果在采樣點(diǎn)接收的測(cè)試位的波形為可靠的(solid) “O”或“1”，則N個(gè)樣本中的每一個(gè)將分別為邏輯“O”或“I”。但是如果采樣點(diǎn)鄰近測(cè)試圖形的位邊沿，抖動(dòng)(jitter)和噪聲將導(dǎo)致采樣電路產(chǎn)生的邏輯“O”與“ I”的混合。當(dāng)在N個(gè)樣本的周期期間計(jì)數(shù)“ I”的數(shù)目時(shí)，可靠的“ I”或“O”將分別產(chǎn)生N或O的計(jì)數(shù)；但是當(dāng)采樣鄰近位邊沿或采樣了噪聲信號(hào)時(shí)，會(huì)獲得在O與N之間的中間計(jì)數(shù)。從單采樣點(diǎn)獲得的實(shí)際觀察的計(jì)數(shù)C被轉(zhuǎn)變?yōu)楸硎驹摬蓸狱c(diǎn)的信號(hào)清楚性的測(cè)量，其指示了分別相對(duì)于希望的N或O的值的接近程度，即使不知道在該點(diǎn)處希望“I”還是希望“O”。
[0141](g)通過變化經(jīng)延時(shí)的接收的時(shí)鐘的延遲，便可以確定測(cè)試圖形全部或一部分的質(zhì)量。有效地，在計(jì)數(shù)每N個(gè)樣本之后變化該延遲，可以產(chǎn)生信號(hào)質(zhì)量的數(shù)值圖像(numericpicture)。此外，簡(jiǎn)單地積累在測(cè)試圖形的一個(gè)位或多個(gè)位的周期中獲得的信號(hào)清楚性測(cè)量C的值，可以給出信號(hào)質(zhì)量Q的估計(jì)。
[0142](h)然而，在本發(fā)明的優(yōu)選實(shí)施例中，僅僅分析接收的測(cè)試圖形的分離的單個(gè)位的邊沿，這允許確定位的持續(xù)時(shí)間(即，接收的脈沖寬度)，當(dāng)與傳送的測(cè)試圖形中相同位的傳送的脈沖寬度相比時(shí)，便可以給出均衡性質(zhì)量的指示。
[0143](i)對(duì)于增強(qiáng)電路的參數(shù)組的每一個(gè)排列，重復(fù)步驟(f)和(g)，并在增強(qiáng)電路的參數(shù)存儲(chǔ)器中保持產(chǎn)生最佳匹配的脈沖寬度的參數(shù)設(shè)定，由此完成一個(gè)通道的校準(zhǔn)。
[0144]( j )對(duì)于每一個(gè)通道重復(fù)步驟(b)到(i )，直到校準(zhǔn)完增強(qiáng)裝置的所有四個(gè)高速通道。
[0145]因?yàn)榭梢远啻蔚刂貜?fù)測(cè)試圖形并可以設(shè)定該可編程的延時(shí)以采樣測(cè)試圖形的相同部分，在本發(fā)明的電纜校準(zhǔn)過程中隨時(shí)間進(jìn)行有效的過采樣，而不必在相同的位時(shí)間幀(time frame)中產(chǎn)生許多過采樣時(shí)鐘相位。使用所提出的僅僅測(cè)量或評(píng)估脈沖寬度的方案的該新方法比例如圖5的性能分析電路308更簡(jiǎn)單，并需要更少的高速電路。圖5的性能分析電路308的過采樣和重新計(jì)時(shí)電路316產(chǎn)生實(shí)時(shí)表示每一個(gè)接收的數(shù)據(jù)位的24-樣本數(shù)字樣本信號(hào)332，而本發(fā)明提出的有效過采樣在時(shí)間上被伸長(zhǎng)，使用頻閃(stroboscope)原理在整個(gè)測(cè)試圖形的每一個(gè)重復(fù)期間僅獲得一個(gè)樣本。取代在訓(xùn)練功能318中并行評(píng)估24-樣本數(shù)字樣本信號(hào)332，可以在微控制器或FPGA中通過在小存儲(chǔ)器中記錄的樣本計(jì)數(shù)來更緩慢地完成樣本評(píng)估。這利用了緊密間隔的延遲步驟和鄰近測(cè)試圖形和采樣時(shí)鐘的位邊沿的固有抖動(dòng)和噪聲來產(chǎn)生基于統(tǒng)計(jì)的計(jì)數(shù)，通過該計(jì)數(shù)可以容易地內(nèi)插實(shí)際的位邊沿位置。
[0146]圖8示出了圖7的自校準(zhǔn)裝配500的自校準(zhǔn)(SC)增強(qiáng)裝置512與基礎(chǔ)電纜506、校準(zhǔn)控制器514以及饋通連接518的框圖600。SC增強(qiáng)裝置512包括四個(gè)相同的通道電路602和校準(zhǔn)電路604。如圖8所示，選擇并激活通道電路602中的一個(gè)作為采樣通道606。選擇并激活通道電路602中的另一個(gè)作為測(cè)試通道608。通道電路602中的任何一個(gè)可以作為采樣通道606，并且每一個(gè)通道電路602可以被選擇為測(cè)試通道608。為了描述的目的，圖8示出了幾個(gè)可能的配置中的一個(gè)作為實(shí)例。在校準(zhǔn)控制器514的控制下，所有的通道電路602能夠被分別選擇為采樣通道606和測(cè)試通道608。框圖600示出了每一個(gè)通道電路602，以包括具有一個(gè)輸入和一個(gè)輸出的可編程增強(qiáng)電路612、具有一個(gè)輸出的圖形產(chǎn)生器614、具有第一和第二輸入以及一個(gè)輸出的多路復(fù)用器616、以及具有一個(gè)輸入和一個(gè)輸出的傳送電路618。校準(zhǔn)電路604包括:具有一個(gè)輸入的米樣控制器620、具有一個(gè)輸出的采樣電路622、采樣輸入624、以及測(cè)試數(shù)據(jù)輸入626、測(cè)試振蕩器(OSC) 628以及具有雙向輸入/輸出的I2C接口 630。為了清楚起見，在框圖600中沒有示出所有電路框的所有輸入和輸出。
[0147]每一個(gè)通道電路602的傳送電路618的輸出通過饋通連接518被連接到基礎(chǔ)電纜506的一端?；A(chǔ)電纜506的另一端被連接到每一個(gè)通道電路602的可編程增強(qiáng)電路612的輸入，該電纜提供了從每一個(gè)傳送電路618的輸出到同一通道電路602中的相應(yīng)的可編程增強(qiáng)電路612的輸入的環(huán)回(loop-back)路徑。
[0148]在每一個(gè)通道電路602內(nèi)，可編程增強(qiáng)電路612的輸出被連接到多路復(fù)用器616的第一輸入；圖形產(chǎn)生器614的輸出被連接到多路復(fù)用器616的第二輸入；多路復(fù)用器616的輸出被連接到傳送電路618的輸入。
[0149]采樣接頭632 (在當(dāng)前被激活作為采樣通道606的通道電路602的可編程增強(qiáng)電路612的輸出上)被連接到采樣電路622的采樣輸入624。相似地，數(shù)據(jù)接頭634 (在當(dāng)前被激活作為測(cè)試通道608的通道電路602的可編程增強(qiáng)電路612的輸出上)被連接到采樣電路622的測(cè)試數(shù)據(jù)輸入626。采樣電路622的輸出被連接到采樣控制器620的輸入。如所示，采樣接頭632和數(shù)據(jù)接頭634分別被附著在采樣通道606和測(cè)試通道608中，以指示可以用于校準(zhǔn)測(cè)試通道608的一個(gè)配置。當(dāng)校準(zhǔn)SC增強(qiáng)裝置512時(shí)，必須將每一個(gè)通道電路602依次激活為測(cè)試通道608并校準(zhǔn)，而將其余的通道電路602中的任一個(gè)選擇為采樣通道606。注意，用作采樣通道606的通道電路602不需要已經(jīng)被校準(zhǔn)，因?yàn)榧词乖陔娎|被校準(zhǔn)之前，它也將承載足以用于校準(zhǔn)測(cè)試通道608的采樣時(shí)鐘。
[0150]使用多路復(fù)用器616選擇將通過每一個(gè)通道電路602的傳送電路618傳送的信號(hào)。在圖8示出的校準(zhǔn)模式中，通過多路復(fù)用器616選擇圖形產(chǎn)生器614的輸出，并將其切換到傳送電路618的輸入，如圖中的虛線所示。以該方式，對(duì)于當(dāng)前存在采樣接頭或數(shù)據(jù)接頭(632或634)的這兩個(gè)通道電路602，增強(qiáng)的信號(hào)路徑從圖形產(chǎn)生器614，經(jīng)過多路復(fù)用器616、傳送電路618、饋通連接518、基礎(chǔ)電纜506、可編程增強(qiáng)電路612延伸到達(dá)采樣電路622。在將其激活為要校準(zhǔn)的測(cè)試通道608或作為采樣通道606之前，不考慮其他的通道電路 602。
[0151]當(dāng)在任務(wù)模式時(shí)(圖8未示出)，即，當(dāng)使用自校準(zhǔn)HDMI電纜502將HDMI源連接到HDMI接收機(jī)時(shí)，在與圖1相似的配置中，在每一個(gè)通道電路602中多路復(fù)用器616選擇可編程增強(qiáng)電路612的輸出并將其切換到對(duì)應(yīng)的傳送電路618的輸入，由此提供從每個(gè)可編程增強(qiáng)電路612的輸入延伸到對(duì)應(yīng)的傳送電路618的輸出的增強(qiáng)信號(hào)路徑。
[0152]圖9示出了圖8的校準(zhǔn)電路604的部件的更詳細(xì)的框圖，與圖8相同的參考標(biāo)號(hào)表示相同的項(xiàng)目。采樣控制器620包括參數(shù)存儲(chǔ)器700、延時(shí)步長(zhǎng)計(jì)數(shù)器(delay stepcounter) 702、N計(jì)數(shù)器704、具有地址(A)和數(shù)據(jù)(D)輸入的小存儲(chǔ)器706、以及圖形長(zhǎng)度計(jì)數(shù)器708。采樣電路622包括可編程延遲器710，其作為二元控制延遲電路，并具有信號(hào)輸入712,延遲的米樣脈沖輸出714、以及延遲編程輸入716 ;實(shí)施為米樣雙穩(wěn)態(tài)多諧振蕩器(FF)的采樣電路部件718 ;以及實(shí)施為1-計(jì)數(shù)器的用于確定N個(gè)產(chǎn)生的樣本的值的平均值的裝置720。
[0153]振蕩器628具有連接到通道電路602中的圖形產(chǎn)生器614和傳送電路618的時(shí)鐘輸入(未示出)的輸出722。振蕩器628還被連接到以圖形長(zhǎng)度計(jì)數(shù)器708為開始的計(jì)數(shù)器鏈。振蕩器628驅(qū)動(dòng)圖形長(zhǎng)度計(jì)數(shù)器708的時(shí)鐘輸入。圖形長(zhǎng)度計(jì)數(shù)器708的輸出(可以為進(jìn)位輸出(carry-output)或最重要的位)驅(qū)動(dòng)N分計(jì)數(shù)器(Divide-By-N Counter)(N-Counter>704的時(shí)鐘輸入。N分計(jì)數(shù)器704的輸出(可以為進(jìn)位輸出(carry-output)或最重要的位)驅(qū)動(dòng)延遲步長(zhǎng)計(jì)數(shù)器702 (用于改變可編程的延遲的裝置)的時(shí)鐘輸入以及存儲(chǔ)器706的時(shí)控寫輸入。延遲步長(zhǎng)計(jì)數(shù)器702的輸出驅(qū)動(dòng)可編程延遲器710的延遲編程輸入716、以及存儲(chǔ)器706的地址輸入(A)。
[0154]可編程延遲器710的信號(hào)輸入712從激活的采樣通道606中的采樣接頭632接收采樣時(shí)鐘信號(hào)，通過該時(shí)鐘信號(hào)，可編程延遲器710產(chǎn)生延遲的采樣脈沖714，用于驅(qū)動(dòng)采樣FF718的時(shí)鐘輸入和1-計(jì)數(shù)器720的時(shí)鐘輸入。采樣FF718的D輸入從激活的測(cè)試通道608中的數(shù)據(jù)接頭634接收數(shù)據(jù)信號(hào)。在圖9中未示出采樣接頭和數(shù)據(jù)接頭激活器(選擇器)，該激活器用于在校準(zhǔn)控制器514 (用于在延遲步長(zhǎng)之間內(nèi)插的裝置)的控制下將相應(yīng)的接頭附著到適宜的通道電路602。采樣FF718的Q輸出驅(qū)動(dòng)1-計(jì)數(shù)器720的使能(EN)輸入，并且當(dāng)受到N-計(jì)數(shù)器704的輸出的時(shí)控時(shí)，1-計(jì)數(shù)器720的二元內(nèi)容(I計(jì)數(shù))作為數(shù)據(jù)被發(fā)送到存儲(chǔ)器706。由延遲步長(zhǎng)計(jì)數(shù)器702的輸出尋址存儲(chǔ)器706，由此為每一個(gè)延遲步長(zhǎng)存儲(chǔ)I計(jì)數(shù)，以便隨后用于校準(zhǔn)控制器514分析。
[0155]I2C接口 630提供連接到校準(zhǔn)控制器514 (圖8)的雙向I2C總線516與內(nèi)部控制總線724之間的鏈接。內(nèi)部控制總線724提供到自校準(zhǔn)增強(qiáng)裝置512的控制訪問以編程通道電路602中的圖形產(chǎn)生器614，和通過參數(shù)存儲(chǔ)器700到可編程增強(qiáng)電路612的控制訪問。在圖9中未示出同樣經(jīng)過內(nèi)部控制總線724到達(dá)的計(jì)數(shù)器(702、704、706、720)和存儲(chǔ)器706的復(fù)位信號(hào)。存儲(chǔ)器706的輸出被耦合到內(nèi)部控制總線724。
[0156]為了有助于描述自校準(zhǔn)增強(qiáng)裝置512及其校準(zhǔn)電路604的描述，引入了時(shí)序圖組和流程圖組。
[0157]圖10示出了時(shí)序圖800，其示例了自校準(zhǔn)增強(qiáng)裝置512的波形實(shí)例，包括的波形有:包括傳送的單獨(dú)的“I”位814的傳送的測(cè)試圖形802、傳送的采樣圖形804、分別包括接收的單獨(dú)的“I”位816和該位的上升邊沿與下降邊沿Tl和T2的接收的測(cè)試圖形806、接收的采樣圖形808、延時(shí)的采樣時(shí)鐘810的部分序列、以及延時(shí)的采樣時(shí)鐘810的序列的緊湊表不(compact representation) 812。
[0158]傳送的測(cè)試圖形802表示由測(cè)試圖形產(chǎn)生器614產(chǎn)生并由測(cè)試通道608傳送的信號(hào)。傳送的測(cè)試圖形802被設(shè)計(jì)為使圖形平衡，并通過至少兩個(gè)連續(xù)的“O”位分離單獨(dú)的“I”位814，使得在電纜中引入的任何碼間干擾(ISI)可以對(duì)單獨(dú)的“I”位814產(chǎn)生強(qiáng)的影響。在校準(zhǔn)測(cè)試通道608時(shí)，調(diào)節(jié)可編程增強(qiáng)電路612直到接收的單獨(dú)的“I”位816的形狀盡可能地接近傳送的單獨(dú)的“I”位814的形狀，由此最優(yōu)地補(bǔ)償ISI或由基礎(chǔ)電纜506引入的其他損害。
[0159]傳送的采樣圖形804為由測(cè)試圖形產(chǎn)生器614產(chǎn)生并在采樣通道606中傳送的信號(hào)的另一表示。傳送的采樣圖形804被設(shè)計(jì)為模仿這樣的簡(jiǎn)單方波，該簡(jiǎn)單方波具有與傳送的測(cè)試圖形802的單獨(dú)的“I”位的邊沿一致或近似的上升邊沿。
[0160]傳送的測(cè)試圖形802和傳送的采樣圖形804僅僅為由校準(zhǔn)控制器514編程到測(cè)試圖形產(chǎn)生器614中的圖形的實(shí)例。
[0161]接收的測(cè)試圖形806的波形表示在測(cè)試通道608中的數(shù)據(jù)接頭634處接收的信號(hào)，接收的采樣圖形808表示在采樣通道606中的采樣接頭632處接收的信號(hào)。后一信號(hào)(808)出現(xiàn)在可編程延遲器710的信號(hào)輸入712處(圖9)。在圖10中未示出發(fā)送和接收的信號(hào)之間的精確的時(shí)序關(guān)系。雖然近乎同步地發(fā)出傳送的測(cè)試和采樣圖形802和804(由公共時(shí)鐘(振蕩器628，圖8)產(chǎn)生)，但由于傳輸通過電纜的結(jié)果，接收的測(cè)試和采樣圖形806和808被延遲并且彼此間是扭斜的。
[0162]延遲的采樣時(shí)鐘810的序列中的每一個(gè)示出了，對(duì)于采樣時(shí)鐘圖形808的N個(gè)連續(xù)重復(fù)，可編程的延遲器710的延時(shí)的采樣脈沖714 (圖9)的不同的代表性相位。雖然在這里的同一個(gè)圖中一起示出，但延遲的采樣時(shí)鐘的810并不在同一個(gè)時(shí)間幀中；而是，在被另一個(gè)相位取代之前，每一個(gè)都重復(fù)N次。
[0163]延遲的采樣時(shí)鐘810的序列的緊湊表示812僅示出了延遲的采樣時(shí)鐘810的激活(正)邊沿。這示例了在一段時(shí)長(zhǎng)內(nèi)發(fā)生的相同的(重復(fù))測(cè)試圖形的真實(shí)過采樣。
[0164]圖11示出了邊沿采樣圖850，其示例了圖10的波形的經(jīng)放大的部分，也就是包括具有前緣Tl的接收的單獨(dú)的“I”位816的接收的測(cè)試圖形806，以及包括采樣脈沖“a”到“e”的延時(shí)的采樣時(shí)鐘810的序列的緊湊表示812。邊沿采樣圖850還包括同樣標(biāo)示為“a”至lj“e”的鐘形曲線序列852。鐘形曲線852a到852e中的每一個(gè)示例了，對(duì)應(yīng)的延遲采樣時(shí)鐘810a到852e中的每一個(gè)由于抖動(dòng)和噪聲而典型地隨時(shí)間擴(kuò)展。鐘形曲線還包括由采樣雙穩(wěn)態(tài)多諧振蕩器(FF)718 (圖9)稍微不精確地采樣接收的單獨(dú)的“I”位816而造成的類似的效果。因?yàn)樯婕案哳l，每一個(gè)鐘形曲線852的寬度在該圖中表現(xiàn)為很大。接收的單獨(dú)的“I”位816的時(shí)長(zhǎng)典型地為約500皮秒(pS)的量級(jí)，延遲的采樣時(shí)鐘的810的間隔，S卩，可編程的延遲器710的分辨率為約10到50pS的量級(jí)。邊沿采樣圖850還包括采樣計(jì)數(shù)表854。用“a”到“e”標(biāo)記水平軸，并且豎直軸代表從O到N的標(biāo)度。采樣計(jì)數(shù)圖854中的實(shí)心方塊表示分別以每一個(gè)采樣脈沖“a”到“e”N次采樣接收的單獨(dú)的“I”位816之后的1-計(jì)數(shù)器720 (圖9)的內(nèi)容。“a”的“I”采樣計(jì)數(shù)為O (零)，由于在接收的測(cè)試圖形806的波形仍為邏輯“O”時(shí)進(jìn)行采樣(在接收的單獨(dú)的“I”位816之前);相似地，“e”的“I”采樣計(jì)數(shù)為N，由于在接收的單獨(dú)的“I”位816的波形為邏輯“I”時(shí)進(jìn)行采樣；而采樣計(jì)數(shù)“b”、“c”以及“d”每一個(gè)都具有在O與N之間的中間值，因?yàn)檠亟邮盏膯为?dú)的“ I”位816的上升邊沿的斜坡采樣該接收的單獨(dú)的“I”位816的波形。例如，“c”的鐘形曲線示出了統(tǒng)計(jì)上略小于一半的樣本將報(bào)告“O”(低于采樣雙穩(wěn)態(tài)多諧振蕩器(FF) 718的假設(shè)的“0”/ “I”閾值)由此不被計(jì)數(shù)，而略多于一半的樣本將報(bào)告“I”。相應(yīng)地，“ c”的“I”計(jì)數(shù)是中間的。每一個(gè)“I”計(jì)數(shù)表示在可編程延遲器710的延遲步長(zhǎng)處的信號(hào)電平的平均測(cè)量。通過沿斜坡內(nèi)插“I”計(jì)數(shù)，可以在鄰近斜坡采樣接收的單獨(dú)的“I”位816的波形之后估計(jì)斜坡Tl的實(shí)際邊沿。
[0165]由此，可以通過確定在“O”- “I”過渡(圖11示出的Tl)時(shí)的相對(duì)位置，相似地確定在“I”- “O”過渡(T2)時(shí)的相對(duì)位置，并減去二者，來估計(jì)該接收的單獨(dú)的“I”位816的脈沖寬度。在失真時(shí)，該信號(hào)寬度不等于傳送的單獨(dú)的“I”位814的(已知的)脈沖寬度。校準(zhǔn)的任務(wù)只是簡(jiǎn)單地改變可編程增強(qiáng)電路612的參數(shù)直到二者盡可能接近或相同。
[0166]圖12示出了圖7的自校準(zhǔn)裝配500的校準(zhǔn)過程的總流程圖900，包括以下步驟:
[0167]902 選擇第一測(cè)試通道”；
[0168]904:“選擇采樣通道”；
[0169]906 校準(zhǔn)選擇的測(cè)試通道”；
[0170]908:確定是否是“最后的測(cè)試通道？ ”；以及
[0171]910 選擇下一個(gè)測(cè)試通道”。
[0172]上層流程圖900反映了這樣的事實(shí)，在自校準(zhǔn)HDMI電纜502中存在將校準(zhǔn)的四個(gè)高速通道。在步驟902 “選擇第一測(cè)試通道”中任意選擇第一通道電路602作為測(cè)試通道608之后，在步驟904“選擇采樣通道”中將不同的通道電路602選擇為采樣通道606。在接下來的步驟906 “校準(zhǔn)選擇的測(cè)試通道”中校準(zhǔn)測(cè)試通道608。只要該通道不是最后的測(cè)試通道(來自下面的步驟908 “最后的測(cè)試通道？”的結(jié)果為“否”)，在步驟910 “選擇下一個(gè)測(cè)試通道”中選擇下一個(gè)測(cè)試通道。重復(fù)步驟904到910，直到校準(zhǔn)完所有的通道電路602(來自步驟908 “最后的測(cè)試通道？ ”的結(jié)果為“是”)。
[0173]圖13示出了圖12的步驟906 校準(zhǔn)選擇的測(cè)試通道”的擴(kuò)展，包括以下步驟:
[0174]1002 設(shè)定最佳誤差=max，并選擇第一參數(shù)組”
[0175]1004 設(shè)定當(dāng)前參數(shù)”；
[0176]1006 測(cè)試選擇的測(cè)試通道”；
[0177]1008:確定是否“PW誤差小于最佳誤差”；
[0178]1010 設(shè)定最佳參數(shù)=當(dāng)前參數(shù)，并設(shè)定最佳誤差=PW誤差”；
[0179]1012:確定是否這是“最后的參數(shù)組？ ”；
[0180]1014 在參數(shù)存儲(chǔ)器中存儲(chǔ)最佳參數(shù)”；以及
[0181]1016 選擇下一個(gè)參數(shù)組”。
[0182]一個(gè)通道(選擇的測(cè)試通道)的校準(zhǔn)集中在通過設(shè)定可編程增強(qiáng)電路612的參數(shù)將脈沖寬度(PW)誤差減小到最小值。PW誤差被定義為傳送的位(傳送的單獨(dú)的“I”位814)的已知脈沖寬度與接收的單獨(dú)的“I”位816的脈沖寬度之間的絕對(duì)差。
[0183]在步驟1002 “設(shè)定最佳誤差=max，并選擇第一參數(shù)組”中初始化一個(gè)通道(選擇的測(cè)試通道)的校準(zhǔn)時(shí)，限定“最佳誤差”并將其設(shè)定到高值，以及將可編程增強(qiáng)電路612的第一組參數(shù)設(shè)定為當(dāng)前參數(shù)。
[0184]在步驟1006 “測(cè)試選擇的測(cè)試通道”中，測(cè)試選擇的測(cè)試通道，即，確定接收的單獨(dú)的“I”位816的脈沖寬度誤差。脈沖寬度誤差表示可編程增強(qiáng)電路612在均衡性或補(bǔ)償其他電纜缺陷方面的性能。如果發(fā)現(xiàn)PW誤差小于預(yù)先建立的最佳誤差(來自步驟1008“PW誤差小于最佳誤差”的結(jié)果為“是”)，在步驟1010 “設(shè)定最佳參數(shù)=當(dāng)前參數(shù)，并設(shè)定最佳誤差=PW誤差”中將當(dāng)前參數(shù)記錄為“最佳參數(shù)”并將PW誤差記錄為最佳誤差，否則跳過步驟1010。如果確定已經(jīng)使用了所有參數(shù)組(來自步驟1012 “最后的參數(shù)組？ ”的結(jié)果為“是”)，在步驟1014 “在參數(shù)存儲(chǔ)器中存儲(chǔ)最佳參數(shù)”中將最佳參數(shù)永久地存儲(chǔ)在參數(shù)存儲(chǔ)器中，完成該通道的校準(zhǔn)，否則(來自步驟1012的結(jié)果為“否”)在步驟1016 “選擇下一個(gè)參數(shù)組”中選擇下一個(gè)參數(shù)組，以上述的步驟1004開始用新的當(dāng)前參數(shù)測(cè)試通道。優(yōu)選地，通過校準(zhǔn)固定裝置504的校準(zhǔn)控制器514 (圖7和8)執(zhí)行步驟1014 “在參數(shù)存儲(chǔ)器中存儲(chǔ)最佳參數(shù)”，校準(zhǔn)控制器504通過鏈路516和I2C接口 630 (圖8和9)訪問參數(shù)存儲(chǔ)器700。
[0185]圖14示出了圖13的步驟1006 測(cè)試選擇的測(cè)試通道”的擴(kuò)展，其包括以下步驟:
[0186]1102 將采樣通道的圖形產(chǎn)生器設(shè)定到第一位置”；
[0187]1104 進(jìn)行通道測(cè)試并獲得Tl” ；
[0188]1106 將采樣通道的圖形產(chǎn)生器設(shè)定到第二位置”；
[0189]1108 進(jìn)行通道測(cè)試并獲得T2” ；以及
[0190]1110 計(jì)算 PW 誤差”。
[0191]測(cè)試選擇的測(cè)試通道608等價(jià)于用當(dāng)前的設(shè)定參數(shù)獲得脈沖寬度(PW)誤差。在第一步驟1102 “將采樣通道的圖形產(chǎn)生器設(shè)定到第一位置”中，如此編程采樣通道606 (圖8)的圖形產(chǎn)生器614，使得傳送的采樣圖形804的采樣(正向)邊沿出現(xiàn)在傳送的單獨(dú)的“I”位814的上升邊沿之前。這是圖10中示出的位置，并允許延遲的采樣時(shí)鐘810覆蓋接收的單獨(dú)的“ I ”位816的上升邊沿(在Tl )。
[0192]在接下來的步驟1104 “進(jìn)行通道測(cè)試并獲得Tl”中，測(cè)試通道(下面的圖15)以獲得接收的單獨(dú)的“I”位816的上升邊沿的相對(duì)時(shí)間Tl的估計(jì)。
[0193]在步驟1106 “將采樣通道的圖形產(chǎn)生器設(shè)定到第二位置”中，如此編程采樣通道606 (圖8)的圖形產(chǎn)生器614，使得傳送的采樣圖形804的采樣(正向)邊沿出現(xiàn)在傳送的單獨(dú)的“I”位814的下降邊沿之前。該位置允許延遲的采樣時(shí)鐘810覆蓋接收的單獨(dú)的“I”位816的下降邊沿(在Tl)。如果可編程延遲器710的范圍足以覆蓋兩個(gè)邊沿Tl和T2，便不需要步驟1106。
[0194]在接下來的步驟1104“進(jìn)行通道測(cè)試并獲得T2”中，重新測(cè)試通道，這時(shí)可以獲得接收的單獨(dú)的“I”位816的下降邊沿的相對(duì)時(shí)間T2的估計(jì)。然后，在步驟1110 “計(jì)算PW誤差”中，用傳送的單獨(dú)的“I”位814的已知的傳送的脈沖寬度(TPW)減去Tl與T2的差，來簡(jiǎn)單地計(jì)算脈寬誤差，即，PW誤差=(TPff- (T2-T1))的絕對(duì)值。
[0195]圖15示出了通道測(cè)試1200的流程圖，其是圖14的步驟1104“進(jìn)行通道測(cè)試并獲得Tl”和1108 “進(jìn)行通道測(cè)試并獲得T2”中的每一個(gè)的擴(kuò)展，包括以下步驟:
[0196]1202 選擇第一延遲步長(zhǎng)”；
[0197]1204 設(shè)定延遲步長(zhǎng)”；[0198]1206 采樣測(cè)試通道N次并計(jì)數(shù)I” ；
[0199]1208 存儲(chǔ)計(jì)數(shù)[延遲步長(zhǎng)]”；
[0200]1210:確定當(dāng)前延遲步長(zhǎng)是否為“最后的延遲步長(zhǎng)？ ” ；
[0201]1212 計(jì)算邊沿位置”；以及
[0202]1214 選擇下一個(gè)延遲步長(zhǎng)”。
[0203]在通道測(cè)試1200中，如下確定接收的單獨(dú)的“I”位816的邊沿的位置:
[0204]在步驟1202 “選擇第一延遲步長(zhǎng)”中將延遲步長(zhǎng)計(jì)數(shù)器702 (圖9)初始化到第一延遲步長(zhǎng)；
[0205]在步驟1204 “設(shè)定延遲步長(zhǎng)”中通過延遲步長(zhǎng)計(jì)數(shù)器702設(shè)定可編程延遲器710的延遲；
[0206]在步驟1206 “采樣測(cè)試通道N次并計(jì)數(shù)I”中，采樣雙穩(wěn)態(tài)多諧振蕩器718以可編程延遲器710的延遲的采樣脈沖714采樣接收的測(cè)試圖形806。在測(cè)試圖形(在圖形長(zhǎng)度計(jì)數(shù)器708中計(jì)數(shù)圖形長(zhǎng)度)的N個(gè)連續(xù)循環(huán)中獲得多個(gè)N樣本，并在N循環(huán)中的每一個(gè)循環(huán)中如果樣本為邏輯“1”，便遞增1-計(jì)數(shù)器720 ；
[0207]在根據(jù)N-計(jì)數(shù)器704的確定已經(jīng)收集了 N個(gè)樣本之后，在步驟1208 “存儲(chǔ)計(jì)數(shù)[延遲步長(zhǎng)]”中，將在1-計(jì)數(shù)器720中積累的“I”計(jì)數(shù)存儲(chǔ)在存儲(chǔ)器706中的由延遲步長(zhǎng)索引的地址處。
[0208]如果接下來確定了已經(jīng)應(yīng)用了所有延遲步長(zhǎng)(來自步驟1210“最后的延遲步長(zhǎng)？ ”的結(jié)果為“是”)，通過由每一個(gè)延遲步長(zhǎng)獲得的并位于存儲(chǔ)器706中的“I”計(jì)數(shù)來計(jì)算邊沿位置。否則(來自步驟1210 “最后的延遲步長(zhǎng)？”的結(jié)果為“否”)，在步驟1214 “選擇下一個(gè)延遲步長(zhǎng)”中通過遞增延遲步長(zhǎng)計(jì)數(shù)器702來選擇下一個(gè)延遲步長(zhǎng)。
[0209]優(yōu)選地，通過校準(zhǔn)固定裝置504的校準(zhǔn)控制器514 (圖7和8)執(zhí)行邊沿位置的計(jì)算，校準(zhǔn)控制器504通過鏈路516和I2C接口 630 (圖8和9)訪問存儲(chǔ)器706。
[0210]本發(fā)明的實(shí)施例與現(xiàn)有技術(shù)中使用的現(xiàn)有方法相比具有下列優(yōu)點(diǎn)。它提供了增強(qiáng)的HDMI電纜的自校準(zhǔn)方法而不需要外部高速測(cè)試設(shè)備，因?yàn)樵谠鰪?qiáng)裝置中構(gòu)建了測(cè)試圖形產(chǎn)生和檢測(cè)，通過微控制器或FPGA執(zhí)行的簡(jiǎn)單的控制電路足以通過相對(duì)低速的I2C總線(其是HDMI規(guī)范的一部分)進(jìn)行校準(zhǔn)過程。因此可以獲得顯著的經(jīng)濟(jì)性。
[0211]雖然參照增強(qiáng)的HDMI電纜描述了本發(fā)明的實(shí)施例，但根據(jù)其他標(biāo)準(zhǔn)的增強(qiáng)的高速電纜同樣可以從本發(fā)明獲益。
[0212]雖然詳細(xì)描述了本發(fā)明的實(shí)施例，但對(duì)本領(lǐng)域的技術(shù)人員顯而易見的是，在下列權(quán)利要求的范圍內(nèi)可以對(duì)實(shí)施例進(jìn)行改變和修改。
【權(quán)利要求】
1.一種用于校準(zhǔn)嵌入在高速電纜中的增強(qiáng)裝置的系統(tǒng)，所述高速電纜包括:多個(gè)高速通道、低速控制總線、輸入連接器以及輸出連接器，所述系統(tǒng)包括: 校準(zhǔn)固定裝置，包括用于將所述高速通道從所述輸出連接器環(huán)接到所述輸入連接器的饋通連接； 校準(zhǔn)控制裝置，被連接到所述低速控制總線，用于校準(zhǔn)所述高速通道。
2.根據(jù)權(quán)利要求1的系統(tǒng)，其中所述高速電纜為高清多媒體接口(HDMI)電纜。
3.根據(jù)權(quán)利要求1的系統(tǒng)，其中所述增強(qiáng)裝置包括: 多個(gè)通道電路，每一個(gè)用于增強(qiáng)所述高速通道中的對(duì)應(yīng)的一個(gè)，每一個(gè)通道電路包括圖形產(chǎn)生器和響應(yīng)于可編程的參數(shù)的可編程增強(qiáng)電路； 低速控制總線接口，聯(lián)結(jié)所述低速控制總線用于控制每一個(gè)通道電路的所述圖形產(chǎn)生器； 采樣電路，用于采樣所述可編程增強(qiáng)電路的輸出；以及 采樣控制電路，用于監(jiān)視所述采樣電路和設(shè)定所述可編程的參數(shù)。
4.根據(jù)權(quán)利要求3的系統(tǒng)，其中每一個(gè)通道電路包括多路復(fù)用器，所述多路復(fù)用器用于擇一地選擇任務(wù)模式下所述可編程增強(qiáng)電路的輸出或校準(zhǔn)模式下所述圖形產(chǎn)生器的輸出，所述任務(wù)模式對(duì)應(yīng)于所述高速電纜的正常使用，所述校準(zhǔn)模式保留用于校準(zhǔn)所述增強(qiáng)裝置。
5.根據(jù)權(quán)利要求4的系統(tǒng)，其中: 所述采樣電路包括: 可編程延遲器，用于延遲所述可編程增強(qiáng)電路中的第一選擇的可編程增強(qiáng)電路的輸出； 采樣電路部件，用于在所述第一選擇的可編程增強(qiáng)電路的延時(shí)的輸出的時(shí)控下從所述可編程增強(qiáng)電路中的第二選擇的可編程增強(qiáng)電路的輸出產(chǎn)生樣本，其中所述樣本具有“O”和“I”的值；以及 用于確定N個(gè)產(chǎn)生的樣本的平均值的裝置；以及 其中所述采樣控制電路包括: 裝置，用于以預(yù)定的延遲步長(zhǎng)改變所述可編程延遲器并為每一個(gè)延遲步長(zhǎng)確定N個(gè)產(chǎn)生的樣本的平均值；以及 存儲(chǔ)器，用于在每一個(gè)延遲步長(zhǎng)之后存儲(chǔ)所述平均值。
6.根據(jù)權(quán)利要求5的系統(tǒng)，其中所述校準(zhǔn)控制裝置包括用于使用所述存儲(chǔ)的平均值在所述預(yù)定的延遲步長(zhǎng)之間內(nèi)插的裝置。
7.根據(jù)權(quán)利要求1的系統(tǒng)，其中所述校準(zhǔn)控制裝置為微控制器。
8.根據(jù)權(quán)利要求1的系統(tǒng)，其中所述校準(zhǔn)控制裝置為現(xiàn)場(chǎng)可編程陣列。
9.一種耦合到高速電纜的增強(qiáng)裝置，所述高速電纜包括多個(gè)高速通道和低速控制總線，所述增強(qiáng)裝置包括: 多個(gè)通道電路，每一個(gè)用于增強(qiáng)所述高速電纜的對(duì)應(yīng)的高速通道，每一個(gè)通道電路包括圖形產(chǎn)生器和響應(yīng)于可編程的參數(shù)的可編程增強(qiáng)電路； 低速控制總線接口，用于控制每一個(gè)通道電路的所述圖形產(chǎn)生器； 采樣電路，用于采樣所述可編程增強(qiáng)電路的輸出；以及采樣控制電路，用于監(jiān)視所述采樣電路和設(shè)定所述可編程的參數(shù)。
10.根據(jù)權(quán)利要求9的增強(qiáng)裝置，其中每一個(gè)通道電路包括多路復(fù)用器，所述多路復(fù)用器用于擇一地選擇任務(wù)模式下所述可編程增強(qiáng)電路的輸出或校準(zhǔn)模式下所述圖形產(chǎn)生器的輸出，所述任務(wù)模式對(duì)應(yīng)于所述高速電纜的正常使用，所述校準(zhǔn)模式保留用于校準(zhǔn)所述增強(qiáng)裝置。
11.根據(jù)權(quán)利要求10的增強(qiáng)裝置，其中， 所述采樣電路包括: 可編程延遲器，用于延遲所述可編程增強(qiáng)電路中的第一選擇的可編程增強(qiáng)電路的輸出； 采樣電路部件，用于在所述第一選擇的可編程增強(qiáng)電路的延時(shí)的輸出的時(shí)控下從所述可編程增強(qiáng)電路中的第二選擇的可編程增強(qiáng)電路的輸出產(chǎn)生樣本，其中所述樣本具有“O”和“I”的值；以及 用于確定N個(gè)產(chǎn)生的樣本的平均值的裝置；以及 所述采樣控制電路包括: 裝置，用于以確定的延 遲步長(zhǎng)改變所述可編程延遲器并為每一個(gè)延遲步長(zhǎng)確定N個(gè)產(chǎn)生的樣本的平均值；以及 存儲(chǔ)器，用于在每一個(gè)延遲步長(zhǎng)之后存儲(chǔ)所述平均值。
12.一種自校準(zhǔn)高速電纜，所述電纜承載多個(gè)高速通道和低速控制總線，并具有輸入連接器以及輸出連接器，所述電纜包括: 根據(jù)權(quán)利要求9-11中任一項(xiàng)的增強(qiáng)裝置。
【文檔編號(hào)】H04L1/20GK103763077SQ201410036492
【公開日】2014年4月30日 申請(qǐng)日期:2008年7月25日 優(yōu)先權(quán)日:2007年7月25日
【發(fā)明者】J·M·霍蘭, J·A·基恩, G·D·古斯里 申請(qǐng)人:雷德米爾技術(shù)有限公司