Xlgmii接口多通道降頻dic機(jī)制的實(shí)現(xiàn)方法及裝置制造方法
【專利摘要】本發(fā)明公開(kāi)了一種XLGMII接口多通道降頻DIC機(jī)制的實(shí)現(xiàn)方法及裝置，涉及通信【技術(shù)領(lǐng)域】，該方法包括以下步驟：在數(shù)據(jù)包發(fā)送完時(shí)，插入相應(yīng)IPG數(shù)目，保證0＜DIC≤12；將插入的IPG數(shù)目與12做比較，大于12時(shí)，DIC減去IPG數(shù)目與12的差值；小于12時(shí)，DIC增加IPG數(shù)目與12的差值；將單通道拓展成四通道，設(shè)置監(jiān)視數(shù)據(jù)塊個(gè)數(shù)變量、IPG數(shù)目調(diào)整變量；在數(shù)據(jù)發(fā)送EOP端時(shí)，計(jì)算出插入的IPG數(shù)目，四條通道并行插入IPG；監(jiān)視數(shù)據(jù)塊個(gè)數(shù)變量達(dá)到16383時(shí)，在四個(gè)通道的MAC層中同時(shí)插入對(duì)齊占位標(biāo)志，設(shè)置IPG數(shù)目調(diào)整變量為4。本發(fā)明容易實(shí)現(xiàn)流控機(jī)制，能降低XLGMII接口的時(shí)鐘頻率，實(shí)現(xiàn)以太網(wǎng)高速接口設(shè)計(jì)；保證傳輸數(shù)據(jù)帶寬。
【專利說(shuō)明】XLGMI I接口多通道降頻DIC機(jī)制的實(shí)現(xiàn)方法及裝置
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及通信【技術(shù)領(lǐng)域】，具體是涉及一種XLGMII接口多通道降頻DIC機(jī)制的實(shí)現(xiàn)方法及裝置。
【背景技術(shù)】
[0002]IEEE (Institute of Electrical and Electronics Engineers,電氣電子工程師學(xué)會(huì))802.3ba協(xié)議中規(guī)定，40Gbps以太網(wǎng)數(shù)據(jù)鏈路層與物理編碼子層間的可選XLGMII(40Gigabit Media Independent Interface,媒體介質(zhì)無(wú)關(guān)接口)接口為64比特?cái)?shù)據(jù)位寬的數(shù)據(jù)和8比特?cái)?shù)據(jù)位寬的控制碼。每一比特的控制碼對(duì)應(yīng)8比特?cái)?shù)據(jù)位寬的數(shù)據(jù)，這樣就將64比特的數(shù)據(jù)分為8個(gè)8比特?cái)?shù)據(jù)位寬的虛擬邏輯通道。[0003]DICCDeficit Idle Count，空閑字符計(jì)數(shù))是IEEE802.3協(xié)議中規(guī)定以太網(wǎng)數(shù)據(jù)包之間插入以太網(wǎng)幀間隔數(shù)目的一種機(jī)制，為了滿足帶寬要求，需要在傳輸?shù)臄?shù)據(jù)包與數(shù)據(jù)包之間根據(jù)DIC機(jī)制有規(guī)律的插入一定數(shù)量的IPG (Inter-Packet Gap，包間隙)。協(xié)議中對(duì)于PCS (Physical Coding Sublayer,物理編碼子層)層插入Alignment (對(duì)齊)模塊的描述是每隔16383個(gè)數(shù)據(jù)塊定時(shí)插一個(gè)對(duì)齊標(biāo)記，但是在實(shí)際工程實(shí)現(xiàn)過(guò)程中，PCS層中的數(shù)據(jù)流是不能出現(xiàn)未知狀態(tài)的，如果設(shè)計(jì)中在16383數(shù)目的碼塊后插對(duì)齊模塊的話，那就必須將前一拍的碼塊用FIFO (First Input First Output,先入先出隊(duì)列)寄存,這樣在經(jīng)過(guò)相當(dāng)長(zhǎng)一段時(shí)間后FIFO將滿，導(dǎo)致流控機(jī)制難以實(shí)現(xiàn)，我們也不希望在XLGMII接口中引入幾個(gè)協(xié)議規(guī)定外的管腳。由于帶寬達(dá)到40Gbps，如果使用單一 64比特的數(shù)據(jù)位寬，XLGMII接口時(shí)鐘頻率達(dá)到625MHZ，這么高頻率的XLGMII接口時(shí)鐘在實(shí)際工程中難以實(shí)現(xiàn)。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的是為了克服上述【背景技術(shù)】的不足，提供一種XLGMII接口多通道降頻DIC機(jī)制的實(shí)現(xiàn)方法及裝置，容易實(shí)現(xiàn)流控機(jī)制，能夠降低XLGMII接口的時(shí)鐘頻率，實(shí)現(xiàn)以太網(wǎng)高速接口設(shè)計(jì)；在不影響IEEE協(xié)議實(shí)現(xiàn)功能的情況下，能夠簡(jiǎn)化PCS模塊中對(duì)齊子模塊的設(shè)計(jì)復(fù)雜度，同時(shí)保證傳輸數(shù)據(jù)帶寬。
[0005]本發(fā)明提供一種XLGMII接口多通道降頻DIC機(jī)制的實(shí)現(xiàn)方法，包括以下步驟:
[0006]S1、在數(shù)據(jù)包發(fā)送完時(shí)，根據(jù)余留邏輯通道數(shù)插入相應(yīng)包間隙IPG數(shù)目，以保證空閑字符計(jì)數(shù)DIC值調(diào)整后，O < DIC≤12 ;將根據(jù)DIC規(guī)則插入的IPG數(shù)目與12做比較，當(dāng)插入的IPG數(shù)目大于12時(shí)，當(dāng)前DIC值減去IPG數(shù)目與12之間的差值；當(dāng)插入的IPG數(shù)目小于12時(shí)，當(dāng)前DIC值增加IPG數(shù)目與12之間的差值；將單通道拓展成四通道，XLGMII數(shù)據(jù)位寬為256比特，接口頻率由625MHZ降低到156.25MHZ ;將原本插在一個(gè)單通道后面通道的IPG并排插，保證下一個(gè)包的開(kāi)始標(biāo)志在每個(gè)通道的第一個(gè)邏輯通道上；
[0007]S2、設(shè)置兩個(gè)計(jì)數(shù)變量:監(jiān)視數(shù)據(jù)塊個(gè)數(shù)變量、IPG數(shù)目調(diào)整變量，監(jiān)視數(shù)據(jù)塊個(gè)數(shù)變量用于監(jiān)視數(shù)據(jù)塊的個(gè)數(shù)，以16383個(gè)數(shù)據(jù)塊為周期；IPG數(shù)目調(diào)整變量用于調(diào)整后續(xù)插入的IPG數(shù)目；[0008]S3、在數(shù)據(jù)發(fā)送包結(jié)尾EOP端時(shí)，判斷所在當(dāng)前通道剩余多少個(gè)邏輯通道，根據(jù)單通道DIC計(jì)算法則計(jì)算出插入的IPG數(shù)目，四條通道并行插入IPG ；
[0009]S4、所述監(jiān)視數(shù)據(jù)塊個(gè)數(shù)變量達(dá)到16383時(shí)，在四個(gè)通道的MAC層中同時(shí)插入對(duì)齊占位標(biāo)志，設(shè)置IPG數(shù)目調(diào)整變量為4。
[0010]在上述技術(shù)方案的基礎(chǔ)上，步驟SI中所述插入的IPG數(shù)目使O≤DIC≤7。
[0011]在上述技術(shù)方案的基礎(chǔ)上，步驟SI中所述單通道中包含8個(gè)邏輯通道，每個(gè)邏輯通道為一個(gè)字節(jié)數(shù)據(jù)位寬。
[0012]本發(fā)明還提供一種XLGMII接口多通道降頻DIC機(jī)制的實(shí)現(xiàn)裝置，包括通道拓展單元、計(jì)數(shù)變量設(shè)置單元、IPG數(shù)目計(jì)算單元和對(duì)齊占位標(biāo)志插入單元，其中:
[0013]所述通道拓展單元，用于:在數(shù)據(jù)包發(fā)送完時(shí)，根據(jù)余留邏輯通道數(shù)插入相應(yīng)包間隙IPG數(shù)目，以保證空閑字符計(jì)數(shù)DIC值調(diào)整后，O < DIC ≤ 12 ;將根據(jù)DIC規(guī)則插入的IPG數(shù)目與12做比較，當(dāng)插入的IPG數(shù)目大于12時(shí)，當(dāng)前DIC值減去IPG數(shù)目與12之間的差值；當(dāng)插入的IPG數(shù)目小于12時(shí)，當(dāng)前DIC值增加IPG數(shù)目與12之間的差值；將單通道拓展成四通道，XLGMII數(shù)據(jù)位寬為256比特，接口頻率由625MHZ降低到156.25MHZ ;將原本插在一個(gè)單通道后面通道的IPG并排插，保證下一個(gè)包的開(kāi)始標(biāo)志在每個(gè)通道的第一個(gè)邏輯通道上；
[0014]所述計(jì)數(shù)變量設(shè)置單元，用于:設(shè)置兩個(gè)計(jì)數(shù)變量:監(jiān)視數(shù)據(jù)塊個(gè)數(shù)變量、IPG數(shù)目調(diào)整變量，監(jiān)視數(shù)據(jù)塊個(gè)數(shù)變量用于監(jiān)視數(shù)據(jù)塊的個(gè)數(shù)，以16383個(gè)數(shù)據(jù)塊為周期；IPG數(shù)目調(diào)整變量用于調(diào)整后續(xù)插入的IPG數(shù)目；
[0015]所述IPG數(shù)目計(jì)算單元，用于:在數(shù)據(jù)發(fā)送包結(jié)尾EOP端時(shí)，判斷所在當(dāng)前通道剩余多少個(gè)邏輯通道，根據(jù)單通道DIC計(jì)算法則計(jì)算出插入的IPG數(shù)目，四條通道并行插入IPG ；
[0016]所述對(duì)齊占位標(biāo)志插入單元，用于:所述監(jiān)視數(shù)據(jù)塊個(gè)數(shù)變量達(dá)到16383時(shí)，在四個(gè)通道的MAC層中同時(shí)插入對(duì)齊占位標(biāo)志，設(shè)置IPG數(shù)目調(diào)整變量為4。
[0017]在上述技術(shù)方案的基礎(chǔ)上，所述插入的IPG數(shù)目使O≤DIC≤7。
[0018]在上述技術(shù)方案的基礎(chǔ)上，所述單通道中包含8個(gè)邏輯通道，每個(gè)邏輯通道為一個(gè)字節(jié)數(shù)據(jù)位寬。
[0019]與現(xiàn)有技術(shù)相比，本發(fā)明的優(yōu)點(diǎn)如下:
[0020](1)本發(fā)明將PCS層中Lane Distribution (通道分發(fā))功能移動(dòng)到MAC (MediumAccess Control，介質(zhì)訪問(wèn)控制)層中，通過(guò)將XLGMII接口拓寬來(lái)實(shí)現(xiàn)降低接口頻率的目的，然后在MAC層的RS (Reconciliation Sublayer,協(xié)調(diào)子層)子層模塊中計(jì)數(shù),插入標(biāo)志位，以供PCS層識(shí)別替換，容易實(shí)現(xiàn)流控機(jī)制，這樣就解決了在插入對(duì)齊標(biāo)志功能模塊中流控機(jī)制難以實(shí)現(xiàn)的問(wèn)題。
[0021](2)本發(fā)明以單通道DIC機(jī)制為基礎(chǔ)，衍生出四通道DIC機(jī)制，在發(fā)送數(shù)據(jù)塊的同時(shí)連續(xù)計(jì)數(shù)，以16383個(gè)計(jì)數(shù)值為周期，在一個(gè)計(jì)數(shù)周期結(jié)束時(shí)，在四個(gè)通道中同時(shí)插入66比特?cái)?shù)據(jù)位寬的占位數(shù)據(jù)塊(此數(shù)據(jù)塊是作為在PCS的子模塊對(duì)齊模塊中的標(biāo)志塊，當(dāng)識(shí)別到此標(biāo)志塊時(shí)，會(huì)將此標(biāo)志塊替換成具體的對(duì)齊模塊)，同時(shí)將IPG數(shù)目調(diào)整變量賦值為4，當(dāng)后續(xù)插入IPG數(shù)目大于或者等于一個(gè)數(shù)據(jù)塊時(shí)，將變量值減去1，當(dāng)變量值回歸O時(shí)，后續(xù)插入正常數(shù)目的IPG。本發(fā)明能夠降低XLGMII接口的時(shí)鐘頻率，實(shí)現(xiàn)以太網(wǎng)高速接口設(shè)計(jì)；在不影響IEEE協(xié)議實(shí)現(xiàn)功能的情況下，能夠簡(jiǎn)化PCS模塊中對(duì)齊子模塊的設(shè)計(jì)復(fù)雜度，通過(guò)多通道DIC機(jī)制保證傳輸數(shù)據(jù)帶寬。
【專利附圖】

【附圖說(shuō)明】
[0022]圖1是單通道DIC機(jī)制的發(fā)送示意圖。
[0023]圖2是XLGMII接口的示意圖。
[0024]圖3是四通道DIC機(jī)制的示意圖。
[0025]圖4是本發(fā)明實(shí)施例中四通道降頻DIC的示意圖。
【具體實(shí)施方式】
[0026]下面結(jié)合附圖及具體實(shí)施例對(duì)本發(fā)明作進(jìn)一步的詳細(xì)描述。
[0027]本發(fā)明實(shí)施例提供一種XLGMII接口多通道降頻DIC機(jī)制的實(shí)現(xiàn)方法，包括以下步驟:
[0028]S1、在數(shù)據(jù)包發(fā)送完時(shí)，根據(jù)余留邏輯通道數(shù)插入相應(yīng)IPG (包間隙)數(shù)目，以保證DIC (空閑字符計(jì)數(shù))值調(diào)整后，O < DIC≤12 ;將根據(jù)DIC規(guī)則插入的IPG數(shù)目與12做比較，當(dāng)插入的IPG數(shù)目大于12時(shí)，當(dāng)前DIC值要減去IPG數(shù)目與數(shù)值12之間的差值，當(dāng)插入的IPG數(shù)目小于12時(shí)，當(dāng)前DIC值要增加IPG數(shù)目與數(shù)值12之間的差值。
[0029]插入的IPG數(shù)目使O≤DIC≤7。參見(jiàn)圖1所示，圖中S表示前導(dǎo)碼的開(kāi)始控制字，DP表示前導(dǎo)碼數(shù)據(jù)部分，SFD表示幀鑒定控制字段，F(xiàn)r表示有效數(shù)據(jù)部分，I表示空閑控制字。圖1中連續(xù)發(fā)送包的數(shù)據(jù)包長(zhǎng)分別為65字節(jié)，67字節(jié)，66字節(jié)，65字節(jié)，69字節(jié)，當(dāng)發(fā)送65字節(jié)的最后一個(gè)字節(jié)后，此時(shí)剩余7個(gè)邏輯通道(單通道中包含8個(gè)邏輯通道，每個(gè)邏輯通道為一個(gè)字節(jié)數(shù)據(jù)位寬)，我們?cè)O(shè)定DIC初值為0，此時(shí)我們?cè)O(shè)定插入的IPG數(shù)值為7,7比12少了 5，DIC值此時(shí)就變成了 5，在發(fā)67字節(jié)最后三個(gè)字節(jié)單位時(shí)，首先設(shè)定插入的IPG數(shù)目是5，5比12少7，當(dāng)前DIC加上7后大于7，這樣是不符合要求的，所以要將IPG數(shù)目增加到13，13比12多1，將當(dāng)前DIC值減去1，按照這樣的規(guī)律進(jìn)行IPG的插入，最終的結(jié)果參見(jiàn)表1所示。
[0030]表1、單通道DIC機(jī)制示例數(shù)值表
[0031]
【權(quán)利要求】
1.一種XLGMII接口多通道降頻DIC機(jī)制的實(shí)現(xiàn)方法，其特征在于，包括以下步驟: S1、在數(shù)據(jù)包發(fā)送完時(shí)，根據(jù)余留邏輯通道數(shù)插入相應(yīng)包間隙IPG數(shù)目，以保證空閑字符計(jì)數(shù)DIC值調(diào)整后，O < DIC≤12 ;將根據(jù)DIC規(guī)則插入的IPG數(shù)目與12做比較，當(dāng)插入的IPG數(shù)目大于12時(shí)，當(dāng)前DIC值減去IPG數(shù)目與12之間的差值；當(dāng)插入的IPG數(shù)目小于12時(shí)，當(dāng)前DIC值增加IPG數(shù)目與12之間的差值；將單通道拓展成四通道，XLGMII數(shù)據(jù)位寬為256比特，接口頻率由625MHZ降低到156.25MHZ ;將原本插在一個(gè)單通道后面通道的IPG并排插，保證下一個(gè)包的開(kāi)始標(biāo)志在每個(gè)通道的第一個(gè)邏輯通道上； S2、設(shè)置兩個(gè)計(jì)數(shù)變量:監(jiān)視數(shù)據(jù)塊個(gè)數(shù)變量、IPG數(shù)目調(diào)整變量，監(jiān)視數(shù)據(jù)塊個(gè)數(shù)變量用于監(jiān)視數(shù)據(jù)塊的個(gè)數(shù)，以16383個(gè)數(shù)據(jù)塊為周期；IPG數(shù)目調(diào)整變量用于調(diào)整后續(xù)插入的IPG數(shù)目； S3、在數(shù)據(jù)發(fā)送包結(jié)尾EOP端時(shí)，判斷所在當(dāng)前通道剩余多少個(gè)邏輯通道，根據(jù)單通道DIC計(jì)算法則計(jì)算出插入的IPG數(shù)目，四條通道并行插入IPG ； S4、所述監(jiān)視數(shù)據(jù)塊個(gè)數(shù)變量達(dá)到16383時(shí)，在四個(gè)通道的MAC層中同時(shí)插入對(duì)齊占位標(biāo)志，設(shè)置IPG數(shù)目調(diào)整變量為4。
2.如權(quán)利要求1所述的XLGMII接口多通道降頻DIC機(jī)制的實(shí)現(xiàn)方法，其特征在于:步驟SI中所述插入的IPG數(shù)目使O≤DIC≤7。
3.如權(quán)利要求1或2所述的XLGMII接口多通道降頻DIC機(jī)制的實(shí)現(xiàn)方法，其特征在于:步驟SI中所述單通道中包含8個(gè)邏輯通道，每個(gè)邏輯通道為一個(gè)字節(jié)數(shù)據(jù)位寬。
4.一種XLGMII接口多通道降頻DIC機(jī)制的實(shí)現(xiàn)裝置，其特征在于，包括通道拓展單元、計(jì)數(shù)變量設(shè)置單元、IPG數(shù)目計(jì)算單元和對(duì)齊占位標(biāo)志插入單元，其中: 所述通道拓展單元，用于:在數(shù)據(jù)包發(fā)送完時(shí)，根據(jù)余留邏輯通道數(shù)插入相應(yīng)包間隙IPG數(shù)目，以保證空閑字符計(jì)數(shù)DIC值調(diào)整后，O < DIC≤12 ;將根據(jù)DIC規(guī)則插入的IPG數(shù)目與12做比較，當(dāng)插入的IPG數(shù)目大于12時(shí)，當(dāng)前DIC值減去IPG數(shù)目與12之間的差值；當(dāng)插入的IPG數(shù)目小于12時(shí)，當(dāng)前DIC值增加IPG數(shù)目與12之間的差值；將單通道拓展成四通道，XLGMII數(shù)據(jù)位寬為256比特，接口頻率由625MHZ降低到156.25MHZ ;將原本插在一個(gè)單通道后面通道的IPG并排插，保證下一個(gè)包的開(kāi)始標(biāo)志在每個(gè)通道的第一個(gè)邏輯通道上； 所述計(jì)數(shù)變量設(shè)置單元，用于:設(shè)置兩個(gè)計(jì)數(shù)變量:監(jiān)視數(shù)據(jù)塊個(gè)數(shù)變量、IPG數(shù)目調(diào)整變量，監(jiān)視數(shù)據(jù)塊個(gè)數(shù)變量用于監(jiān)視數(shù)據(jù)塊的個(gè)數(shù)，以16383個(gè)數(shù)據(jù)塊為周期；IPG數(shù)目調(diào)整變量用于調(diào)整后續(xù)插入的IPG數(shù)目； 所述IPG數(shù)目計(jì)算單元，用于:在數(shù)據(jù)發(fā)送包結(jié)尾EOP端時(shí)，判斷所在當(dāng)前通道剩余多少個(gè)邏輯通道，根據(jù)單通道DIC計(jì)算法則計(jì)算出插入的IPG數(shù)目，四條通道并行插入IPG ； 所述對(duì)齊占位標(biāo)志插入單元，用于:所述監(jiān)視數(shù)據(jù)塊個(gè)數(shù)變量達(dá)到16383時(shí)，在四個(gè)通道的MAC層中同時(shí)插入對(duì)齊占位標(biāo)志，設(shè)置IPG數(shù)目調(diào)整變量為4。
5.如權(quán)利要求4所述的XLGMII接口多通道降頻DIC機(jī)制的實(shí)現(xiàn)裝置，其特征在于:所述插入的IPG數(shù)目使O≤DIC ≤7。
6.如權(quán)利要求4或5所述的XLGMII接口多通道降頻DIC機(jī)制的實(shí)現(xiàn)裝置，其特征在于:所述單通道中包含8個(gè)邏輯通道，每個(gè)邏輯通道為一個(gè)字節(jié)數(shù)據(jù)位寬。
【文檔編號(hào)】H04L1/00GK103916217SQ201410112281
【公開(kāi)日】2014年7月9日 申請(qǐng)日期:2014年3月25日 優(yōu)先權(quán)日:2014年3月25日
【發(fā)明者】秦占鰲, 張磊磊 申請(qǐng)人:烽火通信科技股份有限公司