一種便攜式接收機(jī)本振頻率變換步進(jìn)控制模塊的制作方法
【專利摘要】本發(fā)明公開了一種便攜式接收機(jī)本振頻率變換步進(jìn)控制模塊，實(shí)現(xiàn)頻率范圍在20MHz～8GHz內(nèi)，頻率變換步進(jìn)為10Hz，變頻速度小于1ms的便攜式接收機(jī)變頻控制，它包括本振一控制單元、本振二控制單元、FPGA芯片、存儲設(shè)備和串行數(shù)據(jù)接口，其中FPGA芯片分別與本振一控制單元、本振二控制單元、存儲設(shè)備和串行數(shù)據(jù)接口相接，串行數(shù)據(jù)接口還連接外部上位機(jī)。便攜式接收機(jī)控制方法包括接受上位機(jī)指令、計(jì)算本振頻率以及控制頻率輸出。本發(fā)明的有益效果是：接收機(jī)收機(jī)本振頻率變換步進(jìn)控制模塊采用了FPGA為控制芯片，使得接收頻帶范圍更寬、變頻步進(jìn)更窄、變頻時(shí)間更短。
【專利說明】一種便攜式接收機(jī)本振頻率變換步進(jìn)控制模塊

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及電子通信領(lǐng)域，特別是一種便攜式接收機(jī)本振頻率變換步進(jìn)控制模 塊。

【背景技術(shù)】
[0002] 接收機(jī)是一種從天線接收并解調(diào)無線電信號的電子設(shè)備，主要用于聲音，圖像定 位信息等。隨著現(xiàn)代通信技術(shù)的飛速發(fā)展，對電子設(shè)備的要求也越來越高。現(xiàn)有的頻率范圍 為20MHz?8GHz的便攜式接收機(jī)中，其變換步進(jìn)頻率較寬，并且變頻速度慢。其已經(jīng)不能 滿足社會對電子設(shè)備的需求，現(xiàn)代通信技術(shù)需求的電子設(shè)備在性能方面要求頻帶范圍寬， 變頻步進(jìn)窄，變頻時(shí)間短。


【發(fā)明內(nèi)容】

[0003] 本發(fā)明的目的在于克服現(xiàn)有技術(shù)的不足，提供一種頻帶范圍寬，變頻步進(jìn)窄，變頻 時(shí)間短的便攜式接收機(jī)。
[0004] 本發(fā)明的目的是通過以下技術(shù)方案來實(shí)現(xiàn)的：一種便攜式接收機(jī)本振頻率變換步 進(jìn)控制模塊，它能夠?qū)崿F(xiàn)頻率范圍在20MHz?8GHz內(nèi)，頻率變換步進(jìn)為10Hz，變頻速度小 于lms的便攜式接收機(jī)變頻控制，它包括本振一控制單元、本振二控制單元、FPGA芯片、存 儲設(shè)備和串行數(shù)據(jù)接口，其中FPGA芯片分別與本振一控制單元、本振二控制單元、存儲設(shè) 備和串行數(shù)據(jù)接口相接，串行數(shù)據(jù)接口還連接外部上位機(jī)。
[0005] -種便攜式接收機(jī)本振頻率變換步進(jìn)控制模塊實(shí)現(xiàn)變頻控制的方法，它包括以下 子步驟： 51 :頻率變換步進(jìn)控制模塊通過串行數(shù)據(jù)接口連接上位機(jī)； 52 :FPGA芯片接收上位機(jī)發(fā)送的請求幀； 53 :FPGA芯片根據(jù)串口通信協(xié)議解析請求幀負(fù)荷中的頻點(diǎn)信息； 54 :FPGA芯片根據(jù)頻點(diǎn)信息計(jì)算本振一的頻率； 55 :FPGA芯片根據(jù)本振一的頻率計(jì)算中頻一的頻率； 56 :FPGA芯片根據(jù)中頻一的頻率計(jì)算本振2的頻率； 57 :FPGA芯片分尚本振一和本振二的整數(shù)部分和小數(shù)部分； 58 :FPGA芯片通過SPI總線將整數(shù)部分和小數(shù)部分分別寫入相應(yīng)的寄存器； 59 :本振一和本振二根據(jù)寫入的數(shù)據(jù)發(fā)射信號頻率。
[0006] 所述的請求幀包括幀頭、負(fù)荷和幀尾，所述的幀頭包括其實(shí)標(biāo)識和長度標(biāo)識，所述 的負(fù)荷包括命令標(biāo)識和頻點(diǎn)信息，所述的幀尾包括檢驗(yàn)字節(jié)和結(jié)束標(biāo)識。
[0007] 本發(fā)明的有益效果是：接收機(jī)收機(jī)本振頻率變換步進(jìn)控制模塊采用了 FPGA為控 制芯片，使得接收頻帶范圍更寬、變頻步進(jìn)更窄、變頻時(shí)間更短。

【專利附圖】

【附圖說明】
[0008] 圖1接收機(jī)模塊連接圖； 圖2為接收機(jī)控制方法流程圖。

【具體實(shí)施方式】
[0009] 下面結(jié)合附圖進(jìn)一步詳細(xì)描述本發(fā)明的技術(shù)方案，但本發(fā)明的保護(hù)范圍不局限于 以下所述。
[0010] 如圖1和圖2所示，一種便攜式接收機(jī)本振頻率變換步進(jìn)控制模塊，它能夠?qū)崿F(xiàn) 頻率范圍在20MHz?8GHz內(nèi)，頻率變換步進(jìn)為10Hz，變頻速度小于lms的便攜式接收機(jī)變 頻控制，它包括本振一控制單元、本振二控制單元、FPGA芯片、存儲設(shè)備和串行數(shù)據(jù)接口，其 中FPGA芯片分別與本振一控制單元、本振二控制單元、存儲設(shè)備和串行數(shù)據(jù)接口相接，串 行數(shù)據(jù)接口還連接外部上位機(jī)。
[0011] 一種便攜式接收機(jī)本振頻率變換步進(jìn)控制模塊實(shí)現(xiàn)變頻控制的方法，它包括以下 子步驟： 51 :頻率變換步進(jìn)控制模塊通過串行數(shù)據(jù)接口連接上位機(jī)； 52 :FPGA芯片接收上位機(jī)發(fā)送的請求幀； 53 :FPGA芯片根據(jù)串口通信協(xié)議解析請求幀負(fù)荷中的頻點(diǎn)信息； 54 :FPGA芯片根據(jù)頻點(diǎn)信息計(jì)算本振一的頻率； 55 :FPGA芯片根據(jù)本振一的頻率計(jì)算中頻一的頻率； 56 :FPGA芯片根據(jù)中頻一的頻率計(jì)算本振2的頻率； 57 :FPGA芯片分尚本振一和本振二的整數(shù)部分和小數(shù)部分； 58 :FPGA芯片通過SPI總線將整數(shù)部分和小數(shù)部分分別寫入相應(yīng)的寄存器； 59 :本振一和本振二根據(jù)寫入的數(shù)據(jù)發(fā)射信號頻率。
[0012] 所述的請求幀包括幀頭、負(fù)荷和幀尾，所述的幀頭包括其實(shí)標(biāo)識和長度標(biāo)識，所述 的負(fù)荷包括命令標(biāo)識和頻點(diǎn)信息，所述的幀尾包括檢驗(yàn)字節(jié)和結(jié)束標(biāo)識。
[0013] 請求幀中的起始標(biāo)識是一幀數(shù)據(jù)的起始字節(jié)為0XF6,長度標(biāo)識是一幀數(shù)據(jù)的長度 字節(jié)為0x09,命令標(biāo)識是不同命令的特定標(biāo)識，頻點(diǎn)信息是需要設(shè)置的射頻頻點(diǎn)，步進(jìn)為 10Hz，將單位設(shè)為10Hz。檢驗(yàn)字節(jié)是長度標(biāo)識、命令標(biāo)識和數(shù)據(jù)信息之和的低八位，結(jié)束標(biāo) 識是一幀數(shù)據(jù)的結(jié)束標(biāo)識為0xE8。
[0014] 在控制模塊實(shí)現(xiàn)變頻控制時(shí)，接收了上位機(jī)的請求幀后，根據(jù)串口通信協(xié)議解析 幀負(fù)荷中的頻點(diǎn)信息，根據(jù)RF(射頻頻率）=頻點(diǎn)信息X 10 (Hz)計(jì)算出射頻頻率RF; 根據(jù)步進(jìn)5MHz計(jì)算本振一的頻率，L01 (本振一）=(RF - 2 000 000)/5 + 1270000000; 根據(jù)以上計(jì)算得到的射頻頻率和本振一的頻率計(jì)算中頻一的頻率，IF1 (中頻一）=L01 -RF;根據(jù)中頻一的頻率計(jì)算本振二的頻率，L02(本振二）=IF1 + IF2(70 000 000);最后 再根據(jù)芯片手冊分別分離本振一和本振二的整數(shù)部分和小數(shù)部分，然后通過SPI中線將整 數(shù)和小數(shù)部分分別寫入相應(yīng)的寄存器，本振一和本振二會根據(jù)存入的數(shù)據(jù)發(fā)射信號頻率。
[0015] 便攜式接收機(jī)本振頻率變換步進(jìn)控制模塊能實(shí)現(xiàn)數(shù)據(jù)的高速處理和各單元的控 制，直到頻率輸出。系統(tǒng)采用FPGA芯片作為微處理器，對系統(tǒng)的邏輯和時(shí)序應(yīng)用靈活多變， 因此在軍品市場上具有很大作用。
【權(quán)利要求】
1. 一種便攜式接收機(jī)本振頻率變換步進(jìn)控制模塊，其特征在于：它包括本振一控制單 元、本振二控制單元、FPGA芯片、存儲設(shè)備和串行數(shù)據(jù)接口，其中FPGA芯片分別與本振一 控制單元、本振二控制單元、存儲設(shè)備和串行數(shù)據(jù)接口相接，串行數(shù)據(jù)接口還連接外部上位 機(jī)。
2. 根據(jù)權(quán)利要求1所述的一種便攜式接收機(jī)本振頻率變換步進(jìn)控制模塊，其特征在 于，它能夠?qū)崿F(xiàn)頻率范圍在20MHz?8GHz內(nèi)，頻率變換步進(jìn)為10Hz，變頻速度小于lms的便 攜式接收機(jī)變頻控制。
3. 權(quán)利要求1所述的一種便攜式接收機(jī)本振頻率變換步進(jìn)控制模塊實(shí)現(xiàn)變頻控制的 方法，它包括以下子步驟： 51 :頻率變換步進(jìn)控制模塊通過串行數(shù)據(jù)接口連接上位機(jī)； 52 :FPGA芯片接收上位機(jī)發(fā)送的請求幀； 53 :FPGA芯片根據(jù)串口通信協(xié)議解析請求幀負(fù)荷中的頻點(diǎn)信息； 54 :FPGA芯片根據(jù)頻點(diǎn)信息計(jì)算本振一的頻率； 55 :FPGA芯片根據(jù)本振一的頻率計(jì)算中頻一的頻率； 56 :FPGA芯片根據(jù)中頻一的頻率計(jì)算本振2的頻率； 57 :FPGA芯片分尚本振一和本振二的整數(shù)部分和小數(shù)部分； 58 :FPGA芯片通過SPI總線將整數(shù)部分和小數(shù)部分分別寫入相應(yīng)的寄存器； 59 :本振一和本振二根據(jù)寫入的數(shù)據(jù)發(fā)射信號頻率。
4. 根據(jù)權(quán)利要求3所述的一實(shí)現(xiàn)變頻控制的方法，其特征在于：所述的請求幀包括幀 頭、負(fù)荷和幀尾，所述的幀頭包括其實(shí)標(biāo)識和長度標(biāo)識，所述的負(fù)荷包括命令標(biāo)識和頻點(diǎn)信 息，所述的幀尾包括檢驗(yàn)字節(jié)和結(jié)束標(biāo)識。
【文檔編號】H04B1/26GK104113351SQ201410275213
【公開日】2014年10月22日 申請日期:2014年6月19日 優(yōu)先權(quán)日:2014年6月19日
【發(fā)明者】張平 申請人:成都九洲迪飛科技有限責(zé)任公司